CN103811365A - 芯片级封装方法 - Google Patents

芯片级封装方法 Download PDF

Info

Publication number
CN103811365A
CN103811365A CN201410032571.3A CN201410032571A CN103811365A CN 103811365 A CN103811365 A CN 103811365A CN 201410032571 A CN201410032571 A CN 201410032571A CN 103811365 A CN103811365 A CN 103811365A
Authority
CN
China
Prior art keywords
layer
chip
semiconductor chip
metal column
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410032571.3A
Other languages
English (en)
Inventor
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410032571.3A priority Critical patent/CN103811365A/zh
Publication of CN103811365A publication Critical patent/CN103811365A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明涉及一种芯片级封装方法，包括步骤：在形成有电路的半导体芯片的上表面形成电极，然后在半导体芯片上覆盖钝化层，钝化层上有开口，电极从所属开口处露出；在钝化层上形成保护层；在保护层和从开口处露出的芯片上形成凸点下金属层，然后在凸点下金属层上形成金属柱；在金属柱上植接触端子，最后进行回流。在凸点下金属层上形成金属柱，该金属柱能够缓解热应力，能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂，减少了半导体封装结构的失效率；同时，半导体芯片下表面设置的散热金属层也有助于整个结构的散热，减少高温对凸点下金属层和电极的不良影响，即提高了散热性能。

Description

芯片级封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种芯片级封装方法。
背景技术
图1是现有半导体芯片级封装结构，在半导体芯片201上有电极202，在半导体芯片201和电极202上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层203，在钝化层203上再有选择的形成一层聚酰亚胺PI或PBO等保护层204。然后通过半导体常用的图形转移法在半导体电极表面形成凸点下金属层（UBM），典型的UBM由溅射的钛层205和铜层206以及电镀镍层207组成，最后再在UBM上放置接触端子208，回流后形成图1所示的半导体芯片级封装结构。这种半导体芯片级封装结构虽然在尺寸达到了最小化，但是散热性能较差。对于一些对散热有特殊要求的半导体芯片无法满足要求。同时，由溅射钛层、铜层和电镀镍层组成的UBM结构在这种封装结构安装在印刷电路板（PCB板）后，工作是由于热膨胀不均匀容易引起UBM层的断裂，从而造成半导体芯片失效。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种芯片级封装方法，使芯片封装结构提高散热性能，减少失效率。
为了实现上述目的，本发明提供了一种芯片级封装方法，包括步骤：在形成有电路的半导体芯片的上表面形成电极，然后在半导体芯片上覆盖钝化层，所述钝化层上有开口，所述芯片从所属开口处露出；在钝化层上形成保护层；在所述保护层和从所述开口处外露的芯片上形成凸点下金属层，然后在所述凸点下金属层上形成金属柱；在金属柱上植接触端子，最后进行回流。
相比与现有技术，本发明的有益效果在于，在凸点下金属层上形成金属柱，该金属柱能够缓解热应力，能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂，减少了半导体封装结构的失效率；同时，半导体芯片下表面设置的散热金属层也有助于整个结构的散热，减少高温对凸点下金属层和电极的不良影响，即提高了散热性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中半导体芯片级封装结构的示意图；
图2为本发明芯片级封装方法的流程图；
图3为采用本发明芯片级封装方法制造的芯片级封装结构；
图4-图12为本发明芯片级封装方法的分步示意图。
附图标记：
101-半导体芯片；102-电极；103-钝化层；104-保护层；105-第一金属层；106-第二金属层；107-树脂；108-金属柱；109-接触端子；110-凸起；111-散热金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本发明提供一种芯片级封装方法，参见图2，包括：步骤100，在形成有电路的半导体芯片101的上表面形成电极102，然后在半导体芯片上覆盖钝化层103，上述钝化层具有开口，使电极从开口处露出（如图4所示）；步骤110，在钝化层上形成保护层104（如图5所示）；步骤120，在保护层和从开口处露出的芯片上形成凸点下金属层（如图6所示）；步骤130，在凸点下金属层上形成金属柱108（如图8所示）；步骤140，在金属柱上植接触端子109，最后进行回流，可以参见图2，为采用本发明芯片级封装方法制造的芯片级封装结构。
在凸点下金属层上形成金属柱，该金属柱能够缓解热应力，能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂，减少了半导体封装结构的失效率；同时，半导体芯片下表面设置的散热金属层也有助于整个结构的散热，减少高温对凸点下金属层和电极的不良影响，即提高了散热性能。
当然，在步骤140中，可以通过焊接剂将接触端子植到金属柱上。
进一步，本发明芯片级封装方法还包括在步骤120和步骤130之间的步骤121，在凸点下金属层上涂光刻胶、曝光显影形成光刻胶图案（如图7所示）；还包括在步骤130和步骤140之间的步骤131、步骤132、步骤133，其中，步骤131为，以所述金属柱108为掩膜，腐蚀凸点下金属层和涂在所述凸点下金属层上的光刻胶，露出保护层（如图9所示）；步骤132为，在露出所述的保护层上印刷树脂107，并固化所述树脂（如图10所示）；步骤133为，研磨所述树脂层，使所述树脂层和所述凸点下金属柱108齐平（如图11所示）。
更进一步，本发明芯片级封装方法还包括步骤200，研磨半导体芯片下表面，在半导体芯片下表面形成散热金属层（如图12所示）。需要注意，步骤200并非在步骤100到步骤140全部完成之后才进行，步骤200可以在任意时间开始，例如可以开始就直接进行步骤200，然后在进行步骤100；也可以是在步骤100到步骤140中任意一个步骤之前或之后进行。需要注意的是，形成散热金属层的下表面，与形成电极的上表面，是半导体芯片上彼此相对的两个面。
在一种可选的实施方式中，钝化层的材料为氧化硅、氮化硅或他们的混合物；保护层104的材料为纤维。金属柱108高度为40-110μm。
进一步，凸点下金属层包括由下至上层叠设置的第一金属层105和第二金属层106，其中，第一金属层为钛层，第二金属层为铜层。
散热金属层的表面111形成多个凸起110，每个凸起110之间彼此间隔。散热金属层的表面积是半导体芯片下表面面积的至少一倍。
为了方便理解本发明，下面说明通过本发明上述芯片级封装方法制造出的芯片封装结构，该封装结构包括半导体芯片101、电极102、钝化层103、保护层、凸点下金属层、金属柱108和散热金属层，其中，电极102设置在半导体芯片101的上表面，钝化层103覆盖半导体芯片101，并且在钝化层103上有开口，使电极102从开口处露出。保护层104覆盖上述钝化层103。凸点下金属层设置在电极102的上表面，并在凸点下金属层上设置金属柱108，金属柱108上植接触端子109。散热金属层设置在半导体芯片101的下表面。
应该理解，上述半导体芯片101的上表面和下表面并不限定为半导体芯片101中固定的某个面，他们可以是彼此相对的两个面中的任意一个。当然，电极102的上表面至少一部分从钝化层103和保护层104中露出，凸点下金属层设置在电极102的露出的上表面。
在本发明的芯片级封装结构中，凸点下金属层上设置金属柱108，该金属柱108能够缓解热应力，能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极102的断裂，减少了半导体封装结构的失效率；同时，半导体芯片101下表面设置的散热金属层也有助于整个结构的散热，减少高温对凸点下金属层和电极102的不良影响，即提高了散热性能。当然，上述高温对凸点下金属层和电极102的不良影响包括热膨胀可能导致的结构断裂。
上述散热金属层111的表面形成有多个凸起110，每个凸起之间彼此间隔，这种结构能够提高散热金属层111的表面积，以达到更好的散热效果，该散热金属层的表面积至少是半导体芯片101下表面积的一倍。应该理解，散热金属层的具体结构可以有多种形式，上述形成有多个凸起，并且凸起之间彼此间隔是一种可选的实施方式，并不用于限制本发明，其它结构，能够加大散热金属层表面积，提高芯片级封装结构的散热效果，避免或减少了凸点下金属层和者电极102因为受热膨胀而断裂。
另外，在芯片级封装结构中的电极102和凸点下金属层还会因为受热不均匀而导致断裂，因为受热不均匀就会导致膨胀不均匀，从而电极或凸点下金属层上各部分因为膨胀的大小不同，从而断裂。因此在凸点下金属层上设置了金属柱108，以保证凸点下金属层的受热均匀，可选的金属柱采用高度为40-110μm铜制成。
上述钝化层以氧化硅、氮化硅或他们的混合物为材料制成，保护层104为纤维材料，例如聚酰亚胺（PI）或聚对苯撑苯并双口恶唑（PBO）。进一步，凸点下金属层包括由下至上层叠设置的第一金属层和第二金属层，其中，第一金属层为钛层，第二金属层为铜层。
在保护层上表面以及环绕金属柱外表面设置树脂层，树脂层的上表面可以与金属柱的上表面在同一平面。金属柱上表面设置接触端子109。当然，因为凸点下金属层的外侧面可能也被树脂层环绕覆盖。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (10)

1.一种芯片级封装方法，其特征在于，包括步骤：
在形成有电路的半导体芯片的上表面形成电极，然后在半导体芯片上覆盖钝化层，所述钝化层上有开口，所述电极从所属开口处露出；
在钝化层上形成保护层；
在所述保护层和从所述开口处露出的芯片上形成凸点下金属层，然后在所述凸点下金属层上形成金属柱；
在金属柱上植接触端子，最后进行回流。
2.根据权利要求1所述的芯片级封装方法，其特征在于，
还包括：
研磨半导体芯片下表面，在半导体芯片下表面形成散热金属层。
3.根据权利要求1所述的芯片级封装方法，其特征在于，
在所述凸点下金属层上形成金属柱之前，在凸点下金属层上涂光刻胶、曝光显影形成光刻胶图案；
在所述凸点下金属层上形成金属柱的步骤，和在所述金属柱上植接触端子的步骤之间，还以所述金属柱为掩膜，腐蚀凸点下金属层和涂在所述凸点下金属层上的光刻胶，露出保护层。
4.根据权利要求3所述的芯片级封装方法，其特征在于，
在露出所述的保护层上印刷树脂，并固化所述树脂。
5.根据权利要求4所述的芯片级封装方法，其特征在于，
研磨所述树脂层，使所述树脂层和所述凸点下金属柱齐平。
6.根据权利要求1所述的芯片级封装结构，其特征在于，
所述钝化层的材料为氧化硅、氮化硅或他们的混合物；
所述保护层的材料为纤维。
7.根据权利要求1所述的芯片级封装结构，其特征在于，
所述金属柱高度为40-110μm。
8.根据权利要求1所述的芯片级封装结构，其特征在于，
所述凸点下金属层包括由下至上层叠设置的第一金属层和第二金属层，其中，第一金属层为钛层，第二金属层为铜层。
9.根据权利要求2所述的芯片级封装结构，其特征在于，
所述散热金属层的表面形成多个凸起，每个凸起之间彼此间隔。
10.根据权利要求9所述的芯片级封装结构，其特征在于，
所述散热金属层的表面积是所述半导体芯片下表面面积的至少一倍。
CN201410032571.3A 2014-01-23 2014-01-23 芯片级封装方法 Pending CN103811365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410032571.3A CN103811365A (zh) 2014-01-23 2014-01-23 芯片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410032571.3A CN103811365A (zh) 2014-01-23 2014-01-23 芯片级封装方法

Publications (1)

Publication Number Publication Date
CN103811365A true CN103811365A (zh) 2014-05-21

Family

ID=50707957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410032571.3A Pending CN103811365A (zh) 2014-01-23 2014-01-23 芯片级封装方法

Country Status (1)

Country Link
CN (1) CN103811365A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465556A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 晶圆封装结构
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN106783637A (zh) * 2016-12-30 2017-05-31 通富微电子股份有限公司 一种芯片及其制造方法
CN106816422A (zh) * 2017-03-22 2017-06-09 中芯长电半导体（江阴）有限公司 具有凸块保护结构的倒装芯片及其制备方法
CN110335822A (zh) * 2019-06-24 2019-10-15 厦门通富微电子有限公司 晶圆及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
CN101047155A (zh) * 2006-03-29 2007-10-03 三洋电机株式会社 半导体装置及其制造方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN102201377A (zh) * 2010-03-24 2011-09-28 玛克西姆综合产品公司 带有散热的晶圆级封装
CN102439713A (zh) * 2009-04-08 2012-05-02 宜普电源转换公司 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
CN102543781A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化工艺
CN102915981A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体器件及其封装方法
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050258536A1 (en) * 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip heat sink device and method
CN101047155A (zh) * 2006-03-29 2007-10-03 三洋电机株式会社 半导体装置及其制造方法
CN101645407A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(上海)有限公司 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN102439713A (zh) * 2009-04-08 2012-05-02 宜普电源转换公司 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
CN102439713B (zh) * 2009-04-08 2015-04-22 宜普电源转换公司 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
CN102201377A (zh) * 2010-03-24 2011-09-28 玛克西姆综合产品公司 带有散热的晶圆级封装
CN102543781A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化工艺
CN102915981A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体器件及其封装方法
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构
CN103489842A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465556A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 晶圆封装结构
CN104465556B (zh) * 2014-12-16 2017-09-29 通富微电子股份有限公司 晶圆封装结构
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN106783637A (zh) * 2016-12-30 2017-05-31 通富微电子股份有限公司 一种芯片及其制造方法
CN106816422A (zh) * 2017-03-22 2017-06-09 中芯长电半导体（江阴）有限公司 具有凸块保护结构的倒装芯片及其制备方法
CN110335822A (zh) * 2019-06-24 2019-10-15 厦门通富微电子有限公司 晶圆及其制作方法

Similar Documents

Publication Publication Date Title
US11810879B2 (en) Semiconductor structure including buffer layer
CN103811365A (zh) 芯片级封装方法
CN106558559B (zh) 半导体器件及制造方法
CN107689333A (zh) 半导体封装件及其形成方法
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US20150371947A1 (en) Devices, Packaging Devices, and Methods of Packaging Semiconductor Devices
WO2010116615A1 (ja) 半導体素子用基板の製造方法および半導体装置
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
JP2016146395A (ja) 半導体装置の製造方法及び半導体装置
CN103811451A (zh) 芯片级封装结构
TWI525755B (zh) 半導體裝置之製造方法及電子裝置之製造方法
JP2014045195A (ja) ソルダレジスト形成方法及びパッケージ用基板
US9326389B2 (en) Wiring board and method of manufacturing the same
US20220328443A1 (en) Package structure and forming method thereof
TWI820351B (zh) 半導體封裝及其製造方法
TWM512216U (zh) 半導體基板結構與半導體封裝結構
CN104037133A (zh) 一种圆片级芯片扇出封装方法及其封装结构
JP6139457B2 (ja) 配線基板の製造方法
TW201727850A (zh) 半導體裝置及其製造方法
CN105633053B (zh) 基板结构及其制法
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
CN106463471B (zh) 配线基板的制造方法和配线基板
JP2009123862A (ja) 半導体装置及びその製造方法
CN101459087A (zh) 再分布金属线及再分布凸点的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140521