CN106783637A - 一种芯片及其制造方法 - Google Patents
一种芯片及其制造方法 Download PDFInfo
- Publication number
- CN106783637A CN106783637A CN201611256205.1A CN201611256205A CN106783637A CN 106783637 A CN106783637 A CN 106783637A CN 201611256205 A CN201611256205 A CN 201611256205A CN 106783637 A CN106783637 A CN 106783637A
- Authority
- CN
- China
- Prior art keywords
- chip
- salient point
- manufacture method
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910001651 emery Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004429 Calibre Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例公开了一种芯片及其制造方法，该制造方法包括：提供一超薄芯片，超薄芯片的功能面上具有多个电极，在超薄芯片的功能面上形成钝化层，钝化层具有与多个电极分别对应设置的多个第一开口；在钝化层上形成掩膜层，掩膜层具有与多个第一开口分别对应设置的多个第二开口，第二开口大于第一开口；在第二开口中形成导电凸点；去除掩膜层。本发明实施例中，通过设置钝化层和掩膜层，将导电凸点形成在第一开口和第二开口中，实现了精确控制导电凸点的形状；形成导电凸点时，任意相邻两个电极上的导电凸点之间采用掩膜层进行间隔，则形成的导电凸点不易挤压而变形避免了相邻导电凸点之间的短路现象，便于一次性、高精度的成型导电凸点。
Description
技术领域
本发明实施例涉及芯片制造技术，尤其涉及一种芯片及其制造方法。
背景技术
芯片是指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分，安装在计算机或其他电子设备中的的芯片是已经封装完成的芯片。芯片的封装流程主要包括芯片制造、芯片切割、芯片贴装和芯片互连。
芯片贴装工艺是指将芯片用有机胶和金属焊料粘接在基板上，起到热、电和机械连接的作用。然而，现有芯片贴装工艺中，将芯片贴装到基板之前，如图1所示给芯片10的电极11上涂覆焊料12时，焊料12形状不可控，焊料12易受挤压进而容易与相邻的电极11形成短路。
发明内容
本发明实施例提供一种芯片及其制造方法，以解决现有芯片贴装工艺中，焊料形状不可控且易受挤压进而容易与相邻的电极形成短路的问题。
第一方面，本发明实施例提供了一种芯片的制造方法，该制造方法包括：
提供一超薄芯片，所述超薄芯片的功能面上具有多个电极，在所述超薄芯片的功能面上形成钝化层，所述钝化层具有与所述多个电极分别对应设置的多个第一开口；
在所述钝化层上形成掩膜层，所述掩膜层具有与所述多个第一开口分别对应设置的多个第二开口，所述第二开口大于所述第一开口；
在所述第二开口中形成导电凸点；
去除所述掩膜层。
进一步地，在所述第二开口中形成导电凸点的具体执行过程为：采用电镀工艺在所述第二开口中形成导电凸点。
进一步地，形成掩膜层之前，该制造方法还包括：在所述钝化层上形成导电种子层；以及，去除所述掩膜层之后，还包括：去除暴露的所述导电种子层。
进一步地，所述导电种子层包括依次层叠形成的钛金属层和铜金属层。
进一步地，所述钛金属层的厚度为100nm，所述铜金属层的厚度为300～500nm。
进一步地，所述导电凸点包括依次层叠形成的镍金属层和焊盘，其中，所述焊盘的组成材料包括锡或锡银合金。
进一步地，所述镍金属层的厚度为2～3μm；所述焊盘的厚度为6～15μm。
进一步地，所述超薄芯片包括相对的功能面和非功能面，该制造方法还包括：采用研磨工艺对所述超薄芯片的非功能面进行研磨减薄。
进一步地，该制造方法还包括：切割以形成多个芯片。
第二方面，本发明实施例还提供了一种芯片，该芯片采用上述芯片制造方法进行制造。
本发明实施例中提供一种芯片及其制造方法，在超薄芯片的功能面上形成具有多个第一开口的钝化层，在钝化层上形成具有多个第二开口的掩膜层，再第二开口中形成导电凸点则导电凸点与电极接触，最后去除掩膜层。本发明实施例中，通过设置具有多个第一开口的钝化层和具有多个第二开口的掩膜层，将导电凸点形成在第一开口和第二开口中，实现了精确控制导电凸点的形状；形成导电凸点时，任意相邻两个电极上的导电凸点之间采用掩膜层进行间隔，则形成的导电凸点不易挤压变形而避免了相邻导电凸点之间的短路现象，便于一次性、高精度的成型导电凸点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的芯片示意图；
图2为现有技术提供的第二种芯片示意图；
图3是本发明实施例一提供的芯片制造方法的流程图；
图4A～图4D是本发明实施例一提供的芯片制造工艺的示意图；
图5A～图5B是本发明实施例二提供的导电种子层制造工艺的示意图；
图6是本发明实施例二提供的导电凸点制造工艺的示意图；
图7是本发明实施例二提供的芯片减薄工艺的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示为现有技术提供的另一种芯片的示意图。现有芯片贴装工艺中，将芯片贴装到基板之前，如图2所示会在芯片10的电极11上依次形成金属凸点13和焊料12。通常采用“化学镀”镍金的方式形成金属凸点13，然而化学镀溶液中的离子会附着在芯片10的非功能面，导致芯片10的非功能面上形成有一定厚度的金属杂质14。在后续的芯片减薄工序中，芯片10的非功能面上的金属杂质14会影响磨轮的行程动作，导致减薄过程中磨轮电压异常而使芯片10烧结或破裂。此外，在金属凸点13上涂覆焊料12时，焊料12形状不可控，焊料12易受挤压进而容易与相邻的电极11形成短路。
为了解决现有技术的问题，本发明实施例一提供一种芯片制造方法，如图3所示，该芯片制造方法具体包括如下步骤：
步骤110、如图4A所示提供一超薄芯片201，超薄芯片201的功能面201a上具有多个电极202，在超薄芯片201的功能面201a上形成钝化层203，钝化层203具有与所述多个电极202分别对应设置的多个第一开口203a。
本实施例中所述超薄芯片201为设置有电极202的晶圆，晶圆是指常规半导体集成电路制作所用的晶片，因多为圆形故称为晶圆。本实施例中可选晶圆为硅晶圆，本领域技术人员可以理解，任意一种可用于集成电路制作中的晶片均落入本发明的保护范围，不仅限于硅晶圆。本实施例中晶圆上绝缘设置有多个电极202，可选该电极202为Al焊盘，本领域技术人员可以理解，任意一种可用于电极制作的材料均落入本发明的保护范围，不仅限于Al。
具体的，在超薄芯片201的功能面201a上形成钝化膜层并刻蚀该钝化膜层以形成具有多个第一开口203a的钝化层203，钝化层203的多个第一开口203a与所述多个电极202分别对应设置且第一开口203a的底部延伸至电极202的表面。可选的，钝化层203的厚度为5～10μm，可选的第一开口203a的最大口径等于电极202开口。本领域技术人员可以理解，芯片实际生产中，相关从业人员可根据工艺条件和产品所需自行控制第一开口的口径尺寸，在本发明中不对第一开口的尺寸进行具体限制。
在本实施例中可以采用多种方法形成钝化层203，例如可采用化学气相沉积法、真空蒸镀法、溅射法等多种工艺方法形成钝化膜层，再采用湿法刻蚀或干法刻蚀工艺在电极202上方形成第一开口203a。本实施例中可选钝化层203的组成材料包括聚苯并恶唑(PBO)或聚酰亚胺(PI)，具有成本低、高绝缘等优势。本发明中钝化层的组成材料有多种，任意一种已知的易成膜的绝缘材料均落入本发明的保护范围，例如多种高绝缘的聚合物薄膜。
步骤120、如图4B所示在钝化层203上形成掩膜层204，掩膜层204具有与所述多个第一开口203a分别对应设置的多个第二开口204a，第二开口204a大于第一开口203a。
本实施例中在钝化层203上形成掩膜层204且掩膜层204具有多个第二开口204a，第二开口204a与第一开口203a对应设置，则第二开口204a与第一开口203a暴露出对应的电极202的表面。掩膜层204可选为光刻胶，便于在后续工艺中去除。本领域技术人员可以理解，任意一种便于去除且不容易产生杂质的掩膜材料均落入本发明的保护范围。具体的可采用曝光、显影和刻蚀工序形成具有第二开口204a的掩膜层204。
本实施例中第二开口204a大于第一开口203a，具体的，第二开口204a的最小口径大于或等于第一开口203a的最大口径，便于后续形成的导电凸点与电极202充分接触。本领域技术人员可以理解，芯片实际生产中，相关从业人员可根据工艺条件和产品所需自行控制第二开口的口径尺寸，在本发明中不对第二开口的尺寸进行具体限制。
步骤130、如图4C所示在第二开口204a中形成导电凸点205。
本实施例中掩膜层204中的第二开口204a与电极202一一对应设置，在第二开口204a中形成导电凸点205，则导电凸点205的形状可以控制且导电凸点205通过第二开口204a与第一开口203a直接与电极202接触。任意相邻两个电极202上的导电凸点205之间存在掩膜层204，因此导电凸点205形状可控且不易受挤压而变形，相应的也相邻导电凸点205之间也不会产生短路现象，提高了导电凸点204的形成精度。
可选的，沉积导电凸点材料时，若导电凸点材料覆盖了掩膜层204，则可以对导电凸点材料膜层进行刻蚀处理并刻蚀至掩膜层204的表面，露出掩膜层204使任意相邻两个导电凸点205之间存在掩膜层204作为间隔材料。或者也可以仅对掩膜层204上方的导电凸点材料进行刻蚀以露出掩膜层204使任意相邻两个导电凸点205之间存在掩膜层204作为间隔材料。
步骤140、如图4D所示去除掩膜层204。
在本实施例中形成导电凸点205之后，去除任意相邻两个导电凸点205之间的掩膜层204。在本实施例中可以采用刻蚀工艺去除掩膜层204。
本实施例中提供的芯片制造方法，在超薄芯片的功能面上形成具有多个第一开口的钝化层，在钝化层上形成具有多个第二开口的掩膜层，再第二开口中形成导电凸点则导电凸点与电极接触，最后去除掩膜层。本实施例中，通过设置具有多个第一开口的钝化层和具有多个第二开口的掩膜层，将导电凸点形成在第一开口和第二开口中，实现了精确控制导电凸点的形状；形成导电凸点时，任意相邻两个电极上的导电凸点之间采用掩膜层进行间隔，则形成的导电凸点不易挤压变形而避免了相邻导电凸点之间的短路现象，便于一次性、高精度的成型导电凸点。
本发明实施例二还提供一种芯片的制造方法，该制造方法与上述任意实施例的区别在于，可选步骤130的在第二开口204a中形成导电凸点205的操作的具体执行过程为：采用电镀工艺在第二开口204a中形成导电凸点205。
现有技术中采用化学镀工艺形成金属凸点，化学溶液中的离子会附着在芯片非功能面上形成金属杂质，导致减薄过程中磨轮电压异常而使芯片烧结或破裂。
为了解决该问题，本实施例中可选采用电镀工艺在第二开口204a中形成导电凸点205。电镀工艺是借助外界直流电的作用，利用电解原理使导电体的表面沉积一层金属或合金层，因此本实施例中电镀导电凸点205时导电凸点205仅会形成在第一开口203a底部露出的电极202表面上。如图4A所示超薄芯片201的非功能面201b上没有导电体，因此电镀过程中超薄芯片201的非功能面201b上不会形成导电杂质，则超薄芯片201的非功能面201b平坦且没有硬力点，相应的，不会出现减薄过程中硬力点导致磨轮电压异常而使芯片烧结或破裂的问题。
可选的，如图4B所示形成掩膜层204之前，还包括：如图5A所示在钝化层203上形成导电种子层206；以及去除掩膜层204之后，还包括：如图5B所示去除暴露的导电种子层206。在钝化层203上形成一层导电种子层206，能够提高导电凸点205和电极202的结合力，便于电镀导电凸点205。而在电镀完成后需要去除暴露的导电种子层206，使任意相邻两个电极202之间断开电连接，避免超薄芯片201的电极202之间短路。
可选的，导电种子层206包括依次层叠形成的钛金属层206a和铜金属层206b。钛的导电性比铜差，但钛的结合力优于铜，因此为了同时保证结合力和高导电性，本实施例中可选导电种子层206包括钛金属层206a和铜金属层206b。钛金属层206a直接与电极202接触，还能够防止铜向超薄芯片201的晶圆片中扩散，避免铜向晶圆片中扩散而影响器件的性能。
可选的，钛金属层206a的厚度为100nm，铜金属层206b的厚度为300～500nm。钛金属层206a的厚度较小，则在起到结合力作用的同时减弱了钛金属层206a的钝化；铜金属层206b的厚度较大，能够增加导电种子层206的导电性。
可选的，如图6所示导电凸点205包括依次层叠形成的镍金属层205a和焊盘205b，其中，焊盘205b的组成材料包括锡或锡银合金。可选镍金属层205a的厚度为2～3μm；焊盘205b的厚度为6～15μm。超薄芯片201中采用在电极202和焊盘205b之间设置镍金凸点结构即镍金属层205a，能够使互连长度更短，互连的电阻和电感更小，器件的电性能得到了明显提高和改善。采用电镀工艺形成镍金属层205a和焊盘205b，不会在超薄芯片201的非功能面201b上形成杂质，使超薄芯片201的非功能面201b平坦且无硬力点。
示例性的，在上述技术方案的基础上，可选超薄芯片201包括相对的功能面201a和非功能面201b，该制造方法还包括：如图7所示采用研磨工艺对超薄芯片201的非功能面201b进行研磨减薄。对超薄芯片201的非功能面201b进行研磨减薄实质上是对超薄芯片201的晶片进行减薄，晶片减薄后能够提高芯片的散热性能，还有利于芯片分离，能够提高芯片的划片质量和成品率。
可选的，该制造方法还包括：切割以形成多个芯片。超薄芯片201是以晶片为依托形成，因此在制造完成后可切割该超薄芯片201以形成多个小芯片，小芯片可应用在各种集成电路中。
本领域技术人员可以理解，本发明中主要保护的是芯片的制造流程，对芯片中电极、钝化层、掩膜层、导电凸点和导电种子层等任意一种结构的尺寸参数、材料和形成工艺不进行具体限制，任意一种采用上述制造流程制造的芯片均落入本发明的保护范围。
本发明实施例还提供了一种芯片，该芯片采用如上任意实施例所述的芯片制造方法进行制造。该芯片可以应用在集成电路中。本领域技术人员可以理解，上述任意实施例仅示出了芯片的部分结构，芯片还包括电路层等结构，在本发明中不对芯片的电路层等结构进行具体说明和图示。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种芯片的制造方法，其特征在于，包括：
提供一超薄芯片，所述超薄芯片的功能面上具有多个电极，在所述超薄芯片的功能面上形成钝化层，所述钝化层具有与所述多个电极分别对应设置的多个第一开口；
在所述钝化层上形成掩膜层，所述掩膜层具有与所述多个第一开口分别对应设置的多个第二开口，所述第二开口大于所述第一开口；
在所述第二开口中形成导电凸点；
去除所述掩膜层。
2.根据权利要求1所述的制造方法，其特征在于，在所述第二开口中形成导电凸点的具体执行过程为：采用电镀工艺在所述第二开口中形成导电凸点。
3.根据权利要求2所述的制造方法，其特征在于，形成掩膜层之前，还包括：在所述钝化层上形成导电种子层；以及，去除所述掩膜层之后，还包括：去除暴露的所述导电种子层。
4.根据权利要求3所述的制造方法，其特征在于，所述导电种子层包括依次层叠形成的钛金属层和铜金属层。
5.根据权利要求4所述的制造方法，其特征在于，所述钛金属层的厚度为100nm，所述铜金属层的厚度为300～500nm。
6.根据权利要求1所述的制造方法，其特征在于，所述导电凸点包括依次层叠形成的镍金属层和焊盘，其中，所述焊盘的组成材料包括锡或锡银合金。
7.根据权利要求6所述的制造方法，其特征在于，所述镍金属层的厚度为2～3μm；所述焊盘的厚度为6～15μm。
8.根据权利要求1所述的制造方法，其特征在于，所述超薄芯片包括相对的功能面和非功能面，该制造方法还包括：采用研磨工艺对所述超薄芯片的非功能面进行研磨减薄。
9.根据权利要求1所述的制造方法，其特征在于，还包括：切割以形成多个芯片。
10.一种芯片，其特征在于，采用如权利要求1-9任一项所述的芯片制造方法进行制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611256205.1A CN106783637A (zh) | 2016-12-30 | 2016-12-30 | 一种芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611256205.1A CN106783637A (zh) | 2016-12-30 | 2016-12-30 | 一种芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783637A true CN106783637A (zh) | 2017-05-31 |
Family
ID=58954227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611256205.1A Pending CN106783637A (zh) | 2016-12-30 | 2016-12-30 | 一种芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783637A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020005568A1 (en) * | 2000-07-13 | 2002-01-17 | Hidekazu Kikuchi | Semiconductor device and method for manufacturing |
| CN102034721A (zh) * | 2010-11-05 | 2011-04-27 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
| CN102376638A (zh) * | 2010-08-12 | 2012-03-14 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
| CN102496605A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 一种圆片级封装结构 |
| CN103811365A (zh) * | 2014-01-23 | 2014-05-21 | 南通富士通微电子股份有限公司 | 芯片级封装方法 |
| CN105140200A (zh) * | 2015-07-22 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级凸点封装结构的制作方法 |
| CN105140140A (zh) * | 2015-07-16 | 2015-12-09 | 北京工业大学 | 一种新型晶圆级焊锡微凸点的制作方法 |
-
2016
- 2016-12-30 CN CN201611256205.1A patent/CN106783637A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020005568A1 (en) * | 2000-07-13 | 2002-01-17 | Hidekazu Kikuchi | Semiconductor device and method for manufacturing |
| CN102376638A (zh) * | 2010-08-12 | 2012-03-14 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
| CN102034721A (zh) * | 2010-11-05 | 2011-04-27 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
| CN102496605A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 一种圆片级封装结构 |
| CN103811365A (zh) * | 2014-01-23 | 2014-05-21 | 南通富士通微电子股份有限公司 | 芯片级封装方法 |
| CN105140140A (zh) * | 2015-07-16 | 2015-12-09 | 北京工业大学 | 一种新型晶圆级焊锡微凸点的制作方法 |
| CN105140200A (zh) * | 2015-07-22 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆级凸点封装结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210134674A1 (en) | Semiconductor components having conductive vias with aligned back side conductors | |
| TWI273682B (en) | Method for manufacturing wafer level chip scale package using redistribution substrate | |
| US7528010B2 (en) | Semiconductor component and method for producing the same | |
| KR102385549B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TWI625835B (zh) | 半導體裝置及其製作方法 | |
| EP2634795A1 (en) | Process for manufacture of through-type wiring substrate, and through-type wiring substrate | |
| US20080164575A1 (en) | Method for manufacturing a three-dimensional semiconductor device and a wafer used therein | |
| TW200919632A (en) | Through-silicon vias and methods for forming the same | |
| US10186493B2 (en) | Semiconductor copper metallization structure and related methods | |
| TW201201345A (en) | Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die | |
| TW201205759A (en) | Microelectronic elements having metallic pads overlying vias | |
| TW201246476A (en) | Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die | |
| US20090140439A1 (en) | Method of manufacturing a chip and a chip stack | |
| TW201103093A (en) | Metal pillar bump structure and method for forming the same | |
| CN105264656B (zh) | 搭载二次电池的电路芯片及其制造方法 | |
| CN106206535A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN110098054A (zh) | 电容器组件 | |
| CN110943067A (zh) | 半导体装置及其制造方法 | |
| CN111739804B (zh) | 半导体封装方法 | |
| US10217687B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN106783637A (zh) | 一种芯片及其制造方法 | |
| JP3368271B2 (ja) | 選択的電気化学エッチング方法およびそれに用いるエッチング液 | |
| CN101308829B (zh) | 半导体器件和用于制造boac/coa的方法 | |
| US11728291B2 (en) | Semiconductor arrangement in fan out packaging including magnetic structure around transmission line | |
| CN106252276A (zh) | 基于tsv技术开关矩阵射频单元的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |
|
| RJ01 | Rejection of invention patent application after publication |