JP3368271B2 - 選択的電気化学エッチング方法およびそれに用いるエッチング液 - Google Patents

選択的電気化学エッチング方法およびそれに用いるエッチング液

Info

Publication number
JP3368271B2
JP3368271B2 JP2001323511A JP2001323511A JP3368271B2 JP 3368271 B2 JP3368271 B2 JP 3368271B2 JP 2001323511 A JP2001323511 A JP 2001323511A JP 2001323511 A JP2001323511 A JP 2001323511A JP 3368271 B2 JP3368271 B2 JP 3368271B2
Authority
JP
Japan
Prior art keywords
solder
metal
concentration
sulfate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001323511A
Other languages
English (en)
Other versions
JP2002180299A (ja
Inventor
リサ・エイ・ファンティ
ジョン・マイケル・コット
デビッド・イーライ・アイクスタット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002180299A publication Critical patent/JP2002180299A/ja
Application granted granted Critical
Publication of JP3368271B2 publication Critical patent/JP3368271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は金属の選択エッチン
グに関し、詳細には、様々なはんだの存在下における金
属の電気化学エッチングに関する。
【０００２】
【従来の技術】Ｃ４は、先進のマイクロエレクトロニク
ス・チップ実装／接続技術である。「Ｃ４」は、コント
ロールド・コラプス・チップ・コネクション（Controll
ed Collapse Chip Connection）を表す。Ｃ４は、「は
んだバンプ」、「はんだボール」および「フリップ・チ
ップ」としても知られ、これらの用語は、「Ｃ４はんだ
バンプ」などのように組み合わせて使用されることもあ
る。
【０００３】Ｃ４の基本的着想は、チップ（半導体デバ
イス）、チップ・パッケージまたはその他のチップ・ユ
ニットを、これらのユニットの２つの表面間のはんだバ
ンプによって接続するというものである。導電性はんだ
から成るこれらの小さなバンプは、接続するユニット上
のそれぞれ対をなす金属パッド間のギャップを埋める。
それぞれのパッドは、他方のユニットの表面に対応する
パッドを有する。パッドの配置は鏡像配置である。これ
らのユニットを一緒にプレスし加熱すると、第１のユニ
ットのパッド上のはんだバンプが第２のユニット上の
（バンプを持たない）対応する導電性パッドと接触し、
はんだバンプが再溶融し、これによってはんだバンプが
部分的につぶれ、それぞれのパッド間が接続される。
【０００４】Ｃ４では、一方のユニットの金属パッド上
にはんだバンプが直接に形成される。パッドは、それぞ
れのパッドを取り囲む絶縁基板によってその他の構成要
素から電気的に分離される。絶縁基板は、シリコン（Ｓ
ｉ）またはその他の材料とすることができる。パッドの
底面はチップ回路に電気的に接続される。
【０００５】Ｃ４の主な応用は、担体またはパッケージ
へのチップの接合である。チップは通常、「ウェハ」と
呼ばれる単結晶シリコン・スラブ上の長方形アレイとし
て製作される。それぞれのウェハ上には多くのチップが
形成され、次いでウェハは個々のチップに分割され、チ
ップは、取扱い可能な十分な大きさのユニットに「パッ
ケージング」される。Ｃ４バンプは、チップがまだ１枚
のウェハとして接合されたままのときにチップ上に配置
される。
【０００６】ある数のチップを製作するために処理しな
ければならないウェハの数を減らすため、ウェハは可能
な限り大きく作られる。同じ理由からチップはできるだ
け小さく作られる（理由はこれだけではない）。したが
って、最良のＣ４製造システムは、非常に狭い間隔を置
いて配置された非常に小さな数千のはんだバンプを広い
面積にわたって正確に製作することができるシステムで
ある。
【０００７】Ｃ４はんだバンプは、パッドに機械的に十
分に固定されなければならず、さもないと２つの表面が
互いに押しつけられたときにバンプが剥がれる可能性が
ある。コンピュータなどの複雑な装置は、数十のチップ
および数百ないし数千のＣ４はんだボール接続を有し、
たった１つのバンプに障害が起こるだけで装置全体が役
に立たなくなる可能性があることを理解されたい。Ｃ４
バンプの取付けには慎重な設計を要する。
【０００８】はんだバンプを形成する１つ方法はスパッ
タリングまたは真空付着を使用する方法である。この方
法では、真空チャンバ内ではんだ金属を蒸発させる。こ
の金属蒸気は、蒸発金属の薄い膜でチャンバ内を覆い尽
くす。基板上にはんだバンプを形成するためには、この
蒸気を、基板の上に保持された金属マスクの穴に通す。
この穴を通過するはんだ蒸気は冷たい基板の表面で凝結
し、はんだバンプとなる。この方法には、基板、マスク
およびフラッシュ蒸発器を保持する高真空チャンバが必
要である。
【０００９】電着は、はんだバンプを製作する代替技法
であり、電気化学めっきまたは電気めっきとも呼ばれ
る。この方法もマスクを使用し、選択した場所だけには
んだバンプを形成するが、この技法は先の蒸発法とは非
常に異なる。
【００１０】Ｃ４はんだバンプを電解によって形成する
最初の段階は、金属膜の連続スタックを、バンプを形成
するウェハ全面に付着させる段階である。このいわゆる
「シード層」は２つの機能を果たす。第１に、シード層
は、はんだバンプの電解付着中の電流の導電経路とな
る。第２に、シード層ははんだバンプの下に残り、Ｃ４
のボール・リミッティング・メタラジ（ＢＬＭ）の基礎
を形成する。したがってシード層は、ウェハの面全体に
わたって均一な電着を可能にする十分な導電性を有する
少なくとも１つの層を含まなければならない。その最下
層は、その下の半導体デバイス・パッシベーションに十
分に接着しなければならず、その最上層は、はんだと十
分に相互作用して信頼性の高い結合を形成しなければな
らない。さらに、ＢＬＭは、はんだがその下のデバイス
構成要素と有害に相互作用することを防ぐバリア層を含
むことができる。最後に、様々な熱および機械応力全般
にわたってＣ４接合の信頼性を維持するため、この複合
スタックによって生み出される応力が十分に低くなけれ
ばならない。これらの因子を考慮して、シード層はたい
てい２層以上の金属層から成り、これらの様々な層は、
この相互接続を電気的に分離するため、処理中のある時
点でＣ４間からエッチングによって除かなければならな
い。
【００１１】シード層を構築した後の第２の段階は、フ
ォトリソグラフィによってマスクを形成する段階であ
る。シード層上にフォトレジスト層を塗布し、露光す
る。次いで、露光させなかったフォトレジスト（ネガ型
フォトレジストの場合）を洗い流し、硬化したフォトレ
ジストをマスクとして残す。このマスクは、はんだバン
プを付着させるための穴の列を有する。
【００１２】第３の段階は、マスクの穴の中にはんだを
電着させる（電気めっきする）段階である。
【００１３】はんだバンプを形成した後、硬化したフォ
トレジスト・マスクを除去する。このとき基板は、連続
したシード層および多数のはんだバンプで覆われてい
る。次いで、適当なウェット・エッチングおよび／また
はエレクトロエッチング・プロセスによってはんだバン
プ間のシード層を除去して、はんだバンプを電気的に分
離する。
【００１４】Ｃ４はんだバンプに一般に使用されるはん
だは、Ｐｂ９７重量パーセント、Ｓｎ３重量パーセント
のはんだである。一般的なシード層は、ＴｉＷ層、フェ
ーズドＣｒ／Ｃｕ層またはＣｒ／Ｃｕ合金、およびＣｕ
層を含む。Ｃｒ／Ｃｕ層およびＣｕ層の同時除去に利用
されるプロセスは、米国特許第５４８６２９２号明細書
に開示されているグリセリンおよび硫酸カリウムを含ん
だ水溶液を含むエレクトロエッチング・プロセスであ
る。この明細書の開示は参照によって本明細書に組み込
まれる。グリセリンは湿潤剤の働きをするが、硫酸カリ
ウムの目的は２通りある。第１に、硫酸カリウムは溶液
に電解導電性を与える。第２に、遊離の硫酸イオンは高
Ｐｂはんだバンプと容易に錯体を形成し、エレクトロエ
ッチング・プロセス中にはんだバンプが溶解するのを防
ぐ保護クラストを形成する。次いで、米国特許第５４６
２６３８号明細書および米国特許第６０１５５０５号明
細書に開示されている過酸化水素、ＥＤＴＡおよび硫酸
カリウムを含んだ水性エッチング液を含むウェット・エ
ッチング・プロセスを使用してＴｉＷ層をエッチングす
る。これらの明細書の開示は参照によって本明細書に組
み込まれる。次の洗浄プロセスではんだバンプ上の「ク
ラスト」を除去する。
【００１５】より最近の応用では、より低温でのチップ
接合を可能にするため、Ｃ４バンプに対してより融点の
低いはんだが使用される。このような低融点はんだは、
Ｓｎを６３重量パーセント、Ｐｂを３７重量パーセント
含む鉛／スズはんだ組成物とすることができる。
【００１６】米国特許第５８００７２６号明細書には、
共晶はんだの存在下でＴｉＷなどの様々な金属をウェッ
ト・エッチングするための水溶液が提案されている。こ
の明細書の開示は参照によって本明細書に組み込まれ
る。この溶液は、リン酸カリウム、過酸化水素、ＥＤＴ
Ａおよびシュウ酸を含む。
【００１７】本発明の発明者らは、現行のエレクトロエ
ッチング・プロセスが高Ｓｎはんだバンプに対して有効
でないことを確認した。その理由は、Ｓｎと硫酸イオン
との反応性がそれほど高くなく、そのため、米国特許第
５４８６２８２号明細書に開示されている従来技術のエ
レクトロエッチング溶液では、エレクトロエッチング中
にはんだバンプに保護クラストが形成されないためであ
る。その望ましくない結果は、多量のＳｎがはんだバン
プから浸出することである。さらに、溶解したＳｎがＴ
ｉＷ上に自由に再付着し、ＴｉＷと錯体を形成して、Ｔ
ｉＷ層を従来のウェット・エッチングに対して不浸透性
とする。
【００１８】階層はんだ構造、例えば高融点高Ｐｂはん
だバンプの上に低融点高Ｓｎはんだバンプを付着させた
階層はんだ構造によって問題はさらに複雑になる。
【００１９】したがって本発明の発明者らは、金属を効
果的にエレクトロエッチングし、一方で、少なくとも一
部が高Ｓｎはんだを含むはんだバンプに影響を及ぼさな
いことの必要性を確認した。
【００２０】
【発明が解決しようとする課題】したがって本発明の目
的は、エレクトロエッチングする金属およびエッチング
しない高Ｓｎはんだバンプを有する基板をエレクトロエ
ッチングすることにある。
【００２１】本発明の他の目的は、エレクトロエッチン
グする金属、ならびに高Ｓｎはんだバンプおよび高鉛は
んだバンプを含むエッチングしないはんだ階層構造を有
する基板をエレクトロエッチングすることにある。
【００２２】本発明のこれらの目的および他の目的は、
以下の説明を添付図面とともに検討することによってよ
り明白となろう。
【００２３】
【課題を解決するための手段】本発明の目的は、本発明
の第１の態様に基づいて、エッチングしない１種または
数種の第１の金属の存在下で第２の金属をエッチングす
るための水性電気化学エッチング液を提供することによ
って達成される。このエッチング液は、濃度１．３０か
ら１．７０Ｍのグリセリンと、硫酸イオン濃度０から
０．５Ｍの硫酸塩化合物と、リン酸イオン濃度０．１か
ら０．５Ｍのリン酸塩化合物とを含む。
【００２４】本発明の第２の態様によれば、溶解させな
い１種または数種の第１の金属の存在下で、物品中の溶
解させる１種または数種の第２の金属を選択的に溶解さ
せる方法が提供される。この方法は、溶解させる前記金
属を、濃度１．３０から１．７０Ｍのグリセリンと、硫
酸イオン濃度０から０．５Ｍの硫酸塩化合物と、リン酸
イオン濃度０．１から０．５Ｍのリン酸塩化合物を含む
水性エッチング液を用いて電気化学的にエッチングする
段階を含む。
【００２５】本発明の第３の態様によれば、物品を選択
的にエッチングする方法が提供される。この方法は、溶
解させない１種または数種の第１の金属の存在下で溶解
させる１種または数種の第２の金属を有する物品を用意
する段階と、溶解させる１種または数種の前記第２の金
属を、濃度１．３０から１．７０Ｍのグリセリンと、硫
酸イオン濃度０から０．５Ｍの硫酸塩化合物と、リン酸
イオン濃度０．１から０．５Ｍのリン酸塩化合物を含む
水性エッチング液を用いて電気化学的にエッチングする
段階とを含む。
【００２６】新規であると考えられる本発明の特徴およ
び本発明を特徴づける要素は、添付請求項に具体的に記
載した。図は、単に例示が目的であるにすぎず、原寸に
比例して示されていない。尺度も一定ではない。本発明
は、その編成と操作方法の両方に関して、添付図面に関
連した以下の詳細な説明を参照することによって最もよ
く理解される。
【００２７】
【発明の実施の形態】図面を詳細に参照する。特に図１
を参照すると、半導体材料１２、シード層１４およびは
んだバンプ２４から成る第１のチップ１０が示されてい
る。先に述べたように、シード層１４は実際には複数の
層から成る。一般的な１つの層群は、ＴｉＷ合金（例え
ばＴｉ１０重量パーセントおよびタングステン９０重量
パーセント）の第１の層１６、フェーズドＣｒ／Ｃｕま
たはＣｒ／Ｃｕ合金の第２の層１８およびＣｕの第３の
層２０である。ただしこれは例示的なものであり、これ
に限定されるわけではない。バリア層２２、例えばニッ
ケルのバリア層があることもある。
【００２８】チップ１０上のはんだバンプ２４はおもに
Ｓｎはんだを含む。このようなはんだは、Ｓｎ６０重量
パーセント以上、Ｐｂ４０重量パーセント以下といった
中Ｓｎ含量はんだ、またはＳｎ９５重量パーセント以
上、残りがＰｂといった高Ｓｎ含量はんだとすることが
できる。また、ほんの少し例を挙げれば、Ｓｎ／Ａｇ、
Ｓｎ／Ｃｕ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ｂｉ合金などの
おもにＳｎを含む無鉛合金を含むはんだとすることもで
きる。
【００２９】次に図２を参照すると、半導体材料１２、
シード層１４およびはんだバンプ３２から成る第２のチ
ップ３０が示されている。シード層１４は応用に応じ
て、図１に示したものと同じでもよいし、または図１に
示したものとは異なったものでもよい。第２のチップ３
０も同様にバリア層２２を有することができる。第２の
チップ３０ははんだバンプ３２を含む。しかしこのケー
スでは、はんだバンプ３２が、高融点はんだ３４および
低融点はんだ３６から成るはんだ階層構造を含む。図２
に示したはんだ階層構造は例示目的のものなので、所望
ならば追加のはんだ層を追加することができる。
【００３０】高融点はんだ３４は、９５から９７重量パ
ーセントのＰｂを有し、残りがＳｎである高Ｐｂはんだ
とすることができる。低融点はんだ３６は、先に述べた
中Ｓｎ含有または高Ｓｎ含有のはんだ、あるいは無鉛合
金とすることができる。
【００３１】残りの議論では第２のチップ３０に集中す
るが、本発明は第１のチップ１０にも等しく適用可能で
あることを理解されたい。
【００３２】次に図３を参照する。第２のチップ３０
を、グリセリンおよび硫酸カリウムを含む従来の水性エ
ッチング液を用いてエレクトロエッチングした。このエ
ッチング液の組成は、グリセリン１．５ＭおよびＫ2Ｓ
Ｏ4（硫酸カリウム）０．３５Ｍである。槽電圧は１
４．０ボルト、ワークピースと電極の間の電極間隔は
３．０ｍｍ、デューティ・サイクルは２０％とした。
【００３３】図３から分かるとおり、エレクトロエッチ
ングの間、高融点はんだ３４は保護クラスト３８によっ
て保護され、一方、この間に低融点はんだ３６は腐食さ
れて、望ましくないＳｎの損失およびその結果としての
はんだバンプ３２の組成の変化が生じた。さらに、低融
点はんだ３６のＳｎの一部３９がシード層の第１の層１
６上に再付着した。これがこの層と錯体を形成する可能
性もある。
【００３４】続いて、第２のチップ３０を、過酸化水素
３０重量％、Ｋ−ＥＤＴＡ７．８ｇ／ｌおよび硫酸カリ
ウム１．１Ｍを含む従来の水性エッチング液中で３３０
秒間、ウェット・エッチングした。浴温は５０℃に設定
した。ウェット・エッチング後の結果を図４および５に
示す。第１の層１６はほとんど除去され、その後に第１
の層１６がほとんどない第２のチップ３０の表面４２が
残された。一方、Ｓｎ付着物３９（図３）はある領域の
第１の層１６のエッチングを妨げ、これによって第１の
層１６の領域４０がエッチングされずに残った。
【００３５】図３から５に示したようなチップ構造は望
ましいものではなく、その結果、歩留りの低下が大きく
なる。このチップ処理段階における歩留り損は大きなコ
スト高につながることを理解されたい。
【００３６】次に図６を参照する。第２のチップ３０を
本発明に基づく水性エッチング液を用いてエレクトロエ
ッチングした。
【００３７】本発明に使用する水性電気化学エッチング
液は、グリセリン（ＨＯＣＨ2（ＯＨ）ＣＨ2ＯＨ）１．
３０から１．７０Ｍ（好ましくは１．５Ｍ）、硫酸イオ
ン濃度０から０．５Ｍ（好ましくは０．３５Ｍ）、およ
びリン酸イオン濃度０．１から０．５Ｍ（好ましくは
０．１５Ｍ）を含む組成を有する。ｐＨは４から９（公
称５）、槽電圧は１３から１７Ｖ（公称１４．５）と
し、電極間隔は３．０ｍｍ、デューティ・サイクルは１
０から３０％（好ましくは２０％）であった。
【００３８】硫酸イオンおよびリン酸イオンは任意の塩
から得ることができる。これらには、硫酸カリウムおよ
びリン酸カリウムが含まれるが、本発明の目的上、硫酸
ナトリウムまたはリン酸ナトリウムを使用することもで
きる。
【００３９】硫酸イオンとリン酸イオンの相対量は、存
在する高Ｐｂおよび高Ｓｎはんだの量に基づいて調整さ
れる。高Ｐｂはんだと高Ｓｎはんだの両方が存在する場
合には、これらのはんだを保護するために硫酸イオンと
リン酸イオンの両方が存在しなければならない。高Ｐｂ
はんだが存在しない場合、硫酸イオンが存在する必要は
ない。最低でも、硫酸イオンとリン酸イオンの合計量
が、合理的な電圧でエレクトロエッチングを実施するの
に十分な溶液導電率を提供しなければならない。
【００４０】これらのはんだバンプの存在下でエッチン
グすることができる金属にはチタン、タングステン、ク
ロム、銅、ニッケルおよびこれらの合金が含まれる。こ
れらのはんだバンプの存在下でエレクトロエッチングす
ることができる金属には、Ｃｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎ
ｉおよびＣｒ／Ｃｕ／Ｎｉ合金を含む様々な金属スタッ
クが含まれる。
【００４１】本発明の好ましいエッチング液の一例とし
て、第２のチップ３０をエレクトロエッチングするのに
使用するエッチング液は、グリセリン１．５Ｍ、Ｋ2Ｓ
Ｏ4（硫酸カリウム）０．３５ＭおよびＫ3ＰＯ4（リン
酸カリウム）０．１５Ｍを含む。ｐＨはリン酸を使用し
て５．０に調整した。槽電圧は１４．０ボルト、電極間
隔は３．０ｍｍ、デューティ・サイクルは２０％であっ
た。それぞれのはんだバンプ全体がクラスト３８によっ
て保護される。第２および第３の層１８、２０をそれぞ
れ除去した。第１の層１６の上に残留物は残らなかっ
た。
【００４２】次いで第２のチップ３０を、過酸化水素３
０重量％、Ｋ−ＥＤＴＡ７．８ｇ／ｌおよび硫酸カリウ
ム１．１Ｍを含む従来の水性エッチング液中で３３０秒
間、ウェット・エッチングした。浴温は５０℃に設定し
た。結果を図７および８に示す。第１の層１６が完全に
除去され、残留物の全くない第２のチップ３０の表面４
２が残されていることが分かる。
【００４３】ウェット・エッチング後も保護クラスト３
８は残り、これは、ウェット・エッチング完了後にメタ
ンスルホン酸を用いて除去する。
【００４４】本発明の使用が、エレクトロエッチング・
プロセスの歩留りを大幅に高めることが分かった。
【００４５】この開示を検討した当業者には、本明細書
に具体的に記載した実施形態を越えるその他の修正を、
本発明の趣旨から逸脱することなしに実施することがで
きることは明白であろう。したがってこのような修正は
本発明の範囲に含まれるとみなされる。本発明の範囲は
添付の請求項によってのみ制限される。
【００４６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４７】（１）エッチングしない第１の金属の存在
下で第２の金属をエッチングするための水性電気化学エ
ッチング液であって、濃度１．３０から１．７０Ｍのグ
リセリンと、硫酸イオン濃度０から０．５Ｍの硫酸塩化
合物と、リン酸イオン濃度０．１から０．５Ｍのリン酸
塩化合物とを含むエッチング液。 （２）エッチング液のｐＨが４から９である、上記
（１）に記載の電気化学エッチング液。 （３）前記第１の金属が、鉛、スズおよびこれらの合金
から成るグループから選択される、上記（１）に記載の
電気化学エッチング液。 （４）前記第１の金属が、９５重量パーセント超の鉛を
有し、残りがスズの高鉛／スズはんだと、４０重量パー
セント未満の鉛を有し、残りがスズの中鉛／スズはんだ
と、９５重量パーセント超のスズを有し、残りが鉛の高
スズ／低鉛はんだと、９５重量パーセント超のスズ含量
を有する無鉛はんだと、これらの組合せとから成るグル
ープから選択される、上記（１）に記載の電気化学エッ
チング液。 （５）前記第２の金属が、クロム、銅、ニッケルおよび
これらの合金から成るグループから選択される、上記
（１）に記載の電気化学エッチング液。 （６）前記硫酸塩化合物の濃度が０．２から０．５Ｍで
ある、上記（１）に記載の電気化学エッチング液。 （７）前記グリセリン濃度が約１．４Ｍ、前記硫酸塩濃
度が約０．３５Ｍ、前記リン酸塩濃度が約０．１５Ｍで
ある、上記（１）に記載の電気化学エッチング液。 （８）溶解させない１種または数種の第１の金属の存在
下で、物品中の溶解させる１種または数種の第２の金属
を選択的に溶解させる方法であって、前記第２の金属
を、濃度１．３０から１．７０Ｍのグリセリンと、硫酸
イオン濃度０から０．５Ｍの硫酸塩化合物と、リン酸イ
オン濃度０．１から０．５Ｍのリン酸塩化合物を含む水
性エッチング液を用いて電気化学的にエッチングする段
階を含む方法。 （９）前記エッチング液のｐＨが４から９である、上記
（８）に記載の方法。 （１０）前記第１の金属が、鉛、スズおよびこれらの合
金から成るグループから選択される、上記（８）に記載
の方法。 （１１）前記第１の金属が、９５重量パーセント超の鉛
を有し、残りがスズの高鉛／スズはんだと、４０重量パ
ーセント未満の鉛を有し、残りがスズの中鉛／スズはん
だと、９５重量パーセント超のスズを有し、残りが鉛の
高スズ／低鉛はんだと、９５重量パーセント超のスズ含
量を有する無鉛はんだと、これらの組合せとから成るグ
ループから選択される、上記（８）に記載の方法。 （１２）前記第２の金属が、クロム、銅、ニッケルおよ
びこれらの合金から成るグループから選択される、上記
（８）に記載の方法。 （１３）前記硫酸塩化合物の濃度が０．２から０．５Ｍ
である、上記（８）に記載の方法。 （１４）前記グリセリン濃度が約１．４Ｍ、前記硫酸塩
濃度が約０．３５Ｍ、前記リン酸塩濃度が約０．１５Ｍ
である、上記（８）に記載の方法。 （１５）選択的エッチングする方法であって、溶解させ
ない１種または数種の第１の金属および第２の金属を有
する物品を用意する段階と、前記第２の金属を、濃度
１．３０から１．７０Ｍのグリセリンと、硫酸イオン濃
度０から０．５Ｍの硫酸塩化合物と、リン酸イオン濃度
０．１から０．５Ｍのリン酸塩化合物を含む水性エッチ
ング液を用いて電気化学的にエッチングする段階とを含
む方法。 （１６）前記エッチング液のｐＨが４から９である、上
記（１５）に記載の方法。 （１７）前記第１の金属が、鉛、スズおよびこれらの合
金から成るグループから選択される、上記（１５）に記
載の方法。 （１８）前記第１の金属が、９５重量パーセント超の鉛
を有し、残りがスズの高鉛／スズはんだと、４０重量パ
ーセント未満の鉛を有し、残りがスズの中鉛／スズはん
だと、９５重量パーセント超のスズを有し、残りが鉛の
高スズ／低鉛はんだと、９５重量パーセント超のスズ含
量を有する無鉛はんだと、これらの組合せとから成るグ
ループから選択される、上記（１５）に記載の方法。 （１９）前記第２の金属が、クロム、銅、ニッケルおよ
びこれらの合金から成るグループから選択される、上記
（１５）に記載の方法。 （２０）前記硫酸塩化合物の濃度が０．２から０．５Ｍ
である、上記（１５）に記載の方法。 （２１）前記グリセリン濃度が約１．４Ｍ、前記硫酸塩
濃度が約０．３５Ｍ、前記リン酸塩濃度が約０．１５Ｍ
である、上記（１５）に記載の方法。
【図面の簡単な説明】
【図１】シード層ならびに主としてＳｎを含むはんだだ
けを含む第１のはんだ階層構造を示す、チップの側面図
である。
【図２】シード層ならびに高Ｓｎはんだおよび高Ｐｂは
んだを含む第２のはんだ階層構造を示す、チップの側面
図である。
【図３】従来技術のエッチング液を用いてエレクトロエ
ッチングした後の図２のチップの側面図である。
【図４】最後のシード層を除去するウェット・エッチン
グ後の図３のチップの側面図である。
【図５】シード層の不完全なエッチングを示す、図４の
チップの表面の図である。
【図６】本発明に基づくエッチング液を用いてエレクト
ロエッチングした後の図２のチップの側面図である。
【図７】最後のシード層を除去するウェット・エッチン
グ後の図６のチップの側面図である。
【図８】シード層の完全なエッチングを示す、図７のチ
ップの表面の図である。
【符号の説明】
１０ 第１のチップ １２ 半導体材料 １４ シード層 １６ 第１のシード層 １８ 第２のシード層 ２０ 第３のシード層 ２２ バリア層 ２４ はんだバンプ ３０ 第２のチップ ３２ はんだバンプ ３４ 高融点はんだ ３６ 低融点はんだ ３８ 保護クラスト ３９ 低融点はんだ ４０ 第１のシード層 ４２ 第２のチップの表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・マイケル・コット アメリカ合衆国06812 コネチカット州 ニュー・フェアフィールド クローバー リーフ・ドライブ ６ (72)発明者 デビッド・イーライ・アイクスタット アメリカ合衆国12590 ニューヨーク州 ワッピンガー・フォールズ シャーウッ ド・フォレスト・レーン 11 アパート メント ナンバー・シー (56)参考文献 特開 昭57−174463（ＪＰ，Ａ) 特開 昭54−103746（ＪＰ，Ａ) 特開 平８−3799（ＪＰ，Ａ) 特許3172501（ＪＰ，Ｂ２) 特許3065508（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) C25F 1/00 - 7/02 H01L 21/3063

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】エッチングしない第１の金属の存在下で第
    ２の金属をエッチングするための水性電気化学エッチン
    グ液であって、 濃度１．３０から１．７０Ｍのグリセリンと、 硫酸イオン濃度０から０．５Ｍの硫酸塩化合物と、 リン酸イオン濃度０．１から０．５Ｍのリン酸塩化合物
    とを含むエッチング液。
  2. 【請求項２】エッチング液のｐＨが４から９である、請
    求項１に記載の電気化学エッチング液。
  3. 【請求項３】前記第１の金属が、鉛、スズおよびこれら
    の合金から成るグループから選択される、請求項１に記
    載の電気化学エッチング液。
  4. 【請求項４】前記第２の金属が、クロム、銅、ニッケル
    およびこれらの合金から成るグループから選択される、
    請求項１に記載の電気化学エッチング液。
  5. 【請求項５】前記硫酸塩化合物の濃度が０．２から０．
    ５Ｍである、請求項１に記載の電気化学エッチング液。
  6. 【請求項６】溶解させない１種または数種の第１の金属
    の存在下で、物品中の溶解させる１種または数種の第２
    の金属を選択的に溶解させる方法であって、 前記第２の金属を、濃度１．３０から１．７０Ｍのグリ
    セリンと、硫酸イオン濃度０から０．５Ｍの硫酸塩化合
    物と、リン酸イオン濃度０．１から０．５Ｍのリン酸塩
    化合物を含む水性エッチング液を用いて電気化学的にエ
    ッチングする段階を含む方法。
  7. 【請求項７】前記エッチング液のｐＨが４から９であ
    る、請求項６に記載の方法。
  8. 【請求項８】前記第１の金属が、鉛、スズおよびこれら
    の合金から成るグループから選択される、請求項６に記
    載の方法。
  9. 【請求項９】前記第２の金属が、クロム、銅、ニッケル
    およびこれらの合金から成るグループから選択される、
    請求項６に記載の方法。
  10. 【請求項１０】前記硫酸塩化合物の濃度が０．２から
    ０．５Ｍである、請求項６に記載の方法。
  11. 【請求項１１】選択的エッチングする方法であって、 第１の金属および第２の金属を有する物品を用意する段
    階と、 前記第２の金属を、濃度１．３０から１．７０Ｍのグリ
    セリンと、硫酸イオン濃度０から０．５Ｍの硫酸塩化合
    物と、リン酸イオン濃度０．１から０．５Ｍのリン酸塩
    化合物を含む水性エッチング液を用いて電気化学的にエ
    ッチングする段階とを含む方法。
  12. 【請求項１２】前記エッチング液のｐＨが４から９であ
    る、請求項１１に記載の方法。
  13. 【請求項１３】前記第１の金属が、鉛、スズおよびこれ
    らの合金から成るグループから選択される、請求項１１
    に記載の方法。
  14. 【請求項１４】前記第２の金属が、クロム、銅、ニッケ
    ルおよびこれらの合金から成るグループから選択され
    る、請求項１１に記載の方法。
  15. 【請求項１５】前記硫酸塩化合物の濃度が０．２から
    ０．５Ｍである、請求項１１に記載の方法。
JP2001323511A 2000-10-26 2001-10-22 選択的電気化学エッチング方法およびそれに用いるエッチング液 Expired - Fee Related JP3368271B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/697333 2000-10-26
US09/697,333 US6468413B1 (en) 2000-10-26 2000-10-26 Electrochemical etch for high tin solder bumps

Publications (2)

Publication Number Publication Date
JP2002180299A JP2002180299A (ja) 2002-06-26
JP3368271B2 true JP3368271B2 (ja) 2003-01-20

Family

ID=24800725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001323511A Expired - Fee Related JP3368271B2 (ja) 2000-10-26 2001-10-22 選択的電気化学エッチング方法およびそれに用いるエッチング液

Country Status (5)

Country Link
US (1) US6468413B1 (ja)
JP (1) JP3368271B2 (ja)
CN (1) CN1184362C (ja)
SG (1) SG94868A1 (ja)
TW (1) TW555886B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
JP4293500B2 (ja) * 2001-05-07 2009-07-08 第一電子工業株式会社 電子部品の製造方法
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6900142B2 (en) * 2003-07-30 2005-05-31 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
US20060021974A1 (en) * 2004-01-29 2006-02-02 Applied Materials, Inc. Method and composition for polishing a substrate
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
CN110310939B (zh) * 2018-03-27 2021-04-30 矽品精密工业股份有限公司 基板结构及其制法及导电凸块
CN111621787B (zh) * 2020-04-27 2022-07-12 江苏富乐华半导体科技股份有限公司 一种蚀刻液体系及一种氮化铝基板的刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065508B2 (ja) 1994-06-15 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Ｃ４製造のためのＴｉＷの選択的エッチング
JP3172501B2 (ja) 1997-10-30 2001-06-04 インターナショナル・ビジネス・マシーンズ・コーポレ−ション チタン・タングステン合金のエッチング方法およびエッチャント溶液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134054A1 (de) * 1981-08-28 1983-05-05 Hoechst Ag, 6230 Frankfurt Elektrochemisches entwicklungsverfahren fuer reproduktionsschichten
US5318677A (en) * 1991-02-13 1994-06-07 Future Automation, Inc. Process and solutions for removing resin bleed from electronic components
US5486282A (en) 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5800726A (en) 1995-07-26 1998-09-01 International Business Machines Corporation Selective chemical etching in microelectronics fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065508B2 (ja) 1994-06-15 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Ｃ４製造のためのＴｉＷの選択的エッチング
JP3172501B2 (ja) 1997-10-30 2001-06-04 インターナショナル・ビジネス・マシーンズ・コーポレ−ション チタン・タングステン合金のエッチング方法およびエッチャント溶液

Also Published As

Publication number Publication date
CN1354285A (zh) 2002-06-19
JP2002180299A (ja) 2002-06-26
US6468413B1 (en) 2002-10-22
TW555886B (en) 2003-10-01
CN1184362C (zh) 2005-01-12
SG94868A1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
US6015505A (en) Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US4087314A (en) Bonding pedestals for semiconductor devices
EP0687751B1 (en) Selective etching of TiW for C4 fabrication
US6750133B2 (en) Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US5508229A (en) Method for forming solder bumps in semiconductor devices
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
US6989326B2 (en) Bump manufacturing method
US20080157395A1 (en) Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
JP2001308129A (ja) 鉛フリーバンプの形成方法
JP2003007755A (ja) 下部バンプ金属のためのバリアキャップ
US6664128B2 (en) Bump fabrication process
US5800726A (en) Selective chemical etching in microelectronics fabrication
TW200846497A (en) Selective etch of TiW for capture pad formation
TW201000687A (en) Method of producing electronic component
JP3368271B2 (ja) 選択的電気化学エッチング方法およびそれに用いるエッチング液
US20210242146A1 (en) Flip chip packaging rework
US7425278B2 (en) Process of etching a titanium/tungsten surface and etchant used therein
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
US6716739B2 (en) Bump manufacturing method
US6900142B2 (en) Inhibition of tin oxide formation in lead free interconnect formation
JPS6112047A (ja) 半導体装置の製造方法
JP2002327279A (ja) 電子部品の接合方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JP2002076046A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131108

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees