JP2001308129A - 鉛フリーバンプの形成方法 - Google Patents

鉛フリーバンプの形成方法

Info

Publication number
JP2001308129A
JP2001308129A JP2001100474A JP2001100474A JP2001308129A JP 2001308129 A JP2001308129 A JP 2001308129A JP 2001100474 A JP2001100474 A JP 2001100474A JP 2001100474 A JP2001100474 A JP 2001100474A JP 2001308129 A JP2001308129 A JP 2001308129A
Authority
JP
Japan
Prior art keywords
tin
silver
copper
alloy
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001100474A
Other languages
English (en)
Other versions
JP3748785B2 (ja
Inventor
Edwin Wai Ming Cheung
エドウィン・ワイ・ミン・チュン
Zaheed Sadrudin Karim
ザヒード・サドルディン・カリム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Technology Ltd
Original Assignee
Advanced Interconnect Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Technology Ltd filed Critical Advanced Interconnect Technology Ltd
Publication of JP2001308129A publication Critical patent/JP2001308129A/ja
Application granted granted Critical
Publication of JP3748785B2 publication Critical patent/JP3748785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/224—Anti-weld compositions; Braze stop-off compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 鉛フリーはんだバンプの形成プロセスを提供
すること。 【解決手段】 フリップチップ用のはんだバンプをチッ
プ又はウェハ上に形成する方法であって、（ａ）チップ
又はウェハであって、該チップ又はウェハに電気接続す
るための複数の金属ボンドパッド１０が形成されたチッ
プ又はウェハ８を準備するステップと、（ｂ）純錫、又
は、錫−銅、錫−銀、錫−ビスマス若しくは錫−銀−銅
から成る群から選択された１種の錫合金を含むはんだバ
ンプ２０を、電気メッキ法によって形成するステップ
と、（ｃ） 前記はんだバンプ２０を、該はんだの融点
以上の温度に加熱してリフローさせるステップとを備え
たことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップボ
ンディングアプリケーションのための半導体ウェハにお
ける鉛フリーはんだバンプ接続の形成方法に関する。
【０００２】
【従来の技術】フリップチップ接続技術に関して、始め
に、バンプと呼ばれる一段高くされた導電性コンタクト
が、集積回路（ＩＣ）の入力／出力接続パッド上に形成
され、続いて、従来のワイヤーボンドまたはリードを使
用することなしに、集積回路（ＩＣ）がフェースダウン
（またはフリップチップ接続）で組み立てられる。金、
鉛−錫はんだ、ニッケル、銅、および導電性高分子を含
有する様々なバンプ接続媒体が提案されている。鉛−錫
バンプは、より強く、大量生産可能な接着工程を可能に
するはんだの自己整合性および自己平坦性（リフローに
関して）のために、特に魅力的である。電気的な接続を
提供するに加えて、はんだバンプは、チップと基板との
間の機械的および熱的な接続も提供する。フリップチッ
プアプリケーションの鉛−錫はんだバンプの使用は、バ
ンプ製造のために蒸発方法を使用するＣ４（制御―コラ
プス―チップ−接続）技術において、１９６０年代にＩ
ＢＭによって初めて導入された。
【０００３】他の接続技術と比較したフリップチップ技
術の主な利点には、下記（１）〜（５）がある。 （１）小さなバンプ接触が、チップ表面上の、特定のア
プリケーション（ワイヤボンディングおよびテープ自動
ボンディング（ＴＡＢ）のような「外辺部のみの」ボン
ディング技術とは違って）に便利な位置の事実上どこに
でも配置可能であるために、チップに形成可能な接続全
数を極めて増大させることができるという能力、（２）
ダイサイズを小さくし、かつ、周辺パッドに接続する長
い金属配線を不要にして、ＩＣの製造効率および信頼性
の両方に好都合な影響を与えるという潜在能力、（３）
比較的速い接続速度および低い消費電力を与える、比較
的低い電気的抵抗およびインダクタンス値（４）はんだ
バンプを介して伝導が行われ、かつ、フリップチップボ
ンディング後にＩＣ背面が露出されることからくる、良
好な熱放散性、（５）ピン当たりのパッケージングコス
トを全面的に低下させると共に、より小さく、より軽
く、かつコンパクトなパッケージの提供。
【０００４】はんだバンプ材料の正確な組成の選択は、
従来から様々な要因、特に融点によって影響を及ぼされ
ている。特に、たいてい低コストの比較的低いＴｇ（ガ
ラス転移温度）を有する有機材料から形成される基板に
チップが接続されている場合には、はんだの融点に注意
を払わなければならない。ＩＣがフリップチップ接続さ
れている場合、ＩＣは通常、典型的にはんだの融点より
も２０〜３０℃高い温度に加熱される。はんだバンプの
融点が高すぎると、基板にダメージを与えてしまうこと
がある。
【０００５】現在、フリップチップ接続アプリケーショ
ンに使用されている、２つのもっとも一般的なバンプ材
料は、純金と、鉛−錫ベースの合金である。前者は主
に、液晶表示装置（ＬＣＤ）またはＴＡＢパッケージ中
のシリコンＩＣのフリップチップに使用される。鉛−錫
はんだバンプは、主に、フリップチップ搭載（フリップ
チップオンボード）または、パッケージ中のフリップチ
ップ（フリップチップインパッケージ）アプリケーショ
ンに使用される。はんだバンプは一般的に、低コスト、
および、より大量生産可能で、より強いフリップチップ
ボンディングプロセスを提供する自己平坦性リフロー特
性および自己整合性リフロー特性のために、金バンプよ
りも好ましい。
【０００６】はんだバンプとして一般に使用される鉛−
錫合金には、特に、９５重量％Ｐｂ／５重量％Ｓｎ、９
７重量％Ｐｂ／３重量％Ｓｎ、および共晶の３７重量％
Ｐｂ／６３重量％Ｓｎがある。Ｉｎ、Ａｇ、およびＢｉ
添加剤入りの鉛ベースのはんだも提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、環境に
対する意識が深まる中、鉛を含有するはんだを電気製品
に使用することを、世界的に禁止することが考慮されて
いる。これは、上記電気製品の鉛が、最終的には飲み水
のシステムに混入されてしまうからである。
【０００８】電気製品における鉛使用の法規制は欧州共
同体で実行され、これと同様の鉛使用を禁止する立法措
置が、米国および日本で審議されている。従って、電気
製品の好適な鉛フリー加工を実現するために、主とし
て、プリント回路基板、リードフレームパッケージおよ
びはんだペーストの選択が注目を浴びている。しかしな
がら、フリップチップアプリケーションのバンプ接続の
製造には、ほとんど注目が向けられていない。
【０００９】鉛フリーはんだとしては、インジウムおよ
びインジウム合金ベースに、ビスマス、錫、アンチモ
ン、亜鉛および銀を添加することが提案されている。
【００１０】要求されているものは、従来フリップチッ
プアプリケーションのために使用されている鉛−錫合金
に直接替わる、鉛フリーはんだのバンプ組成および、こ
のような鉛フリーのはんだバンプ組成物を使用する製造
方法である。
【００１１】モトローラに譲渡されている米国特許番号
５４１０１８４号は、主成分としての錫と、２〜８重量
％以上好ましくは３〜５重量％の銅、および１．５重量
％以下の銀を含む、鉛フリーのはんだ合金を使用するこ
とを提案している。このはんだは、ある程度の金属間結
合の確実性を保持するために、好ましくは３〜５重量％
の銅を含むことを必要とする。しかし、このような組成
によると、錫−銅の金属間化合物が過剰に形成されるた
めに、接続がもろくなるという問題が生じてしまう。
【００１２】本発明は、上述したような課題を克服す
る、はんだバンプを形成するプロセスの提供を目的とす
る。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本件第１の発明は、フリップチップ用のはんだバン
プをチップ又はウェハ上に形成する方法であって、
（ａ）チップ又はウェハであって、該チップ又はウェハ
に電気接続するための複数の金属ボンドパッドが形成さ
れたチップ又はウェハを準備するステップと、（ｂ）純
錫、又は、錫−銅、錫−銀、錫−ビスマス若しくは錫−
銀−銅から成る群から選択された１種の錫合金を含むは
んだバンプを、電気メッキ法によって形成するステップ
と、（ｃ） 前記はんだバンプを、該はんだの融点以上
の温度に加熱してリフローさせるステップとを備えたこ
とを特徴とする。
【００１４】前記はんだバンプは、純錫、２ｗｔ％以下
（好ましくは約０．７％）が銅である錫−銅合金、２０
ｗｔ％以下（好ましくは約３．５ｗｔ％又は約１０ｗｔ
％）が銀である錫−銀合金、５〜２５ｗｔ％（好ましく
は約２０ｗｔ％）がビスマスである錫−ビスマス合金、
５ｗｔ％以下（好ましくは約３．５ｗｔ％）が銀であ
り、２ｗｔ％以下（好ましくは約０．７ｗｔ％）が銅で
あり、残りが錫である錫−銀−銅合金から成ることが望
ましい。
【００１５】純錫又は錫合金を用いて、従来の鉛錫合金
を直接置き換えることができ、しかも、電気メッキ法に
より、形状が制御された均一なはんだバンプを形成する
ことができることがわかった。上述の錫ベースはんだ
は、従来のリフロープロセスやその材料、表面実装法や
その装置と、相性が良い。
【００１６】錫−銅、錫−銀、又は錫−ビスマス合金等
の２成分系の場合、これらは単一のメッキ溶液から同時
に合金として析出させることができる。
【００１７】また、これに代えて、独立したメッキ溶液
から成分を順次析出させ、リフロープロセス中に加熱し
て必要な合金を得ても良い。この順次析出の手法は、３
成分系の錫−銀−銅合金にも適用することができる。３
成分系の場合、錫−銅合金を単一のメッキ浴から同時に
析出させ、次に純銀を析出させ、加熱して３成分の合金
を得ることができる。また、純銀を析出させ、次に錫−
銅合金を単一のメッキ浴から同時に析出させ、加熱して
３成分の合金を得ても良い。さらに、３種類の元素を、
順次析出させても良い。
【００１８】チップ又はウェハには、電気メッキ前に、
金属層を１層又は複数層、スパッタによって形成しても
良い。この金属層は、拡散に対するバリア、酸化に対す
るバリア、接着、メッキのコンタクト層（電気バス）の
役割を持つ。２５〜２００μｍ厚の感光性ポリマー材
料、例えばフォトレジスト（ネガ又はポジ）やドライフ
ィルムは、メッキするはんだバンプの体積や位置を決め
るのに用いることができる。フォトレジストやドライフ
ィルムを厚く形成しておくことは、メッキするはんだバ
ンプが、隣接するバンプとの短絡を起こすことなく十分
な高さと体積を持つようにすると共に、チップと基板の
間に必要な距離を保つために重要である。チップと基板
の間に距離を保つのは、チップと基板の間の熱膨張係数
の違いを補償し、フリップチップボンディングの後にア
ンダーフィル材料が基板とチップの間に流入するのに十
分なギャップを持たせるためである。
【００１９】はんだバンプの電気メッキには、直流電流
（ＤＣ）又はパルス交互電流のいずれを用いても良い。
電流と電圧の値は、ウェハの大きさとメッキするように
露出された面積の合計とに依存する。ＤＣメッキの好ま
しい条件は、電圧３〜５Ｖ、電流０．０５〜０．１Ａで
ある。パルスメッキサイクルの好ましい電圧は、＋５Ｖ
で１ミリ秒、ゼロＶで１ミリ秒かそれ以下、約−５〜−
１０Ｖで約１ミリ秒、ゼロボルトで約１ミリ秒である。
【００２０】ラック型（rack）又はファウンテン型（fo
untain）メッキ装置のいずれも、ウェハ上にはんだをメ
ッキするのに用いることができる。
【００２１】本件の第２の発明は、フリップチップ用の
はんだバンプをチップ又はウェハ上に形成する方法であ
って、（ａ）保護膜と、該保護膜から露出した複数の金
属ボンドパッドとを備えたチップ又はウェハを準備する
ステップと、（ｂ）前記金属ボンドパッドに、はんだ濡
れ性のある金属層を少なくとも１層形成するステップ
と、（ｃ）前記チップ又はウェハに、前記金属パッドの
位置に開口を有する感光性材料層を形成するステップ
と、（ｄ）純錫、又は、錫−銅、錫−銀、錫−ビスマス
若しくは錫−銀−銅から成る群から選択された１種の錫
合金を含むはんだを、電気メッキ法によって形成するス
テップと、（ｅ）前記感光性材料層を除去するステップ
と、（ｆ）前記はんだを溶かして、リフローするステッ
プとを備えたことを特徴とする。
【００２２】本件発明には、本件発明に係る方法によっ
て製造されたはんだバンプを有するチップ又はウェハも
含まれる。
【００２３】
【発明の実施の形態】以下、図を参照して説明する。図
１は、当該技術で「バンプ」と呼ばれるはんだの含金属
接触６によって、基板４に「フリップチップ」接続され
た集積回路２を示す。基板４はプリント回路基板であり
得るか、または、はんだボール７またはリードを介して
プリント回路基板９に接続されたボールグリッドアレー
（ＢＧＡ）またはチップスケールパッケージ（ＣＳＰ）
のような中間パッケージであり得る。パッケージは、有
機、セラミック、または金属材料から形成される。
【００２４】本発明は、実質的に鉛フリー（一般的に、
１０ｐ.ｐ.ｍ.が許容される、不純物レベルで鉛が存在
することを除く）の金属はんだを使用する。特に効果的
な組成には、（ａ）純錫、又は（ｂ）銅、銀、ビスマ
ス、又は銀および銅の両方のような合金成分を少量含む
錫、がある。このような合金成分の混合は、純錫の融点
を低下させ、メッキ析出物（as-plated deposit）にお
けるひげ結晶の形成を抑制し、錫（２３２℃で５５０ダ
イン／ｃｍ）の表面張力を低下させるのに効果的であ
り、これにより、錫の（延性などの）機械的性質を向上
させて、１３℃未満で生じる純錫のβからの相転移を防
ぐことができる。この相転移は体積変化を伴い、この体
積変化は、結合の完全性および強度を低下させるだけで
なく、機械的強度の低下を導く。はんだバンプの材料
は、さらに詳細に後述する。図２（ａ）〜（ｄ）および
３（ａ）／（ａ１）〜（ｄ）は、電気メッキ法を用い
る、上述した組成を有する金属はんだバンプ接続を形成
するための製造工程を示す。
【００２５】図２（ａ）は、半導体ウエハ８を示してい
る。半導体ウェハ８上の適当な位置にボンドパッド１０
が形成され、さらに、ウェハを覆いながら、ボンドパッ
ド１０を露出するように一部除去されたガラス保護膜１
２が形成されている。ボンドパッド１０は、従来、Ａ
ｌ：Ｓｉ（１〜２重量％Ｓｉ）またはＡｌ：Ｓｉ：Ｃｕ
（１〜２重量％Ｓｉおよび、１〜５重量％Ｃｕ）また
は、最近では純銅から成る。ボンドパッド１０により、
チップの活性領域（電極）に電気的に接続される。
【００２６】第１ステップは、ボンドパッド上に自然に
形成された酸化膜を除去するための真空下における逆ス
パッタ処理によるウエハ８のクリーニングを含む。その
クリーニングステップに続いて一層又は多層の、金属層
１４をスパッタリングにより堆積させる。金属層１４
は、図２（ｂ）に示すように通常は二層である。第１金
属層は典型的な例ではクロムで形成され、５００Å〜１
０００Åの厚さを有し、清浄にされたボンドパッドやガ
ラスパッシベーションに対する接着力を向上させるこ
と、金属パッドの再酸化を防止すること及びハンダに対
する拡散バリア層を形成すること等を含む種々の機能を
発揮する。第１金属層として、Ｔｉ／Ｗ、ＮｉＶ又はＴ
ｉもまた使用することができる。第２金属層は、下側バ
ンプ金属用の種層（たね層）を形成するため、及びコン
タクトメッキ層（電気的バス）を提供するために、２５
００Å〜１００００Åの厚さの銅により形成される。ニ
ッケルもまた銅の代わりに使用することができる。
【００２７】次のステップには、図２（ｃ）に示すよう
に、紫外線感光性フォト有機フィルム１６の厚い層（好
ましくは、５０〜２００μｍの間）を用いたウエハのパ
ターンニングが含まれる。この紫外線感光性フォト有機
フィルム１６は、例えば、ウエハの表面上に液体フォト
レジストをスピンコートにより塗布した後に、ベークし
て硬化するか、又は、ドライフィルムを積層して形成す
ることができる。液体レジストを用いてそのような厚さ
にするためには、２回の塗布とベークが必要とされる。
感光性層は、金属コートされたガラスフォトマスクを介
して露光されることによりパターンニングされる。フォ
トマスクは、金属層が選択的にエッチングされてなる開
口を有している。これにより、バンプが形成される領域
が定義される。これらの開口を通じて、紫外線が通過
し、感光性層が露光する。感光性層の厚さと開口部の寸
法により、ハンダバンプの形状と最終的な体積が決定さ
れる。感光性層の厚さは、バンプがリフローされフリッ
プチップが接合された後に、基板とチップの間の十分な
距離を確保するための、バンプの十分な高さを確保する
ために重要である。このプロセスにはポジティブ又はネ
ガティブのどちらのタイプの感光性ポリマーも使用する
ことができる。メッキがされるべきでない領域を保護す
る感光性層を現像した後、電気的接触ポイントとなる開
口部が、ウエハの端において、下に位置しているスパッ
タ形成された銅層に達するように形成される。それか
ら、図２（ｄ）に示すようにウエハは下側バンプメタル
（ＵＢＭ）１８を形成するために銅（又はニッケル）で
メッキされる。この層は、通常３〜７μｍの間の厚さを
有し、ハンダバンプに対するぬれ性を有する土台として
機能する。
【００２８】その後、ウエハはハンダで電気メッキされ
る（図３（ａ））。メッキ層の中に、適当なタイプのメ
ッキ液とアノードを選択することにより、単一のメッキ
液から、望ましい化学量論の各成分が同時に析出され
た、純粋な錫又は、錫−銅若しくは錫−銀を含む合金、
又は錫−ビスマスからなる鉛フリー被覆物バンプ２０が
形成される。例えば、シップレイロナル（Shipley Ron
al）のもの等、種々の供給者からのメッキ液を使用する
ことができる。錫−ビスマス用として彼らのソルダロン
ＢＩ（Solderon ＢＩ）という製品も適しているが、純
粋な錫の電気メッキ用として、シップレイロナル（Ship
ley Ronal）のチングロクロモ（TingloCulmo）という
製品が特に好ましい。負の電圧は通常、ウエハに印加さ
れ、実効的にカソードを構成する。これらの望ましい合
金のそれぞれに対して、溶解性のアノード技術では、純
粋な錫アノード又は錫−銅アノードのどちらも使用さ
れ、錫−ビスマス堆積に対しては、白金チタンアノード
が好ましい。錫−銅、錫−ビスマス及び錫−銀のメッキ
堆積層は、それぞれの成分が必要な化学量論の割合で同
時に堆積する単一メッキ溶液からでも、純粋な成分（必
要な量の）の連続したメッキした後に堆積させた層を必
要な組成の合金とするためにリフローする方法のどちら
の方法を用いても形成することができる。３〜５Ａ．
Ｓ．Ｄ（amps per square decimetre）の電流密度が
適していることが分った。ラック又は噴流メッキ装置に
関連して直流でもパルスメッキ技術でも用いることがで
きる。０．０５Ａ〜０．１Ａの間の電流で３〜５Ｖの電
圧が好ましい。パルス交互電流として、＋５Ｖで約１ミ
リ秒、次にゼロＶで約１ミリ秒、その次に約−５Ｖで約
１ミリ秒、その後さらにゼロＶで約１ミリ秒を含むパル
スが、バンプの均一性及び堆積組成の点で有益であるこ
とが見出された。
【００２９】それぞれの成分を単一のメッキ溶液から同
時に析出させることに代えて、各成分の相対的な量を制
御するためにメッキ時間を制御し、独立したメッキ溶液
から単一の成分を順次メッキにより堆積させてもよいこ
とが見出された。この結果得られたものは単一成分の層
構造になるけれども、メッキされた堆積物がリフローさ
れた時、その結果、バンプは必要な化学量論組成の合金
となる。この一連のメッキによる方法は、先に述べた２
成分系の合金のいずれについても適用することができ
る。どの成分を最初にするか２番目にするかについては
通常は重要でないことが分った。
【００３０】単一のメッキ溶液から３成分系の合金のメ
ッキをすることは、結果として得られる合金成分の正確
なコントロールが困難であることから難しいので、錫―
銀―銅の場合において、この一連メッキ技術が特に有用
であるとが分った。この場合、最初に単一の２成分系の
メッキ溶液から錫−銅同時に堆積させ、続いて純粋な銀
をメッキすることにより、錫−銅堆積物を銀と分離して
形成することが好ましい。そのようなメッキされた堆積
物はリフローされることにより、必要な３成分系の合金
が形成される。この方法は、比較的大きなバンプにも適
用することができるが、銅の含有量が少ない（２％以
下、好ましくは０．７％以下）という事実及び銅の堆積
量の正確な制御がより難しくなることから、小さいバン
プの場合に比較して難しくなる。
【００３１】もし、メッキプロセスが、ハンダがパター
ンニングされた感光性層の上面に到達する前に中止され
たら、バンプは柱形状に形成されるであろう（図３（ａ
１））。もしメッキプロセスがフォトレジストの高さよ
り上まで続けられたら、“マッシュルーム”形状に形成
されるであろう（図３（ａ））。マッシュルーム形状に
することは、例えば、感光性層を所望の高さに形成する
ことが不可能である場合等において、ハンダの体積を増
大させる必要がある場合に適用することができる。
【００３２】バンプ作製プロセスを完了させる続くステ
ップは、図３（ｂ）に示す保護用の感光性層を除去する
ことと、図３（ｃ）に示すように化学的な方法を用いて
スパッタリングされた銅とクロムの層をバックエッチン
グすることを含む。
【００３３】それから、形成されたバンプにフラックス
が塗布され、球形のハンダ形状を形成するために２０分
間、オーブンでリフローされる。これに代えて、水素と
窒素を減少させた環境を用いる場合は、フラックス無し
のバンプリフローを適用できる。
【００３４】特別に選択されたハンダバンプ材料は次の
ようなものである。
【００３５】ａ）純粋な錫 これは、最も簡単で、最も安く、最も容易に作製できる
ことから、鉛−錫バンプに代わる鉛フリーハンダとして
選択され、鉛−錫ハンダと物理的、電気的及び熱的特性
がまったく同様である。また、毒性が低く、ハンダ付け
性が優れている。
【００３６】時間の経過によりウイスカー（デバイスの
欠陥及び短絡の原因となる）が形成されるというよく文
献に記載された性質によりマイクロエレクトロニクスパ
ッケージにおいて純粋な錫を使用することに対して強い
先入観があるにもかかわらず、フリップチップアプリケ
ーション用のハンダバンプとしての使用では、ウイスカ
ーの形成という問題に悩まされることはない。ウイスカ
ーの形成は、ストレスと時間とに依存するものであるこ
とが信じられており、リフロープロセスがこのストレス
を緩和する。
【００３７】ｂ）錫−銅 銅の含有量は２ｗｔパーセント以下でなければならず、
共晶点である約０．７ｗｔ％であることが好ましく、こ
の組成ではメルティングポイントは２２７℃である。銅
の濃度が２ｗｔ％より大きくなると、メルティングポイ
ントが高くなり（これは製造上の問題を増加させる）、
かつ銅が、錫をもろくする、それゆえ機械的に不安定に
する金属間化合物を形成するので好ましくない。９９．
３ｗｔ％Ｓｎ／０．７ｗｔ％Ｃｕの組成からなり、２２
７℃のメルティングポイントを有する錫−銅合金系は、
メルティングポイントが３００℃を超える鉛の多い合金
（９５ｗｔ％Ｐｂ／５ｗｔ％Ｓｎ又は９７ｗｔ％Ｐｂ／
３ｗｔ％Ｓｎ）の置き換えとして考えられる。錫−銅合
金系は、基板が２６０℃のリフロー温度に耐えるなら、
共晶鉛−錫バンプの置き換えとして考えられる。
【００３８】ｃ）錫−銀 ほとんどのアプリケーションに対して、銀のパーセンテ
ージは、５ｗｔ％以下にしなければならず、好ましくは
合金系の共晶点である３．５ｗｔ％に設定する。銀の少
量の添加は、純粋な錫の延性を十分増加させることがで
きるので、バンプが多くの熱サイクル及びストレスにさ
らされる場合には望ましい。銀の濃度を３．５ｗｔ％よ
り高くすることは、銀の価格が高いので望ましくない。
さらに、Ｓｎ−Ａｇ系のメルティングポイントは、銀の
含有量の増加とともに急激に増加する。例えば、銀３．
５ｗｔ％の共晶点における、メルティングポイントは２
２１℃である。銀３．５ｗｔ％の共晶点における、メル
ティングポイントは、３００℃であり、その温度は、ほ
とんどの有機樹脂基板又はパッケージ材料にとって高す
ぎる。しかしながら、セラミック基板上にボンディング
されるフリップチップ用のように高いメルティングポイ
ント（３００℃以上）の鉛フリーハンダバンプが必要と
される場合には、銀濃度は２０ｗｔ％以下が好ましく、
より好ましくは銀濃度を約１０ｗｔ％とする。銀濃度が
１０ｗｔ％であるときのメルティングポイントは、約３
００℃であり、この温度は、９５ｗｔ％Ｐｂ／５ｗｔ％
Ｓｎ及び９７ｗｔ％Ｐｂ／３ｗｔ％Ｓｎ合金に匹敵する
けれども、銀濃度が２０ｗｔ％であるときのメルティン
グポイントは、約３７５℃であり、特定の高温用途に使
用できる可能性がある。このように、共晶（９６．５ｗ
ｔ％Ｓｎ／３．５ｗｔ％Ａｇ）及び高濃度銀合金（９０
ｗｔ％Ｓｎ／１０ｗｔ％Ａｇ）は、（３７ｗｔ％Ｐｂ／
６３ｗｔ％Ｓｎ）共晶及び（９５ｗｔ％Ｐｂ／５ｗｔ％
Ｓｎ又は９７ｗｔ％Ｐｂ／３ｗｔ％Ｓｎ）合金の鉛フリ
ー品としての置き換えが考えられる。
【００３９】ｄ）錫−ビスマス ビスマスのパーセンテージは、１０−２５ｗｔ％の範囲
から選択される。この錫−ビスマス系のメルティングポ
イントは、Ｂｉが１０％のとき２２５℃であり、Ｂｉが
６０％（これは共晶点）のとき１３８．５℃であり、広
い組成の範囲に亙って受け入れ可能なメルティングポイ
ントを示す。Ｂｉ濃度が２０ｗｔ％のとき、Ｓｎ−Ｂｉ
合金のメルティングポイントは、１８５℃であり、この
温度は共晶鉛−錫のメルティングポイントである１８３
℃とほぼ同じであるので、それゆえ、この特定のＳｎ−
Ｂｉ合金は、容易に共晶鉛−錫ハンダと置き換えること
ができる。
【００４０】ｅ）錫−銀−銅合金は、５ｗｔ％以下の
銀、好ましくは３．５ｗｔ％の銀と、２ｗｔ％以下の
銅、好ましくは０．７ｗｔ％の銅と、錫とからなる組成
を有する。この合金は、共晶鉛−錫ハンダの置き換えに
適する２１６℃と２１７℃の間のメルティングポイント
を有する。
【００４１】上述の電気メッキによって形成された錫又
は錫合金は、鉛フリーながらも、従来の鉛錫はんだバン
プに匹敵する特性を有していた。
【００４２】図４（ａ）は、共晶点にある錫−銅バンプ
のメッキした状態における電子顕微鏡写真を示し、図４
（ｂ）は、そのリフロー後の写真を示す。図に示すよう
に、均一で形状の制御されたバンプが形成されている。
【００４３】図５（ａ）及び（ｂ）に、錫−ビスマスは
んだバンプ（錫９０ｗｔ％、ビスマス１０％ｗｔ）の電
子顕微鏡写真を示すが、これらも均一で形状の制御され
たはんだバンプとなっており、基板にボンディングする
のに適した高さとなっている。
【００４４】図６（ａ）及び（ｂ）は、純錫はんだバン
プの電気メッキ後と、リフロー後の電子顕微鏡写真であ
る。
【００４５】図７（ａ）及び（ｂ）は、錫−銀はんだバ
ンプ（錫９６．５ｗｔ％、銀３・５ｗｔ％）のメッキ後
及びリフロー後の電子顕微鏡写真であるが、これらもま
た均一で形状の制御されたはんだバンプとなっている。
【００４６】図８（ａ）及び（ｂ）は、錫−銀−銅はん
だバンプ（錫９５．７ｗｔ％、銀３・５ｗｔ％、銅０．
８ｗｔ％）のメッキ後及びリフロー後の電子顕微鏡写真
である。このはんだバンプは、錫−銀をメッキした後
に、錫−銅をメッキする方法によって作製されたもので
ある。
【図面の簡単な説明】
【図１】 図１は、パッケージ内のフリップチップ構造
を示す断面図である。
【図２】 図２（ａ）から（ｄ）は、はんだバンプ形成
の最初の４ステップを示す模式図である。
【図３】 図３（ａ）（又は（ａ１））から（ｄ）は、
図２（ａ）から（ｄ）に続くはんだバンプ形成ステップ
を示す模式図である。
【図４】 図４（ａ）及び（ｂ）は、本発明の方法によ
って形成された錫−銅バンプを示す電子顕微鏡写真であ
る。
【図５】 図５（ａ）及び（ｂ）は、本発明の方法によ
って形成された錫−ビスマスバンプを示す電子顕微鏡写
真である。
【図６】 図６（ａ）及び（ｂ）は、本発明の方法によ
って形成された純錫バンプを示す電子顕微鏡写真であ
る。
【図７】 図７（ａ）及び（ｂ）は、本発明の方法によ
って形成された錫−銀バンプを示す電子顕微鏡写真であ
る。
【図８】 図８（ａ）及び（ｂ）は、本発明の方法によ
って形成された錫−銀−銅バンプを示す電子顕微鏡写真
である。
【符号の説明】
２ 半導体チップ、４ 基板、 ６ バンプ、８ 半導
体ウェハ、１０ ボンドパッド、１２ ガラス保護膜、
１４ 金属層、１６ 感光性材料層、１８ 下側バンプ
メタル、２０ はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ザヒード・サドルディン・カリム 香港、ニュー・テリトリーズ、サイ・ク ン、チュック・イェウン・ロード・ナンバ ー10番

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ用のはんだバンプをチッ
    プ又はウェハ上に形成する方法であって、 チップ又はウェハであって、該チップ又はウェハに電気
    接続するための複数の金属ボンドパッドが形成されたチ
    ップ又はウェハを準備するステップと、 純錫、又は、錫−銅、錫−銀、錫−ビスマス若しくは錫
    −銀−銅から成る群から選択された１種の錫合金を含む
    はんだバンプを、電気メッキ法によって形成するステッ
    プと、 前記はんだバンプの融点以上の温度に加熱して、前記は
    んだバンプをリフローさせるステップとを備えた方法。
  2. 【請求項２】 前記はんだバンプが、２ｗｔ％以下が銅
    であり、残りが錫である錫−銅合金から成ることを特徴
    とする請求項１記載の方法。
  3. 【請求項３】 前記はんだバンプが、銅含有率が約０．
    ７ｗｔ％である錫−銅合金から成ることを特徴とする請
    求項２記載の方法。
  4. 【請求項４】 前記はんだバンプが、２０ｗｔ％以下が
    銀であり、残りが錫である錫−銀合金から成ることを特
    徴とする請求項１記載の方法。
  5. 【請求項５】 前記錫−銀合金の約３．５ｗｔ％が銀で
    あり、残りが錫であることを特徴とする請求項４記載の
    方法。
  6. 【請求項６】 前記錫−銀合金の約１０ｗｔ％が銀であ
    り、残りが錫であることを特徴とする請求項４記載の方
    法。
  7. 【請求項７】 前記はんだバンプが、５〜２５ｗｔ％が
    ビスマスであり、残りが錫である錫−ビスマス合金から
    成ることを特徴とする請求項１記載の方法。
  8. 【請求項８】 前記錫−ビスマス合金の約２０ｗｔ％が
    ビスマスであり、残りが錫であることを特徴とする請求
    項７記載の方法。
  9. 【請求項９】 前記はんだバンプが、５ｗｔ％以下が銀
    であり、２ｗｔ％以下が銅であり、残りが錫である錫−
    銀−銅合金から成ることを特徴とする請求項１記載の方
    法。
  10. 【請求項１０】 前記錫−銀−銅合金が、約３．５ｗｔ
    ％の銀を含むことを特徴とする請求項９記載の方法。
  11. 【請求項１１】 前記錫−銀−銅合金が、約０．７ｗｔ
    ％の銅を含むことを特徴とする請求項９記載の方法。
  12. 【請求項１２】 前記錫−銅、錫−銀、又は錫−ビスマ
    ス合金は、単一のメッキ溶液から同時に合金として析出
    することを特徴とする請求項１記載の方法。
  13. 【請求項１３】 前記錫−銅、錫−銀、錫−ビスマス、
    又は錫−銀−銅合金は、純金属を順次析出させ、加熱し
    て必要な合金を得ることを特徴とする請求項１記載の方
    法。
  14. 【請求項１４】 前記錫−銀−銅合金は、錫−銅合金を
    単一のメッキ浴から同時に析出させ、次に純銀を析出さ
    せ、加熱して３成分の合金を得ることを特徴とする請求
    項１記載の方法。
  15. 【請求項１５】 前記錫−銀−銅合金は、純銀を析出さ
    せ、次に錫−銅合金を単一のメッキ浴から同時に析出さ
    せ、加熱して３成分の合金を得ることを特徴とする請求
    項１記載の方法。
  16. 【請求項１６】 前記チップ又はウェハには、感光性材
    料が、２５〜２００μｍ厚に形成され、はんだバンプの
    位置を決定するようにパターニングされていることを特
    徴とする請求項１記載の方法。
  17. 【請求項１７】 前記電気メッキは、直流電流を用いて
    行われることを特徴とする請求項１記載の方法。
  18. 【請求項１８】 前記電気メッキは、パルス交互電流を
    用いて行われることを特徴とする請求項１記載の方法。
  19. 【請求項１９】 各パルスは、約＋５Ｖで約１ミリ秒、
    ゼロＶで約１ミリ秒、約−５Ｖで約１ミリ秒、ゼロボル
    トで約１ミリ秒という波形を有することを特徴とする請
    求項１８記載の方法。
  20. 【請求項２０】 フリップチップ用のはんだバンプをチ
    ップ又はウェハ上に形成する方法であって、（ａ）保護
    膜と、該保護膜から露出した複数の金属ボンドパッドと
    を備えたチップ又はウェハを準備するステップと、
    （ｂ）前記金属ボンドパッドに、はんだ濡れ性のある金
    属層を少なくとも１層形成するステップと、（ｃ）前記
    チップ又はウェハに、前記金属パッドの位置に開口を有
    する感光性材料層を形成するステップと、（ｄ）純錫、
    又は、錫−銅、錫−銀、錫−ビスマス若しくは錫−銀−
    銅から成る群から選択された１種の錫合金を含むはんだ
    を、電気メッキ法によって形成するステップと、（ｅ）
    前記感光性材料層を除去するステップと、（ｆ）前記は
    んだを溶かして、リフローするステップとを備えた方
    法。
  21. 【請求項２１】 請求項１に記載の方法によって製造さ
    れたはんだバンプを有するチップ又はウェハ。
  22. 【請求項２２】 請求項２０記載の方法によって製造さ
    れたはんだバンプを有するチップ又はウェハ。
JP2001100474A 2000-04-19 2001-03-30 鉛フリーバンプの形成方法 Expired - Fee Related JP3748785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/552,560 US6638847B1 (en) 2000-04-19 2000-04-19 Method of forming lead-free bump interconnections
US09/552560 2000-04-19

Publications (2)

Publication Number Publication Date
JP2001308129A true JP2001308129A (ja) 2001-11-02
JP3748785B2 JP3748785B2 (ja) 2006-02-22

Family

ID=24205862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001100474A Expired - Fee Related JP3748785B2 (ja) 2000-04-19 2001-03-30 鉛フリーバンプの形成方法

Country Status (8)

Country Link
US (1) US6638847B1 (ja)
EP (1) EP1148548A3 (ja)
JP (1) JP3748785B2 (ja)
KR (1) KR20010098699A (ja)
CN (1) CN100416784C (ja)
GB (1) GB2361450B (ja)
HK (1) HK1043245B (ja)
SG (1) SG94808A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2003309149A (ja) * 2002-04-17 2003-10-31 Toppan Printing Co Ltd フィルムキャリア及びその製造方法
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
JP2005085857A (ja) * 2003-09-05 2005-03-31 Denso Corp バンプを用いた電極構造
JPWO2004059042A1 (ja) * 2002-12-26 2006-04-27 株式会社荏原製作所 鉛フリーバンプおよびその形成方法
JP2007506284A (ja) * 2003-09-22 2007-03-15 インテル コーポレイション 導電性バンプの構造およびその製作方法
JP2011508983A (ja) * 2008-01-04 2011-03-17 フリースケール セミコンダクター インコーポレイテッド 半導体のマイクロパッド形成
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
KR20130113409A (ko) * 2010-07-05 2013-10-15 아토테크더치랜드게엠베하 기판 상에 솔더 합금 성막을 형성하는 방법
WO2016056656A1 (ja) * 2014-10-10 2016-04-14 石原ケミカル株式会社 合金バンプの製造方法
KR101771278B1 (ko) 2010-06-22 2017-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 임계 전압 설정 노치를 갖는 트랜지스터 및 그 제조 방법
JP2020188139A (ja) * 2019-05-15 2020-11-19 イビデン株式会社 プリント配線板およびその製造方法
JP2021040090A (ja) * 2019-09-05 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123280A1 (de) * 2001-05-14 2002-12-05 Infineon Technologies Ag Verfahren zum Herstellen eines Kontakthügels
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TW521361B (en) * 2002-02-27 2003-02-21 Advanced Semiconductor Eng Bump process
US6933505B2 (en) * 2002-03-13 2005-08-23 Oy Ajat Ltd Low temperature, bump-bonded radiation imaging device
US7344970B2 (en) 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
DE10237495A1 (de) * 2002-04-22 2003-11-13 Siemens Ag Lotmaterial und Verfahren zum Ausbilden einer Weichlötverbindung
JP4052868B2 (ja) 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US20040112474A1 (en) * 2002-10-17 2004-06-17 Rikiya Kato Lead-free solder ball
US6790758B2 (en) * 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
TW571411B (en) * 2002-12-25 2004-01-11 Advanced Semiconductor Eng Bumping process
JP2004204308A (ja) * 2002-12-25 2004-07-22 Nec Semiconductors Kyushu Ltd 鉛フリー錫合金めっき方法
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US20040155097A1 (en) * 2003-02-04 2004-08-12 Matsushita Electric Industrial Co., Ltd. Soldering method and method for manufacturing component mounting board
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US7081372B2 (en) * 2003-07-09 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Aluminum cap with electroless nickel/immersion gold
US20050026416A1 (en) * 2003-07-31 2005-02-03 International Business Machines Corporation Encapsulated pin structure for improved reliability of wafer
TWI242866B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Process of forming lead-free bumps on electronic component
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
CN1319129C (zh) * 2003-11-28 2007-05-30 悠立半导体股份有限公司 焊锡凸块的形成方法
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
KR100698662B1 (ko) * 2003-12-02 2007-03-23 에프씨엠 가부시끼가이샤 주석-은-구리 3원합금으로 이루어지는 표면을 형성한단자, 그것을 갖는 부품 및 제품
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7494041B2 (en) * 2004-06-23 2009-02-24 Intel Corporation In-situ alloyed solders, articles made thereby, and processes of making same
EP1766673A1 (en) * 2004-06-30 2007-03-28 Unitive International Limited Methods of forming lead free solder bumps and related structures
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
CN100336215C (zh) * 2004-09-30 2007-09-05 江阴长电先进封装有限公司 微米级芯片封装结构
TWI242253B (en) * 2004-10-22 2005-10-21 Advanced Semiconductor Eng Bumping process and structure thereof
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
CN100424842C (zh) * 2004-11-17 2008-10-08 日本特殊陶业株式会社 布线基板的制造方法
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
GB0507887D0 (en) * 2005-04-20 2005-05-25 Rohm & Haas Elect Mat Immersion method
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7713859B2 (en) 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
CN1933106B (zh) * 2005-09-12 2010-04-28 中芯国际集成电路制造(上海)有限公司 表面更平整的金凸点的制造方法
JP4890835B2 (ja) * 2005-10-28 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100719905B1 (ko) 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100843632B1 (ko) * 2006-01-04 2008-07-03 한양대학교 산학협력단 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법
KR100722645B1 (ko) * 2006-01-23 2007-05-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
JP5260094B2 (ja) 2007-03-12 2013-08-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． フェノール系ポリマー及びこれを含有するフォトレジスト
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US20090008764A1 (en) * 2007-07-02 2009-01-08 Hsin-Hui Lee Ultra-Thin Wafer-Level Contact Grid Array
KR100871067B1 (ko) * 2007-07-13 2008-11-27 성균관대학교산학협력단 구리 포스트 형성을 통한 고강도 솔더범프 제조방법
KR100894869B1 (ko) * 2007-09-27 2009-04-24 한국생산기술연구원 나노 입자를 포함한 2원계 합금도금을 이용한 3원계 무연 솔더 미세범프와 그 형성방법
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP4724192B2 (ja) * 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
US8506849B2 (en) 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
DE102008020924A1 (de) * 2008-04-25 2009-11-05 Siemens Aktiengesellschaft Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung
US8197612B2 (en) * 2008-04-29 2012-06-12 International Business Machines Corporation Optimization of metallurgical properties of a solder joint
KR101025418B1 (ko) * 2008-05-09 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US8143158B2 (en) * 2008-09-29 2012-03-27 Intel Corporation Method and device of preventing delamination of semiconductor layers
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
US7915741B2 (en) * 2009-02-24 2011-03-29 Unisem Advanced Technologies Sdn. Bhd. Solder bump UBM structure
US8647979B2 (en) 2009-03-27 2014-02-11 Applied Nanotech Holdings, Inc. Buffer layer to enhance photo and/or laser sintering
CN101908516B (zh) * 2009-06-04 2011-12-28 中芯国际集成电路制造(上海)有限公司 倒装芯片锡银凸块结构及其制造方法
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
EP2336827B1 (en) 2009-12-15 2015-09-16 Rohm and Haas Electronic Materials LLC Method for providing an ion-implanted semiconductor substrate
US10295910B2 (en) 2009-12-15 2019-05-21 Rohm And Haas Electronic Materials Llc Photoresists and methods of use thereof
KR101846835B1 (ko) 2009-12-15 2018-04-09 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토레지스트 및 그 사용방법
KR101125603B1 (ko) * 2010-02-23 2012-03-27 한국과학기술연구원 미세전극 어레이 제조방법
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
CN102339767A (zh) * 2010-07-26 2012-02-01 矽品精密工业股份有限公司 半导体元件及其制造方法
US8410604B2 (en) 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
US20120325671A2 (en) * 2010-12-17 2012-12-27 Tel Nexx, Inc. Electroplated lead-free bump deposition
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
JP5659821B2 (ja) * 2011-01-26 2015-01-28 三菱マテリアル株式会社 Ｓｎ合金バンプの製造方法
US8496159B2 (en) 2011-06-06 2013-07-30 International Business Machines Corporation Injection molded solder process for forming solder bumps on substrates
ES2418279B1 (es) * 2011-10-10 2014-11-07 Genaro Barange Sala Soldadura sin el empleo del plomo de terminales para auriculares
JP6054612B2 (ja) * 2012-03-06 2016-12-27 ラピスセミコンダクタ株式会社 半導体集積装置
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
TW201419315A (zh) 2012-07-09 2014-05-16 Applied Nanotech Holdings Inc 微米尺寸銅粒子的光燒結法
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
CN103887276B (zh) * 2014-04-04 2016-06-01 华进半导体封装先导技术研发中心有限公司 防止凸点侧向刻蚀的凸点结构及成型方法
US9359687B1 (en) 2015-11-24 2016-06-07 International Business Machines Corporation Separation of alpha emitting species from plating baths
US9546433B1 (en) 2015-11-24 2017-01-17 International Business Machines Corporation Separation of alpha emitting species from plating baths
US9425164B1 (en) 2015-11-24 2016-08-23 International Business Machines Corporation Low alpha tin
CN106112162B (zh) * 2016-07-25 2018-04-17 江苏科技大学 一种用于减少锡铋焊点金属间化合物形成的方法
KR102198850B1 (ko) 2018-11-29 2021-01-05 덕산하이메탈(주) 저융점 솔더 합금 및 이를 이용하여 제조된 솔더볼
CN112045329B (zh) * 2020-09-07 2022-03-11 中国电子科技集团公司第二十四研究所 一种金属基板上植球的倒装焊工艺方法
CN114645243A (zh) * 2022-03-04 2022-06-21 微智医疗器械有限公司 电子元件的焊盘的处理方法和电路板组件、电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159231A (en) * 1978-08-04 1979-06-26 The United States Of America As Represented By The Secretary Of The Interior Method of producing a lead dioxide coated cathode
US4721551A (en) * 1986-11-06 1988-01-26 The Regents Of The University Of California Iridium treatment of neuro-stimulating electrodes
US4922322A (en) 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5039576A (en) 1989-05-22 1991-08-13 Atochem North America, Inc. Electrodeposited eutectic tin-bismuth alloy on a conductive substrate
US5229016A (en) * 1991-08-08 1993-07-20 Microfab Technologies, Inc. Method and apparatus for dispensing spherical-shaped quantities of liquid solder
US5316205A (en) 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5818699A (en) 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
EP0893514B1 (en) 1996-01-30 2003-04-02 Naganoken Tin-silver alloy plating solution and method of plating with said plating solution
US5851482A (en) 1996-03-22 1998-12-22 Korea Institute Of Machinery & Metals Tin-bismuth based lead-free solder for copper and copper alloys
US5949654A (en) 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
US5750017A (en) 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
CA2214130C (en) * 1996-09-19 2003-12-02 Northern Telecom Limited Assemblies of substrates and electronic components
US6179935B1 (en) 1997-04-16 2001-01-30 Fuji Electric Co., Ltd. Solder alloys
US6117299A (en) 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
CN1265262A (zh) 1997-05-23 2000-08-30 阿尔平微型系统公司 一种集成电路组装系统和组装方法
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP3592486B2 (ja) 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
JP3296289B2 (ja) * 1997-07-16 2002-06-24 富士電機株式会社 はんだ合金
US5937320A (en) 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP2000054189A (ja) 1998-08-10 2000-02-22 Furukawa Electric Co Ltd:The Ｓｎ−Ｂｉ系はんだを接合して用いられる電気・電子部品用材料、それを用いた電気・電子部品、電気・電子部品実装基板、それを用いたはんだ接合または実装方法
JP2000068410A (ja) 1998-08-20 2000-03-03 Nishihara Riko Kk Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152007A (ja) * 2001-11-12 2003-05-23 Hitachi Ltd バンプ形成方法および半導体装置の実装構造体
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2003309149A (ja) * 2002-04-17 2003-10-31 Toppan Printing Co Ltd フィルムキャリア及びその製造方法
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
KR101076819B1 (ko) * 2002-12-26 2011-10-25 가부시키가이샤 에바라 세이사꾸쇼 납프리 범프 및 그 형성방법 및 납프리 범프 형성용 도금장치
JPWO2004059042A1 (ja) * 2002-12-26 2006-04-27 株式会社荏原製作所 鉛フリーバンプおよびその形成方法
JP2005085857A (ja) * 2003-09-05 2005-03-31 Denso Corp バンプを用いた電極構造
JP2007506284A (ja) * 2003-09-22 2007-03-15 インテル コーポレイション 導電性バンプの構造およびその製作方法
JP2011508983A (ja) * 2008-01-04 2011-03-17 フリースケール セミコンダクター インコーポレイテッド 半導体のマイクロパッド形成
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
KR101771278B1 (ko) 2010-06-22 2017-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 임계 전압 설정 노치를 갖는 트랜지스터 및 그 제조 방법
KR101856920B1 (ko) 2010-06-22 2018-05-10 엠아이이 후지쯔 세미컨덕터 리미티드 임계 전압 설정 노치를 갖는 트랜지스터 및 그 제조 방법
US9922977B2 (en) 2010-06-22 2018-03-20 Mie Fujitsu Semiconductor Limited Transistor with threshold voltage set notch and method of fabrication thereof
KR20130113409A (ko) * 2010-07-05 2013-10-15 아토테크더치랜드게엠베하 기판 상에 솔더 합금 성막을 형성하는 방법
KR101688262B1 (ko) 2010-07-05 2017-01-02 아토테크더치랜드게엠베하 기판 상에 솔더 합금 성막을 형성하는 방법
KR101778498B1 (ko) 2014-10-10 2017-09-13 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
JPWO2016056656A1 (ja) * 2014-10-10 2017-09-14 石原ケミカル株式会社 合金バンプの製造方法
WO2016056656A1 (ja) * 2014-10-10 2016-04-14 石原ケミカル株式会社 合金バンプの製造方法
US10062657B2 (en) 2014-10-10 2018-08-28 Ishihara Chemical Co., Ltd. Method for manufacturing alloy bump
JP2020188139A (ja) * 2019-05-15 2020-11-19 イビデン株式会社 プリント配線板およびその製造方法
JP7336258B2 (ja) 2019-05-15 2023-08-31 イビデン株式会社 プリント配線板およびその製造方法
JP2021040090A (ja) * 2019-09-05 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法
JP7378247B2 (ja) 2019-09-05 2023-11-13 イビデン株式会社 プリント配線板およびその製造方法

Also Published As

Publication number Publication date
GB0030870D0 (en) 2001-01-31
GB2361450A (en) 2001-10-24
HK1043245A1 (en) 2002-09-06
CN100416784C (zh) 2008-09-03
EP1148548A2 (en) 2001-10-24
KR20010098699A (ko) 2001-11-08
HK1043245B (zh) 2003-04-11
GB2361450B (en) 2002-06-26
US6638847B1 (en) 2003-10-28
SG94808A1 (en) 2003-03-18
CN1320960A (zh) 2001-11-07
EP1148548A3 (en) 2002-01-30
JP3748785B2 (ja) 2006-02-22

Similar Documents

Publication Publication Date Title
JP3748785B2 (ja) 鉛フリーバンプの形成方法
US8026613B2 (en) Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7932169B2 (en) Interconnection for flip-chip using lead-free solders and having improved reaction barrier layers
US6224690B1 (en) Flip-Chip interconnections using lead-free solders
US6683375B2 (en) Semiconductor die including conductive columns
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
US7838954B2 (en) Semiconductor structure with solder bumps
EP2023384A1 (en) Electronic component, semiconductor package and electronic device
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
JP2003338517A (ja) 基板上に無鉛はんだ合金を形成する方法
JP2008500181A (ja) はんだの組成物、及びはんだ接続部を製造する方法
US11121101B2 (en) Flip chip packaging rework
CN100541751C (zh) 晶圆结构及其形成方法
Arshad et al. Under bump metallurgy (UBM)-A technology review for flip chip packaging
US7868452B2 (en) Ultrathin semiconductor circuit having contact bumps
TW502424B (en) Method of forming lead-free bump interconnections
JP2001352005A (ja) 配線基板および半導体装置
US20240113060A1 (en) Heterogeneous solder bump structure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees