KR100722645B1 - 반도체 패키지용 인쇄회로기판 및 그 제조방법 - Google Patents

반도체 패키지용 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100722645B1
KR100722645B1 KR1020060006854A KR20060006854A KR100722645B1 KR 100722645 B1 KR100722645 B1 KR 100722645B1 KR 1020060006854 A KR1020060006854 A KR 1020060006854A KR 20060006854 A KR20060006854 A KR 20060006854A KR 100722645 B1 KR100722645 B1 KR 100722645B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
bump
tin
copper
Prior art date
Application number
KR1020060006854A
Other languages
English (en)
Inventor
이용빈
배경원
최종민
유의연
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060006854A priority Critical patent/KR100722645B1/ko
Priority to TW099139532A priority patent/TW201123388A/zh
Priority to TW101121314A priority patent/TW201246489A/zh
Priority to TW095147933A priority patent/TWI371843B/zh
Priority to US11/646,552 priority patent/US20070170586A1/en
Priority to CN2007100036253A priority patent/CN101009263B/zh
Priority to JP2007012914A priority patent/JP4767185B2/ja
Application granted granted Critical
Publication of KR100722645B1 publication Critical patent/KR100722645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것으로, 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서, 주석 또는 주석합금 전해 도금법을 이용하여 범프부에 프리-솔더를 형성시킨 것에 특징이 있다.
본 발명에 따르면, 전해 도금 기술을 이용하여 리플로우에 의한 프리-솔더를 형성시킴으로써 프리-솔더의 높이를 높이는데 유리하여 접합성 및 언더필성을 높일 수 있으며, 도금 두께 조절에 의해 원하는 두께를 얻을 수 있고, 마스크 작업 등을 통하여 미세 피치에도 적용 가능하다.
패키지, 인쇄회로기판, 범프부, 프리-솔더, 주석, 전해 도금, 리플로우

Description

반도체 패키지용 인쇄회로기판 및 그 제조방법 {Method for manufacturing printed circuit board for semi-conductor package and printed circuit board manufactured therefrom}
도 1은 종래기술의 일 구체예에 따른 플립 칩 타입의 실장기술에 있어서 다이와 인쇄회로기판 범프부 사이의 접합과정을 개략적으로 나타낸 단면도이다.
도 2는 종래기술의 다른 구체예에 따른 플립 칩 타입의 실장기술에 있어서 다이와 인쇄회로기판 범프부 사이의 접합과정을 개략적으로 나타낸 단면도이다.
도 3은 종래기술의 또 다른 구체예에 따른 플립 칩 타입의 실장기술에 있어서 다이와 인쇄회로기판 범프부 사이의 접합과정을 개략적으로 나타낸 단면도이다.
도 4는 종래기술의 또 다른 구체예에 따른 플립 칩 타입의 실장기술에 있어서 다이와 인쇄회로기판 범프부 사이의 접합과정을 개략적으로 나타낸 단면도이다.
도 5a는 종래기술의 일 구체예에 따른 패키지용 인쇄회로기판 제조공정의 공정흐름을 개략적으로 나타낸 순서도이다.
도 5b는 종래기술의 일 구체예에 따른 패키지용 인쇄회로기판 제조공정을 개략적으로 나타낸 공정흐름도이다.
도 6은 종래기술에 따른 패키지용 인쇄회로기판 제조공정의 일 구체예를 개 략적으로 나타낸 공정흐름도이다.
도 7은 본 발명에 따른 패키지용 인쇄회로기판 제조공정의 일 구체예를 개략적으로 나타낸 공정흐름도이다.
도 8은 본 발명에 따른 패키지용 인쇄회로기판 제조공정의 다른 구체예를 개략적으로 나타낸 공정흐름도이다.
도 9는 본 발명에 따른 패키지용 인쇄회로기판 제조공정의 또 다른 구체예를 개략적으로 나타낸 공정흐름도이다.
도 10은 본 발명의 바람직한 구체예들에 따라 형성된 Flip Chip CSP 제품의 범프부 도금층 구조를 개략적으로 나타낸 층단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 칩 다이 또는 웨이퍼 11: UBM(Under Bump Metal)
12 : 솔더범프 20 : 인쇄회로기판
21 : 범프부 22 : 프리-솔더
30 : 칩 다이 또는 웨이퍼 31: UBM(Under Bump Metal)
32 : Au 스터드(Au stud) 40 : 인쇄회로기판
41 : 범프부 42 : 프리-솔더
50 : 포토솔더마스크 51 : 범프부
52 : 접착층 53 : 솔더 파우더
54 : 플럭스 55 : 프리-솔더
100 : 절연 수지층(인쇄회로기판) 101 : 포토솔더마스크
102 : 와이어본딩부 103 : 범프부
104 : 솔더링부 105 : Ni/Au 전해 도금층
105a : 니켈(합금) 전해 도금층 105b : 금(합금) 전해 도금층
106 : 주석(합금) 전해 도금층 107 : 프리-솔더
본 발명은 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다. 보다 구체적으로는, 본 발명은 주석 또는 주석합금 전해 도금법을 이용하여 범프부에 프리-솔더를 형성시켜 접합성 및 언더필성을 높일 수 있으며, 도금 두께 조절에 의해 원하는 두께를 얻을 수 있고, 미세 피치의 구현이 가능한 반도체 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다.
IC 패키지가 고집적화됨에 따라 패키지 타입이 일반 딥(DIP) 타입에서 리드 밀도가 높은 QFP(Quad Flat Package), BGA(Ball Grid Array), CSP(Chip Scale Package), 플립-칩(Flip-Chip) 타입으로 발전되고 있다. 이러한 패키지의 변화 추세는 최종 인쇄회로기판 어셈블리 제품의 소형화, 경량화에 대한 요구를 만족시키기 위한 최선의 방안으로 인식되어 더욱 가속화되고 있다.
종래에는 다이를 접합(attach)하는 방법으로 Au 와이어를 이용한 와이어본딩 타입이 주로 적용되었지만, 저 프로파일, 고 스피드 요구를 충족시켜 줄 수 있는 플립 칩 타입으로 변화하고 있다.
특히, 기존의 플립 칩 타입의 실장기술은 도 1에 나타낸 바와 같이, 웨이퍼, 즉 칩 다이(10) 범프부(11)에 형성된 솔더(12)에 의한 범프 형성 기술에 초점을 맞추고 있으며, 또한 다이(10) 범프부(11)와 인쇄회로기판(20) 범프부(21) 접합 후의 솔더(12)에 대해서 주로 언급되어 있다(미국 특허 제6,642,079호, 제6,744,142호 및 제6,877,653호 참조). 또한, 도 2를 참조하면, FCCSP(Flip Chip Chip Size Package)에서 다이(10)를 인쇄회로기판(20)에 접합하기 위해서는 인쇄회로기판(20)에도 다이(10) 범프(11)와의 접합력과 신뢰성을 높여주기 위해 다이(10)와 접합시킬 수 있는 인쇄회로기판(20)의 범프면(21)에 프리-솔더(pre-solder)(22)를 형성시키기도 한다.
플립 칩은 칩의 설계방식에 따라서 에어리어 어레이(Area array) 방식과 페리퍼럴 어레이(Peripheral array) 방식으로 나눈다. 그 중 페리퍼럴 어레이 방식은 기존의 와이어본딩 타입에서 RDL(Redistribution layer)이 필요 없다. 또한, 어레이 방식으로 전환하기 위해서는 RDL이 필요한데, 이러한 경우 좁은 회로 형성으로 회로 상호간섭으로 인한 노이즈 발생률이 높고, 이로 인해 시뮬레이션과 성능 테스트 등을 통한 검증 작업이 필요해 최종 디자인이 나오기까지 많은 시간이 필요하다. 따라서, 페리퍼럴 타입은 도 3에 나타낸 바와 같이, 다이(30) 범프부(31)에 기존의 와이어본딩기를 이용하여 Au 스터드 범프(32)를 형성시킨다. 또한, 도 4를 참조하면, FCCSP에서 다이(30)를 인쇄회로기판(40)에 접합하기 위해서는 인쇄회로 기판(40)의 범프부(41)에도 다이(30)의 Au 스터드 범프(32)와의 접합력과 신뢰성을 높여주기 위해 다이(30)와 접합시킬 수 있는 인쇄회로기판(40)의 범프면(41)에 프리-솔더(42)를 형성시키기도 한다.
이와 같이, 인쇄회로기판의 범프부에 프리-솔더를 형성시키는 종래기술로는 스크린프린팅, 수퍼 솔더, 수퍼 주피트(super juffit) 방식 등이 있다.
이와 관련하여, 종래기술의 수퍼 주피트 방식에 따라 패키지용 기판의 다이와 솔더 접합을 하는 면에 프리-솔더를 처리하는 기술의 공정 흐름을 나타낸 순서도와 단면도를 도 5a 및 도 5b에 각각 나타내었다.
도 5a 및 5b를 참조하면, 우선, 솔더마스크(50) 오프닝 공정을 통해서 노출된 인쇄회로기판의 범프부(51), 즉 구리층(51) 표면에 소프트 에칭 및 화학 처리를 통하여 일정 수준의 조도를 부여하고 접착층(52)을 형성시킨 후, 솔더 파우더(53)를 도포하고, 플럭스(54)를 바른 다음 리플로우 공정 및 세척 공정을 통해서 프리-솔더(55)를 형성시킨다. 여기서, 경우에 따라, 상기 솔더 파우더 도포 후, 고정을 위한 리플로우 공정과 클리닝 공정을 더욱 추가할 수 있다.
그러나, 이와 같은 종래기술의 프리-솔더 형성 기술에 있어서, 스크린프린팅의 경우 120㎛ 피치 이하의 프리-솔더를 구현하기 어렵고, 수퍼 주피트, 수퍼 솔더 등의 기술은 100㎛ 피치 이하의 미세 피치에도 대응이 가능하지만 고가의 기술이다. 따라서, 저비용으로 미세 피치에도 대응 가능한 프리-솔더 형성 기술을 이용하여 패키지용 인쇄회로기판을 제조할 수 있는 공정 기술이 시급히 요구되고 있는 실정이다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 인쇄회로기판의 범프부에 주석 또는 주석합금 전해 도금 방식을 이용하여 프리-솔더를 형성함으로써 저비용으로 미세 피치에도 대응 가능한 패키지용 인쇄회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 목적은 경제적인 공정을 통해서 미세 피치의 구현이 가능한 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 프리-솔더의 높이를 높이는데 유리하여 접합성 및 언더필성을 높일 수 있는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 도금 두께 조절에 의해 원하는 높이의 프리-솔더를 얻을 수 있는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 일 면에 따른 패키지용 인쇄회로기판은,
반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 와이어본딩부, 범프부 및 솔더링부 중 적어도 범프부는:
구리 또는 구리합금층; 및
상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
을 포함하는 것을 특징으로 한다.
본 발명의 다른 면에 따른 패키지용 인쇄회로기판은,
반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 와이어본딩부, 범프부 및 솔더링부가:
구리 또는 구리합금층; 및
상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 일 면에 따른 패키지용 인쇄회로기판은,
반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 와이어본딩부 및 솔더링부가:
구리 또는 구리합금층;
상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금층; 및
상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도 금층;
을 포함하며,
상기 범프부가:
구리 또는 구리합금층; 및
상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 일 면에 따른 패키지용 인쇄회로기판은,
반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 와이어본딩부 및 솔더링부가:
구리 또는 구리합금층;
상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금층; 및
상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도금층;
을 포함하며,
상기 범프부가:
구리 또는 구리합금층;
상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금 층;
상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도금층; 및
상기 금도금 또는 금합금도금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
을 포함하는 것을 특징으로 한다.
여기서, 상기 주석합금도금층은 바람직하게는 주석(Sn)과, 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 또는 이들의 조합물로 이루어진다.
좀 더 바람직하게는, 상기 주석합금도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 주석합금도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.05∼5중량%, 0.05∼10중량%, 0.05∼10중량% 및 0.05∼5중량%일 수 있다.
본 발명의 일 면에 따른 패키지용 인쇄회로기판의 제조방법은,
(a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
(b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부 중 적어도 범프부를 제외한 부분에 포토솔더마스크층을 형성하는 단계; 및
(c) 상기 와이어본딩부, 범프부 및 솔더링부 중 포토솔더마스크층이 도포되지 않은 부위에 전해 주석도금 또는 주석합금도금층을 형성하는 단계;
를 포함하는 것을 특징으로 한다.
본 발명의 다른 일 면에 따른 패키지용 인쇄회로기판의 제조방법은,
(a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
(b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분에 포토솔더마스크층을 형성하는 단계; 및
(c) 상기 와이어본딩부, 범프부 및 솔더링부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계;
를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 일 면에 따른 패키지용 인쇄회로기판의 제조방법은,
(a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
(b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분에 포토솔더마스크층을 형성하는 단계;
(c) 상기 와이어본딩부 및 솔더링부를 제외한 부분에 드라이필름을 도포하는 단계;
(d) 상기 와이어본딩부 및 솔더링부에 전해 니켈도금 또는 니켈합금도금층을 형성하는 단계;
(e) 상기 니켈도금 또는 니켈합금도금층 상에 전해 금도금 또는 금합금도금 층을 형성하는 단계;
(f) 상기 드라이필름을 제거하는 단계;
(g) 상기 범프부를 제외한 부분에 드라이필름을 도포하는 단계;
(h) 상기 범프부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계; 및
(i) 상기 드라이필름을 제거하는 단계;
를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 일 면에 따른 패키지용 인쇄회로기판의 제조방법은,
(a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
(b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분에 포토솔더마스크층을 형성하는 단계;
(c) 상기 와이어본딩부, 범프부 및 솔더링부에 전해 니켈도금 또는 니켈합금도금층을 형성하는 단계;
(d) 상기 니켈도금 또는 니켈합금도금층 상에 전해 금도금 또는 금합금도금층을 형성하는 단계;
(e) 상기 범프부를 제외한 부분에 드라이필름을 도포하는 단계;
(f) 상기 범프부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계; 및
(g) 상기 드라이필름을 제거하는 단계;
를 포함하는 것을 특징으로 한다.
여기서, 상기 방법은:
상기 범프부를 제외한 부분에 금속 마스크를 도포하는 단계;
상기 범프부 상에 플럭스를 도포하고 상기 금속 마스크를 제거하는 단계;
상기 플럭스가 도포된 상태에서 리플로우 공정을 수행하는 단계; 및
상기 플럭스를 제거하는 단계;
를 더욱 포함할 수 있다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
전술한 바와 같이, 기존의 반도체 실장 기술, 예를 들어, 플립 칩 기술에서 범프는 다이와 인쇄회로기판과 연결시 Au 와이어를 사용하지 않고 직접적으로 솔더를 이용하여 접합을 하거나 다이 부분에 Au 스터드를 형성시켜 인쇄회로기판과 직접적으로 연결을 하는데 반하여, 본 발명에 따르면, 인쇄회로기판에서 프리-솔더를 형성시켜 줌으로 인해 다이와 인쇄회로기판을 연결시켜주는 패키징 기술에서 다음과 같은 장점을 갖는다.
첫째, 인쇄회로기판 쪽에 솔더를 형성시켜 줌으로 솔더양을 확보하는데 유리하다. 솔더양은 인쇄회로기판과 다이 사이의 간격을 유지시켜주는 인자로 인쇄회로기판과 다이 사이에 언더필을 해주는데 일정 영역의 높이를 유지해야 언더필에 문제가 없다. 종래기술에 따라, 다이 쪽에만 솔더를 형성시키거나 UBM을 형성시킬 수는 있으나 부피의 한계점이 있고 비용 또한 높다.
둘째, 특히 다이 부분의 Au 스터드를 사용하는 경우에는 종래기술에 따라 인쇄회로기판에서 프리-솔더를 형성시키지 않을 경우 접합력이 약하다. 또한, 고열을 사용하여 접합을 해야 한다. 이러한 이유로 인해 인쇄회로기판에서의 프리-솔더 형성 기술은 칩 다이, 즉 웨이퍼에서의 범프(UBM) 기술과 차별이 된다.
특히, 본 발명에서는 위와 같은 차별화를 바탕으로 플립 칩 기술에 전해 도금을 이용하여 프리-솔더를 형성시키는 점에 특징이 있다.
도 6 및 도 7은 각각 종래기술과 본 발명에 따른 패키지용 인쇄회로기판 제조공정의 바람직한 일 구체예를 개략적으로 나타낸 공정흐름도이다.
도 6을 참조하면, 통상의 인쇄회로기판(100)의 CSP 제품 공정에 따라 반도체 실장을 위한 와이어본딩부(102), 범프부(103) 및 외부 부품과의 결합을 위한 솔더링부(104)를 제외한 부분에 포토솔더마스크층(101)을 형성하고, 상기 와이어본딩부(102), 범프부(103) 및 솔더링부(104)에 각각 통상의 니켈/금 전해 도금방법을 통해서 전해 Ni/Au 도금층(105)을 형성한 상태이다.
반면, 도 7을 참조하면, 인쇄회로기판 공정의 CSP 제품 공정과 유사하지만 와이어본딩부(102), 범프부(103) 및 솔더링부(104)에 각각 전해 Ni/Au 도금층(105) 대신 전해 주석 또는 주석합금 도금층(106)을 형성한다.
여기서, 상기 주석합금도금층은 주석(Sn)과 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 또는 이들의 조합물로 이루어질 수 있다. 바람직하게는, 상기 주석합금도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 주석합금도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.05∼5중량%, 0.05∼10중량%, 0.05∼10중 량% 및 0.05∼5중량%인 것이 도금액 관리가 용이하고 전해 도금으로 함량관리에 유리하며 칩 다이와 인쇄 회로기판 접합시 접합력이 좋은 IMC(intermetalic commpound)층을 형성한다는 측면에서 적합하다.
상기 전해 주석도금 또는 주석합금도금과정은 소정의 두께를 얻기 위하여, 바람직하게는 20∼45℃의 온도에서 5∼60분 동안 수행되는 것이 전형적이다. 또한, 0.1∼5A/dm2(ASD)의 전류밀도로 수행되는 것이 전형적이다.
이로부터 얻어지는 상기 주석도금 또는 주석합금도금층의 두께는 0.05∼20㎛인 것이 칩 다이와 인쇄 회로 기판간 접합 시 적절한 솔더양을 확보하여 접합력을 높여주고 칩 다이와 인쇄 회로 기판간의 간격을 적절히 유지시켜 칩 다이와 회로간의 접합 상태를 보호하기 위한 수지 봉합 시 보이드(void)가 생기지 않도록 하여 보이드에 의한 신뢰성 불량을 해결 할 수 있다는 측면에서 바람직하다.
이로부터 얻어진 패키지용 인쇄회로기판은 적용하고자 하는 제품에 따라 다이를 접합시키기 전 적합한 시기에 범프부를 제외한 부분에 금속 마스크를 도포하고 금속 마스크를 제거한 후 리플로우 공정을 수행한 다음, 플럭스를 차례로 제거하여 프리-솔더를 형성할 수 있다.
여기서, 상기 금속 마스크 도포 두께는 적용 제품에 따라 적절히 조절될 수 있으며 특별히 한정되는 것은 아니지만, 약 40∼150㎛의 두께로 형성하는 것이 전형적이다. 또한, 금속 마스크에 의한 범프부의 오픈은 주석 도금된 부분으로부터 약 1000㎛ 이내로 오픈하는 것이 좋다. 한편, 상기 리플로우 공정은 바람직하게는 주석 도금 물질이 충분히 용융되어 재결정이 일어나도록 N2 가스 퍼지를 이용하여 O2농도를 300ppm 이하로 관리하고, 온도와 시간은 프리히팅 존(preheating zone)은 80∼180℃에서 60∼150sec, 드웰 존(dwell zone)은 231℃ 이상에서 40∼80sec, 피크 존(peak zone)은 255±15℃로 해서 수행하나, 특별히 이에 한정되는 것은 아니다.
도 8은 본 발명의 다른 구체예에 따른 패키지용 인쇄회로기판 제조공정을 나타낸 공정흐름도로서, 와이어본딩을 위한 통상의 전해 Ni/Au 패드부와, 범프부의 Cu 위에 직접적으로 주석 또는 주석합금이 도금된 전해 주석 패드부가 공존하는 FCCSP 디자인에 대한 공정도이다.
도 8을 참조하면, 우선, 인쇄회로기판(100)의 와이어본딩부(102), 범프부(103) 및 솔더링부(104)를 제외한 부분에 포토솔더마스크층(101)을 형성한 후, 추가로 와이어본딩부(102) 및 솔더링부(104)를 제외한 부분에 드라이필름(D/F1)을 도포하여 마스킹한다.
다음, 통상의 니켈/금 전해 도금방법을 통해서 와이어본딩부(102) 및 솔더링부(104)에 전해 Ni/Au 도금층(105)을 형성한 후, 드라이필름(D/F1)을 제거한다.
여기서, 상기 니켈도금 또는 니켈합금도금층의 두께는 2∼20㎛이고, 상기 금도금 또는 금합금도금층의 두께는 0.03∼1.5㎛인 것이 전형적이다.
이어서, 범프부(103)를 제외한 부분에 드라이필름(D/F2, D/F3)을 도포하여 마스킹하고, 상기 범프부(103)에 주석 또는 주석합금 전해 도금방법을 통해서 전해 주석도금 또는 주석합금도금층(106)을 형성한 후, 드라이필름(D/F2, D/F3)을 제거한다.
여기서, 상기 주석합금도금층(106)의 성분조성 및 상기 전해 주석도금 또는 주석합금도금과정의 공정조건은 도 7에서 상술한 바와 같다.
이로부터 얻어진 패키지용 인쇄회로기판은 적용하고자 하는 제품에 따라 다이를 접합시키기 전 적합한 시기에 범프부(103)를 제외한 부분에 금속 마스크(MM)를 도포한 후, 상기 주석합금도금층(106) 상에 플럭스를 도포하고 금속 마스크(MM)를 제거한 다음, 리플로우에 의한 열처리를 통해 주석의 재결정과 함께 프리-솔더(107)의 높이를 높인다. 리플럭스 공정 후, 플럭스를 제거한다.
상술한 공정은 솔더링부에는 전해 Ni/Au 도금, 범프면의 인식 마크 및 와이어본딩 패드가 있는 경우에 전해 Ni/Au 도금을 하고 범프면의 범프 패드에는 Cu 위에 주석 도금을 행한 후, 금속 마스크로 주석 도금된 부분만 오픈한 상태에서 플럭스를 바른 후 적절한 온도로 리플로우한 다음 클리닝 공정을 거쳐서 FCCSP 제품의 다이의 Au 스터드 범프에 적용가능한 프리-솔더를 형성시키는 공정이다.
도 9는 본 발명의 또 다른 구체예에 따른 패키지용 인쇄회로기판 제조공정을 나타낸 공정흐름도로서, 도 8에 나타낸 공정과는 달리 와이어본딩부와 범프부 및 솔더링부 모두를 통상의 전해 Ni/Au 도금을 한 후 범프부에만 추가로 주석 또는 주석 합금 도금을 수행하는 FCCSP 디자인에 대한 공정도이다.
도 9를 참조하면, 우선, 인쇄회로기판(100)의 와이어본딩부(102), 범프부(103) 및 솔더링부(104)를 제외한 부분에 포토솔더마스크층(101)을 형성한 후, 통 상의 니켈/금 전해 도금방법을 통해서 상기 와이어본딩부(102), 범프부(103) 및 솔더링부(104)에 전해 Ni/Au 도금층(105)을 형성한다.
여기서, 상기 니켈도금 또는 니켈합금도금층의 두께는 0.05∼5㎛이고, 상기 금도금 또는 금합금도금층의 두께는 0.03∼1.5㎛인 것이 칩 다이와 인쇄 회로 기판간 접합 시 IMC층 형성시 Cu의 급격한 확산으로 인한 회로폭 소실을 막아 적절한 회로폭을 유지할 수 있으며 미세 BUMP 구현이 가능하다는 측면에서 바람직하나 특별히 이에 한정되는 것은 아니다.
이어서, 범프부(103)를 제외한 부분에 드라이필름(D/F1, D/F2)을 도포하여 마스킹하고, 상기 범프부(103)에 주석 또는 주석합금 전해 도금방법을 통해서 전해 주석도금 또는 주석합금도금층(106)을 형성한 후, 드라이필름(D/F1, D/F2)을 제거한다.
여기서, 상기 주석합금도금층(106)의 성분조성 및 상기 전해 주석도금 또는 주석합금도금과정의 공정조건은 도 7에서 상술한 바와 같다.
이로부터 얻어진 패키지용 인쇄회로기판은 적용하고자 하는 제품에 따라 다이를 접합시키기 전 적합한 시기에 범프부(103)를 제외한 부분에 금속 마스크(MM)를 도포한 후, 상기 범프부(103) 상에 플럭스를 도포하고 금속 마스크(MM)를 제거한 후, 리플로우에 의한 열처리를 통해 주석의 재결정과 함께 프리-솔더(107)의 높이를 높인다. 리플럭스 공정 후 플럭스를 제거한다. 즉, 금속 마스크로 주석 도금된 부분(103)만 오픈한 상태에서 플럭스를 바른 후 적절한 온도로 리플로우한 후 클리닝 공정을 거쳐서 FCCSP 제품의 다이의 Au 스터드 범프에 적용할 수 있는 프리 -솔더를 형성시킨다.
상술한 바와 같이 본 발명의 바람직한 구체예들에 따라 형성된 FCCSP 제품의 범프부 도금층 구조를 도 10에 나타내었다.
도 7 및 도 8에서 설명한 공정예에 따라 제조되는 인쇄회로기판 범프부의 도금층 구조는 도 10의 상단부에 나타낸 바와 같이 구리 회로, 즉 구리 또는 구리합금층(103) 상에 직접 주석 또는 주석합금 전해 도금층(106)이 형성된다.
반면, 도 9에서 설명한 공정예에 따라 제조되는 인쇄회로기판 범프부의 도금층 구조는 도 10의 하단부에 나타낸 바와 같이 구리 또는 구리합금층(103) 상에 Ni 또는 Ni 합금 전해 도금층(105a)과 Au 또는 Au 합금 전해 도금층(105b)이 차례로 형성된 후 주석 또는 주석합금 전해 도금층(106)이 형성된다.
이하 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
실시예 1
도 7과 같이 솔더링부와 범프부 및 와이어 본딩이 있는 제품으로서, 와이어 본딩부에 추가로 카메라 인식을 위한 인식 마크부 그리고 실장 후 몰딩을 하는 몰드 게이트부 모두 주석 도금을 하였다. 특히, 범프부의 피치는 40∼200㎛로 다양하며 피치에 따라서 도금 두께를 달리 한다. 본 실험에서는 100㎛ 피치의 경우 범프 동 회로의 간격이 30㎛ 정도로 작기 때문에 주석 도금 두께를 10㎛ 타겟으로 도 금을 하였다. 이 때 사용된 도금액은 인천 화학의 PC-MT이며 이것으로 25℃, 25분 1.0ASD로 도금된 조성은 순도 99% 이상의 순수 주석이다. 추가적으로 이시하라의 UTB-TS 140의 도금액으로 25℃, 12분 3ASD로 된 도금된 조성은 Sn 97.5%. Ag 2.5%의 비율이다. 이렇게 만들어진 인쇄 회로 기판과 칩 다이와의 접합시 스터드 범프에 대한 일반적인 FLIP CHIP 조건의 공정을 따르며, 칩 다이와 인쇄회로기판 간 사이를 보호하기 위해 NCP, NCF, ACF, ACP, 언더필 페이스트를 사용하는데, 본 실험에서는 언더필 페이스트를 사용하여 실장하였다.
실시예 2
도 8과 같은 제품으로서 솔더링부와 범프부 그리고 와이어 본딩이 있는 경우 와이어 본딩부 여기에 추가로 카메라 인식을 위한 인식 마크부 그리고 실장 후 몰딩을 하는 몰드 게이트부 중 범프부만 주석 도금을 하였다. 범프부를 제외한 동 패드에는 니켈과 금도금을 하였다. 이 때 범프부는 드라이 필름(D/F)으로 마스크 처리를 하여 범프부는 도금이 되지 않도록 하였다. 이어서 범프부에 주석도금을 할 때는 범프부 이외의 부분을 D/F로 마스크 처리를 하여 니켈과 금도금이 된 부분은 주석 도금이 되지 않도록 하였다. 여기에서 니켈 도금 두께는 2∼20㎛로 일반적인 전해 니켈 도금 두께를 하였다. 특히, 범프부의 피치는 40∼200㎛로 다양하며 피치에 따라서 도금 두께를 달리 한다. 본 실험에서는 100㎛ 피치의 경우 범프 동 회로의 간격이 30㎛ 정도로 작기 때문에 주석 도금 두께를 10㎛ 타겟으로 도금을 하였다. 이 때 사용된 도금액은 인천화학의 PC-MT이며 이것으로 25℃, 25분 1.0ASD로 도금된 조성은 순도 99%이상의 순수 주석이다. 추가적으로 이시하라의 UTB-TS 140의 도금액으로 25℃, 12분 3ASD로 된 도금된 조성은 Sn 97.5%. Ag 2.5%의 비율이다. 범프부에 주석 도금을 한 상태에서 니켈 또는 SUS로 이루어진 금속 마스크를 120㎛의 두께를 가지고 범프부의 크기보다 700㎛ 크게 열린 상태로 플럭스를 바른 후 N2 가스 퍼지를 이용하여 O2 농도를 300ppm 이하로 관리하고 온도와 시간은 프리히팅 존은 80∼180℃에서 60∼150sec, 드웰 존은 231℃ 이상에서 40∼80sec, 피크 존은 255±15℃로 해서 리플로우를 하여 도금된 주석이 재결정이 일어나면서 범프의 프리 솔더 높이가 2배 정도 높아진다. 이 후 플럭스 잔사를 제거하는 디플럭스 공정을 거쳐 인쇄회로기판을 완성 한 후, 인쇄회로기판과 칩 다이와의 접합시 스터드 범프에 대한 일반적인 플립 칩 조건의 공정을 따르며, 칩 다이와 인쇄 회로 기판간 사이를 보호하기 위해 언더필 페이스트를 사용하여 실장하였다.
실시예 3
도 9와 같은 제품으로서 솔더링부와 범프부 그리고 와이어 본딩이 있는 경우 와이어 본딩부 여기에 추가로 카메라 인식을 위한 인식 마크부 그리고 실장 후 몰딩을 하는 몰드 게이트부 중 범프부만 주석 도금을 하였다. 동 패드 모두 니켈과 금도금을 한 후, 범프부에 주석도금을 할 때는 범프부 이외의 부분을 D/F로 마스크 처리를 하여 범프부에만 니켈과 금도금 위에 주석 도금이 되게 하였다. 특히, 범프 부의 피치는 40∼200㎛로 다양하며 피치에 따라서 도금 두께를 달리 한다. 본 실험에서는 100㎛ 피치의 경우 범프 동 회로의 간격이 30㎛ 정도로 작기 때문에 니켈 도금 두께는 1.0㎛로 일반적인 전해 니켈 도금두께보다 낮게 도금을 하였다. 또한 주석 도금 두께를 10㎛ 타겟으로 도금을 하였다. 이 때 사용된 도금액은 인천화학의 PC-MT 이며 이것으로 25℃, 25분 1.0ASD로 도금된 조성은 순도 99%이상의 순수 주석이다. 추가적으로 이시하라의 UTB-TS 140의 도금액으로 25℃, 12분 3ASD로 된 도금된 조성은 Sn 97.5%. Ag 2.5%의 비율이다. 범프 부에 주석 도금을 한 상태에서 니켈 또는 SUS로 이루어진 금속 마스크를 120㎛의 두께를 가지고 범프 부의 크기보다 700㎛ 크게 열린 상태로 플럭스를 바른 후 N2 가스 퍼지를 이용하여 O2 농도를 300ppm 이하로 관리하고 온도와 시간은 프리히팅 존은 80∼180℃에서 60∼150sec, 드웰 존은 231℃ 이상에서 40∼80sec, 피크 존은 255±15℃로 해서 리플로우를 하여 도금된 주석이 재결정이 일어나면서 범프의 프리 솔더 높이가 2배 정도 높아진다. 이 후 플럭스 잔사를 제거하는 디플럭스 공정을 거쳐 인쇄회로기판을 완성한 후, 인쇄회로기판과 칩 다이와의 접합시 스터드 범프에 대한 일반적인 플립 칩 조건의 공정을 따르며, 칩 다이와 인쇄회로기판 간 사이를 보호하기 위해 언더필 페이스트를 사용하여 실장하였다.
비교예 1
도 6과 같은 제품으로서 솔더링부와 범프부 그리고 와이어 본딩이 있는 경우 와이어 본딩부 여기에 추가로 카메라 인식을 위한 인식 마크부 그리고 실장 후 몰 딩을 하는 몰드 게이트부 모두 니켈과 금도금을 하였다. 여기서, 니켈 금도금의 경우 두께 관리가 어려워 100㎛ 피치 이하의 제품에 대해 적용하기가 어렵기 때문에 200㎛ 피치에 대해 적용한 경우 범프 동 회로의 간격이 50㎛ 정도로 니켈 도금 두께를 10㎛ 타겟으로 도금을 하였다. 이 때 사용된 도금액은 니켈의 경우 일본화학의 설파민산 니켈을 사용하고 온도는 50℃, 25분, 1.2ASD로 도금한 후, 금의 경우 일본 고순도 화학의 TEMPERST EX 도금액으로 40℃, 1분, 0.3ASD로 0.05㎛ 도금한 후 70℃, 7분 0.17ASD로 0.5㎛ 도금을 실시하였다. 이렇게 만들어진 인쇄 회로 기판과 칩 다이와의 접합시 스터드 범프에 대한 일반적인 FLIP CHIP 조건의 공정을 따르며, 언더필 페이스트를 사용하여 실장하였다.
상기 실시예 1∼3 및 비교예 1로부터 각각 얻어지는 FCCSP 제품군의 범프 면과 볼 면의 도금층 구성 및 그 표면의 도금상태를 하기 표 1에 정리하여 나타내었다.
범프 면 볼 면 표면 처리
범프 면 볼 면
실시예 1
Figure 112006005017632-pat00001
Figure 112006005017632-pat00002
 와이어링부: Sn 범프부: Sn 솔더링부: Sn
실시예 2
Figure 112006005017632-pat00003
Figure 112006005017632-pat00004
 범프부: Sn 솔더링부: Ni/Au
실시예 3
Figure 112006005017632-pat00005
Figure 112006005017632-pat00006
 와이어링부: Ni/Au 범프부: Ni/Au/Sn 솔더링부: Ni/Au
비교예 1
Figure 112006005017632-pat00007
Figure 112006005017632-pat00008
 와이어링부: Ni/Au 범프부: Ni/Au 솔더링부: Ni/Au
Figure 112006005017632-pat00009
* 표 1에 나타낸 Ni, Au, Sn 각각은 합금 도금인 경우에도 Ni, Au, Sn으로 간략히 나타냄.
한편, 칩 다이와 인쇄회로기판 간 접합시 접합성 및 언더필성은 실장 후 Precon, TC, PCT의 신뢰성 평가를 하게 되는데 이때 접합성이 나쁘면 접합 부분의 크랙으로 인한 오픈 불량이 발생하고, 언더필성이 나쁘면 보이드가 발생하며, 이 보이드는 신뢰성 평가시 보이드가 더 커지거나 디라미네이션이 발생하여 오픈 또는 쇼티지(shortage) 불량이 발생하게 된다. 이러한 이유로 실시예와 비교예의 결과는 다음 표와 같다. 신뢰성 조건은 다음과 같다.
Precon(preconditioning)의 경우 temperature cycling -40℃(15분)∼60℃(15분) 5cycle, Baking 125℃(+5/0) min 24hr, Moisture soak 60℃/60% 120hr, IR reflow 260℃ 3cycle이며, TC(temperature cycling)의 경우 -55℃(15분)∼125℃(15분) 1000cycle이며, PCT(press cooker test)의 경우 121℃ 100RH% 압력 2atm 168HR이다.
접합성 언더필성 비고
실시예 1 매우 양호 양호 프리 솔더
실시예 2 매우 양호 양호 프리 솔더
실시예 3 매우 양호 양호 프리 솔더
비교예 1 보통 보통 프리 솔더 無
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지용 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
전술한 바와 같이, 기존의 프리-솔더를 형성하는 기술 중 스크린프린팅 방식은 120㎛ 피치 이하의 프리-솔더(범프) 피치에 대해서는 적용할 수 없으며, 수퍼 주피트, 수퍼 솔더의 경우에는 솔더 페이스트, 솔더 파우더 등의 재료가 들어가며, 고가이면서 프리-솔더 높이를 제어하기 힘들다.
그러나, 본 발명에 따라 전해 도금 기술을 이용하여 리플로우에 의한 프리-솔더를 형성시킬 경우 인쇄회로기판에 전해 도금을 이용시 버스 라인만 있으면 도금 두께 조절에 의해 원하는 두께를 만들 수 있다. 또한, 마스크 작업 등을 통하여 미세 피치에도 적용 가능하다.
아울러, 본 발명의 바람직한 일 구체예에 따라 통상의 Ni/Au 층에 주석 또는 주석합금 전해 도금을 수행하는 경우, Ni 두께를 낮게 관리하여 주석 도금 후 리플로우에 의한 IMC(Inter Metalic Compound)층 형성시 Ni 층의 베리어 역할에 의한 범프 패드의 급격한 Cu 손실을 막을 수 있고, Ni 두께를 낮게 관리함으로 인해 미세 범프 피치에 대한 프리-솔더 대응이 가능하게 된다. 또한, 본 발명의 바람직한 다른 구체예에 따라 범프부에 바로 주석 또는 주석합금 전해 도금층을 형성하는 경우 공정이 짧아져 작업 및 비용 면에서 유리하다.
본 발명에 따른 공정은 또한 주석 또는 주석합금 도금에 의해 프리-솔더를 형성시 프리-솔더의 높이를 높이는데 유리하며, 일정한 두께 관리가 용이하다. 따라서, FCCSP 제품에 주석 도금으로 범프 패드에 프리-솔더를 형성시킴으로 인해 Au 스터드 범프와 같은 다이 범프와 인쇄회로기판 간 접합성이 좋으며, 접합 부위의 언더필성을 높여 준다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (13)

  1. 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 와이어본딩부, 범프부 및 솔더링부 중 적어도 범프부는:
    구리 또는 구리합금층; 및
    상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
    을 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판.
  2. 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 와이어본딩부, 범프부 및 솔더링부는:
    구리 또는 구리합금층; 및
    상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
    을 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판.
  3. 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 와이어본딩부 및 솔더링부는:
    구리 또는 구리합금층;
    상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금층; 및
    상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도금층;
    을 포함하며,
    상기 범프부는:
    구리 또는 구리합금층; 및
    상기 구리 또는 구리합금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
    을 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판.
  4. 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 와이어본딩부 및 솔더링부는:
    구리 또는 구리합금층;
    상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금층; 및
    상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도 금층;
    을 포함하며,
    상기 범프부는:
    구리 또는 구리합금층;
    상기 구리 또는 구리합금층 상에 형성된 전해 니켈도금 또는 니켈합금도금층;
    상기 니켈도금 또는 니켈합금도금층 상에 형성된 전해 금도금 또는 금합금도금층; 및
    상기 금도금 또는 금합금도금층 상에 형성된 전해 주석도금 또는 주석합금도금층;
    을 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 주석합금도금층은 주석(Sn)과, 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 또는 이들의 조합물로 이루어진 것을 특징으로 하는 패키지용 인쇄회로기판.
  6. 제5항에 있어서, 상기 주석합금도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 주석합금도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.05∼5중량%, 0.05∼10중량%, 0.05∼10중량% 및 0.05∼5중량%인 것을 특징으로 하는 패키지용 인쇄회로기판.
  7. (a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    (b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부 중 적어도 범프부를 제외한 부분에 포토솔더마스크층을 형성하는 단계; 및
    (c) 상기 와이어본딩부, 범프부 및 솔더링부 중 포토솔더마스크층이 도포되지 않은 부위에 전해 주석도금 또는 주석합금도금층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  8. (a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    (b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분에 포토솔더마스크층을 형성하는 단계; 및
    (c) 상기 와이어본딩부, 범프부 및 솔더링부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  9. (a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위 한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    (b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분에 포토솔더마스크층을 형성하는 단계;
    (c) 상기 와이어본딩부 및 솔더링부를 제외한 부분에 드라이필름을 도포하는 단계;
    (d) 상기 와이어본딩부 및 솔더링부에 전해 니켈도금 또는 니켈합금도금층을 형성하는 단계;
    (e) 상기 니켈도금 또는 니켈합금도금층 상에 전해 금도금 또는 금합금도금층을 형성하는 단계;
    (f) 상기 드라이필름을 제거하는 단계;
    (g) 상기 범프부를 제외한 부분에 드라이필름을 도포하는 단계;
    (h) 상기 범프부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계; 및
    (i) 상기 드라이필름을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  10. (a) 반도체 실장을 위한 와이어본딩부와 범프부 및 외부 부품과의 결합을 위한 솔더링부를 포함하고, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    (b) 상기 인쇄회로기판의 와이어본딩부, 범프부 및 솔더링부를 제외한 부분 에 포토솔더마스크층을 형성하는 단계;
    (c) 상기 와이어본딩부, 범프부 및 솔더링부에 전해 니켈도금 또는 니켈합금도금층을 형성하는 단계;
    (d) 상기 니켈도금 또는 니켈합금도금층 상에 전해 금도금 또는 금합금도금층을 형성하는 단계;
    (e) 상기 범프부를 제외한 부분에 드라이필름을 도포하는 단계;
    (f) 상기 범프부에 전해 주석도금 또는 주석합금도금층을 형성하는 단계; 및
    (g) 상기 드라이필름을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 방법은 마지막 단계에 이어서:
    상기 전해 주석도금 또는 주석합금도금층이 형성된 범프부를 제외한 부분에 금속 마스크를 도포하는 단계;
    상기 금속 마스크가 도포되지 않은 범프부 상에 플럭스를 도포하고 상기 금속 마스크를 제거하는 단계; 및
    상기 플럭스가 도포된 상태에서 리플로우 공정을 수행하는 단계;
    를 더욱 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  12. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 주석합금도금층은 주석(Sn)과 은, 구리, 아연, 비스무트 또는 이들의 조합물로 이루어진 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
  13. 제12항에 있어서, 상기 주석합금도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 주석합금도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.05∼5중량%, 0.05∼10중량%, 0.05∼10중량% 및 0.05∼5중량%인 것을 특징으로 하는 패키지용 인쇄회로기판의 제조방법.
KR1020060006854A 2006-01-23 2006-01-23 반도체 패키지용 인쇄회로기판 및 그 제조방법 KR100722645B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060006854A KR100722645B1 (ko) 2006-01-23 2006-01-23 반도체 패키지용 인쇄회로기판 및 그 제조방법
TW099139532A TW201123388A (en) 2006-01-23 2006-12-20 Printed circuit board for semiconductor package and method of manufacturing the same
TW101121314A TW201246489A (en) 2006-01-23 2006-12-20 Printed circuit board for semiconductor package
TW095147933A TWI371843B (en) 2006-01-23 2006-12-20 Method of manufacturing printed circuit board for semiconductor package
US11/646,552 US20070170586A1 (en) 2006-01-23 2006-12-28 Printed circuit board for semiconductor package and method of manufacturing the same
CN2007100036253A CN101009263B (zh) 2006-01-23 2007-01-18 用于半导体封装的印刷电路板以及其制造方法
JP2007012914A JP4767185B2 (ja) 2006-01-23 2007-01-23 半導体パッケージ用プリント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006854A KR100722645B1 (ko) 2006-01-23 2006-01-23 반도체 패키지용 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100722645B1 true KR100722645B1 (ko) 2007-05-28

Family

ID=38278457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006854A KR100722645B1 (ko) 2006-01-23 2006-01-23 반도체 패키지용 인쇄회로기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20070170586A1 (ko)
JP (1) JP4767185B2 (ko)
KR (1) KR100722645B1 (ko)
CN (1) CN101009263B (ko)
TW (3) TW201123388A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046377B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
KR101152766B1 (ko) 2010-04-09 2012-06-18 에스피텍 주식회사 주석 도금층을 포함하는 연성박막재료 및 이의 제조방법
KR20180036046A (ko) * 2016-09-30 2018-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US8102045B2 (en) * 2007-08-08 2012-01-24 Infineon Technologies Ag Integrated circuit with galvanically bonded heat sink
US7906377B2 (en) 2008-12-24 2011-03-15 Via Technologies, Inc. Fabrication method of circuit board
TWI478257B (zh) * 2009-08-06 2015-03-21 Htc Corp 封裝結構及封裝製程
JP5814928B2 (ja) * 2010-11-04 2015-11-17 アルプス電気株式会社 電子部品モジュール
CN102523703A (zh) * 2012-01-06 2012-06-27 汕头超声印制板公司 一种pcb板上背钻孔的制作方法
JP5835735B2 (ja) * 2012-01-25 2015-12-24 京セラサーキットソリューションズ株式会社 配線基板の製造方法
US9224678B2 (en) * 2013-03-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for connecting packages onto printed circuit boards
US8896118B2 (en) * 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
CN103346094B (zh) * 2013-06-21 2016-04-27 中国电子科技集团公司第四十一研究所 一种微波薄膜电路的刻蚀方法
CN105499738B (zh) * 2016-01-21 2017-12-29 深圳市科美达自动化设备有限公司 碳刷马达转子换向器脚的焊锡方法
JP6217836B1 (ja) * 2016-12-07 2017-10-25 千住金属工業株式会社 核材料および半導体パッケージおよびバンプ電極の形成方法
EP3349553A1 (en) * 2017-01-13 2018-07-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with pad covered by surface finish-solder structure
US11769730B2 (en) * 2020-03-27 2023-09-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of providing high density component spacing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332410A (ja) 1999-05-25 2000-11-30 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP2001093928A (ja) 1999-09-22 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2001298051A (ja) 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
KR20020092250A (ko) * 2001-06-01 2002-12-11 닛폰 덴키(주) 접합강도를 줄이지 않고 Ｐｂ 프리 Ｓｎ-Ｚｎ 솔더로전자부품들을 실장하기 위한 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1050930C (zh) * 1997-08-28 2000-03-29 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
JP3547303B2 (ja) * 1998-01-27 2004-07-28 沖電気工業株式会社 半導体装置の製造方法
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2001085558A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置およびその実装方法
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP2002261204A (ja) * 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
CN100337782C (zh) * 2002-09-18 2007-09-19 株式会社荏原制作所 接合材料
AU2003280631A1 (en) * 2002-11-01 2004-05-25 Techno Lab Company Soldering method and device
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP4493923B2 (ja) * 2003-02-26 2010-06-30 イビデン株式会社 プリント配線板
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
US7041591B1 (en) * 2004-12-30 2006-05-09 Phoenix Precision Technology Corporation Method for fabricating semiconductor package substrate with plated metal layer over conductive pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332410A (ja) 1999-05-25 2000-11-30 Ngk Spark Plug Co Ltd 配線基板の製造方法及び配線基板
JP2001093928A (ja) 1999-09-22 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2001298051A (ja) 2000-04-17 2001-10-26 Tamura Seisakusho Co Ltd はんだ接続部
KR20020092250A (ko) * 2001-06-01 2002-12-11 닛폰 덴키(주) 접합강도를 줄이지 않고 Ｐｂ 프리 Ｓｎ-Ｚｎ 솔더로전자부품들을 실장하기 위한 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046377B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
KR101152766B1 (ko) 2010-04-09 2012-06-18 에스피텍 주식회사 주석 도금층을 포함하는 연성박막재료 및 이의 제조방법
KR20180036046A (ko) * 2016-09-30 2018-04-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102689105B1 (ko) * 2016-09-30 2024-07-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
TWI371843B (en) 2012-09-01
JP4767185B2 (ja) 2011-09-07
TW200733332A (en) 2007-09-01
TW201246489A (en) 2012-11-16
CN101009263A (zh) 2007-08-01
TW201123388A (en) 2011-07-01
CN101009263B (zh) 2010-10-06
US20070170586A1 (en) 2007-07-26
JP2007201469A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100722645B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US7812460B2 (en) Packaging substrate and method for fabricating the same
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US20110101526A1 (en) Copper Bump Joint Structures with Improved Crack Resistance
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
TW201232681A (en) Semiconductor device and method of forming bump-on-lead interconnection
US9754909B2 (en) Copper structures with intermetallic coating for integrated circuit chips
KR20070077613A (ko) 저온에서의 접합 방법, 이를 이용한 반도체 패키지 실장방법, 및 이에 의한 기판 접합 구조체
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
KR101421907B1 (ko) 전자 부품 실장체, 전자 부품 및 기판
US7452750B2 (en) Capacitor attachment method
KR20080038167A (ko) 반도체 장치 및 그 제조 방법 및 기판
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP5541157B2 (ja) 実装基板、及び基板、並びにそれらの製造方法
US7901997B2 (en) Method of manufacturing semiconductor device
US9601374B2 (en) Semiconductor die assembly
US20090250824A1 (en) Method and apparatus to reduce pin voids
KR20000019151A (ko) 솔더 범프를 갖는 반도체 칩과 그 제조방법
JPH03234036A (ja) リード付き配線基板とその製造方法及びモジュール
JP2008078482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee