JP2008192833A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008192833A
JP2008192833A JP2007025861A JP2007025861A JP2008192833A JP 2008192833 A JP2008192833 A JP 2008192833A JP 2007025861 A JP2007025861 A JP 2007025861A JP 2007025861 A JP2007025861 A JP 2007025861A JP 2008192833 A JP2008192833 A JP 2008192833A
Authority
JP
Japan
Prior art keywords
solder
bump
connection
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007025861A
Other languages
English (en)
Other versions
JP2008192833A5 (ja
Inventor
Takashi Ozawa
隆史 小澤
Seiji Sato
聖二 佐藤
Masao Nakazawa
昌夫 中沢
Miki Imai
三喜 今井
Masatoshi Nakamura
正寿 中村
Katsura Kondo
桂 今藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007025861A priority Critical patent/JP2008192833A/ja
Priority to KR1020080007383A priority patent/KR20080073213A/ko
Priority to US12/021,664 priority patent/US7901997B2/en
Priority to TW097104164A priority patent/TW200836309A/zh
Publication of JP2008192833A publication Critical patent/JP2008192833A/ja
Publication of JP2008192833A5 publication Critical patent/JP2008192833A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0475—Molten solder just before placing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線基板の接続パッドに設けられたはんだと、半導体チップの電極パッドに設けられたＡｕバンプとを接合した半導体装置の製造方法に関し、はんだに含まれるＳｎがＡｕバンプを介して、半導体チップの電極パッドに拡散することを防止できると共に、配線基板と半導体チップと間の電気的な接続信頼性を向上させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体チップ１２の電極パッド３１に形成されたＡｕバンプ１３と対向する配線基板１１の接続パッド２１の接続面２１Ａ及び側面２１Ｂに、めっき法により、はんだ１４を形成し、次いで、このはんだ１４を溶融させて、接続パッド２１の接続面２１Ａに凸形状とされたはんだ溜り１５を形成し、その後、はんだ溜りが形成された接続パッド２１の接続面２１ＡにＡｕバンプ１３を載置して、はんだ溜り１５とＡｕバンプ１３とを接合させた。
【選択図】図８

Description

本発明は、半導体装置の製造方法に係り、特に配線基板の接続パッドに設けられたはんだと、半導体チップの電極パッドに設けられたＡｕバンプとを接合させることにより、半導体チップと配線基板とをフリップチップ接続した半導体装置の製造方法に関する。
従来の半導体装置には、配線基板の接続パッドに設けられたはんだと、半導体チップの電極パッドに設けられたＡｕバンプとを接合させることにより、半導体チップと配線基板とをフリップチップ接続した半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置１００は、配線基板１０１と、半導体チップ１０２と、Ａｕバンプ１０３と、はんだ１０４と、アンダーフィル樹脂１０５と、はんだボール１１５とを有する。
配線基板１０１は、基板本体１０６と、貫通ビア１０７と、接続パッド１０８と、ソルダーレジスト１０９，１１４と、配線１１０と、パッド１１２とを有する。
基板本体１０６は、コア基板である。基板本体１０６としては、例えば、ガラスエポキシ樹脂や、テープ状の樹脂等を用いることができる。
貫通ビア１０７は、基板本体１０６を貫通するように設けられている。接続パッド１０８は、貫通ビア１０７の形成位置に対応する部分の基板本体１０６の上面１０６Ａに設けられている。接続パッド１０８は、貫通ビア１０７と接続されている。
ソルダーレジスト１０９は、接続パッド１０８を露出するように基板本体１０６の上面１０６Ａに設けられている。配線１１０は、貫通ビア１０７の形成位置に対応する部分の基板本体１０６の下面１０６Ｂに設けられている。配線１１０は、貫通ビア１０７と接続されている。これにより、配線１１０は、貫通ビア１０７を介して、接続パッド１０８と電気的に接続されている。
パッド１１２は、基板本体１０６の下面１０６Ｂに設けられている。パッド１１２は、配線１１０と接続されている。ソルダーレジスト１１４は、パッド１１２を露出するように基板本体１０６の下面１０６Ｂに設けられている。
半導体チップ１０２は、複数の電極パッド１１６を有する。複数の電極パッド１１６は、半導体チップ１０２に設けられた集積回路と電気的に接続されている。電極パッド１１６の材料としては、例えば、Ａｌを用いることができる。
Ａｕバンプ１０３は、複数の電極パッド１１６に設けられている。Ａｕバンプ１０３は、接続パッド１０８と接触している。これにより、半導体チップ１０２は、Ａｕバンプ１０３を介して、接続パッド１０８と電気的に接続される。
はんだ１０４は、接続パッド１０８に設けられている。はんだ１０４は、接続パッド１０８上にＡｕバンプ１０３を固定するためのものである。はんだ１０４としては、例えば、無電解めっき法により形成されたＳｎはんだやＳｎ系合金はんだを用いることができる。無電解めっき法に限らず、めっき法により形成されたはんだ１０４は、微細なボイドを多く含んでいる。はんだ１０４として、Ｓｎはんだ又はＳｎ系合金はんだを用いた場合の厚さは、例えば、１μｍ以下にするとよい。このように、はんだ１０４の厚さを薄くすることにより、はんだボール１１５を形成する際の熱処理時（加熱温度は２３０℃〜２６０℃程度）や半導体装置１００の高温検査時に、微細なボイドを有したはんだ１０４に含まれるＳｎがＡｕバンプ１０３を介して、電極パッド１１６に拡散して、電極パッド１１６とＡｕバンプ１０３との間の導通が取れなくなることを防止することができる。
アンダーフィル樹脂１０５は、半導体チップ１０２と配線基板１０１との隙間を充填するように設けられている。アンダーフィル樹脂１０５は、半導体チップ１０２と配線基板１０１との間の接続強度を補強するための樹脂である。
はんだボール１１５は、配線基板１０１のパッド１１２に設けられている。はんだボール１１５はマザーボード等の実装基板（図示せず）と半導体装置１００とを電気的に接続するための外部接続端子である。
図２〜図６は、従来の半導体装置の製造工程を示す図である。
図２〜図６を参照して、従来の半導体装置１００の製造方法について説明する。始めに、図２に示す工程では、周知の手法により、配線基板１０１を形成する。次いで、図３に示す工程では、無電解めっき法により、少なくとも接続パッド１０８の上面にはんだ１０４を形成する。はんだ１０４の厚さは、１μｍ以下とする。はんだ１０４としては、例えば、Ｓｎはんだ又はＳｎ系合金はんだを用いる。
次いで、図４に示す工程では、半導体チップ１０２に設けられた複数の電極パッド１１６にＡｕバンプ１０３を形成する。次いで、図５に示す工程では、高い圧力を印加することにより、Ａｕバンプ１０３と接続パッド１０８と接触させ、その後、はんだ１０４をリフローさせることにより、接続パッド１０８とＡｕバンプ１０３とを電気的に接続する。
次いで、図６に示す工程では、毛細管現象により、半導体チップ１０２と配線基板１０１との隙間を充填するように、アンダーフィル樹脂１０５を形成する。
次いで、図７に示す工程では、図６に示す構造体を加熱した状態で、配線基板１０１のパッド１１２にはんだボール１１５を形成する。これにより、半導体チップ１０２と配線基板１０１とがフリップチップ接続された半導体装置１００が製造される（例えば、特許文献１参照。）。
特開平８−１４８４９６号公報
しかしながら、従来の半導体装置１００では、接続パッド１０８上に厚さの薄い（１μｍ以下）はんだ１０４を形成し、このはんだ１０４とＡｕバンプ１０３とを接合させていたため、リフローされたはんだ１０４の温度が室温まで低下した際、配線基板１０１と半導体チップ１０２との間の熱膨張係数の差により、はんだ１０４とＡｕバンプ１０３との接合部分が破損して、配線基板１０１と半導体チップ１０２との間における電気的な接続信頼性が低下してしまうという問題があった。
また、基板本体１０６の材質が軟らかい場合（例えば、テープ状の樹脂）や電極パッド１１６の構造が脆弱な場合では、高い圧力を印加した状態でＡｕバンプ１０３を接続パッド１０８に接触させることが困難であるため、配線基板１０１と半導体チップ１０２との間における電気的な接続信頼性が低下してしまうという問題があった。
さらに、Ａｕバンプ１０３間に高さばらつきが存在する場合や配線基板１０１に反りが発生した場合、はんだ１０４とＡｕバンプ１０３とが接触しなくなることにより、Ａｕバンプ１０３と接続パッド１０８とを電気的に接続することができないという問題があった。
そこで、本発明は、上述した問題点に鑑みなされたものであり、はんだに含まれるＳｎがＡｕバンプを介して、半導体チップの電極パッドに拡散することを防止できると共に、配線基板と半導体チップと間の電気的な接続信頼性を向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、複数の電極パッドを有した半導体チップと、前記電極パッドと対向する接続パッドを有した配線基板と、を備え、前記複数の電極パッドに設けられたＡｕバンプと、前記接続パッドに設けられたはんだとを接合させることにより、前記半導体チップと前記配線基板とをフリップチップ接続する半導体装置の製造方法であって、めっき法により、前記Ａｕバンプと対向する前記接続パッドの接続面と、前記接続パッドの側面とに前記はんだを形成するはんだ形成工程と、前記はんだを溶融させて、前記接続パッドの接続面に凸形状とされたはんだ溜りを形成するはんだ溜り形成工程と、前記はんだ溜りが形成された前記接続面に前記Ａｕバンプを載置することにより、前記はんだ溜りと前記Ａｕバンプとを接合させる接合工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、はんだを溶融することにより、表面張力で接続パッドの側面に位置する部分のはんだを接続パッドの接続面に移動させて、めっき法により形成されたはんだよりも厚さの厚いはんだ溜りを接続パッドの接続面に形成することが可能となる。これにより、Ａｕバンプに高さばらつきが存在する場合や配線基板に反りが発生した場合でも、Ａｕバンプと接続パッドとを接合させることが可能となるので、配線基板と半導体チップと間の電気的な接続信頼性を向上させることができる。
また、Ａｕバンプと接続パッドとを接合する前にはんだを溶融させることにより、めっき法により形成されたはんだに存在する微細なボイドをはんだ（はんだ溜りも含む）から消失させて、はんだ（はんだ溜りも含む）を緻密な構造にすることが可能となるため、例えば、配線基板に半導体装置の外部接続端子となるはんだボールを形成する際の熱処理工程や半導体装置の高温検査工程において、はんだ溜りに含まれるＳｎがＡｕバンプを介して、半導体チップに設けられた電極パッドに拡散することを防止できる。
また、前記はんだ形成工程では、前記はんだを電解めっき法により形成してもよい。これにより、無電解めっき法により形成されたはんだよりも厚さの厚いはんだを接続パッドの接続面及び側面に形成することが可能となるので、はんだ溜りの高さを高くすることができる。
また、前記はんだ溜り形成工程では、前記はんだを該はんだの融点以上で、かつ前記半導体チップの耐熱温度よりも低い温度で加熱することにより、前記はんだを溶融させてもよい。これにより、はんだを溶融させる際の熱により、半導体チップが破損することを防止できる。
さらに、前記接合工程後に、前記半導体チップと前記配線基板との隙間を充填するようにアンダーフィル樹脂を形成するアンダーフィル樹脂形成工程を設けてもよい。これにより、半導体チップと配線基板との間の接続強度を補強することができる。
本発明によれば、はんだに含まれるＳｎがＡｕバンプを介して、半導体チップの電極パッドに拡散することを防止できると共に、配線基板と半導体チップと間の電気的な接続信頼性を向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図８は、本発明の実施の形態に係る半導体装置の断面図である。
図８を参照するに、本実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２と、Ａｕバンプ１３と、はんだ１４と、はんだ溜り１５と、アンダーフィル樹脂１６と、はんだボール１７とを有する。
配線基板１１は、基板本体１８と、貫通ビア１９と、接続パッド２１と、ソルダーレジスト２３，２９と、配線２４と、パッド２５とを有する。
基板本体１８は、コア基板である。基板本体１８には、複数の貫通孔２７が形成されている。基板本体１８としては、例えば、板状の樹脂基板やテープ状の樹脂基板等を用いることができる。
貫通ビア１９は、複数の貫通孔２７に設けられている。貫通ビア１９は、その一方の端部が接続パッド２１と接続されており、他方の端部が配線２４と接続されている。貫通ビア１９の材料としては、例えば、Ｃｕを用いることができる。
接続パッド２１は、貫通ビア１９の形成位置に対応する部分の基板本体１８の上面１８Ａに設けられている。接続パッド２１は、貫通ビア１９の上端部と接続されている。接続パッド２１は、Ａｕバンプ１３と対向する接続面２１Ａを有する。接続パッド２１の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト２３は、基板本体１８の上面１８Ａに設けられている。ソルダーレジスト２３は、複数の接続パッド２１を露出する開口部２３Ａを有する。
配線２４は、貫通ビア１９の形成位置に対応する部分の基板本体１８の下面１８Ｂに設けられている。配線２４は、貫通ビア１９の下端部と接続されている。配線２４の材料としては、例えば、Ｃｕを用いることができる。
パッド２５は、基板本体１８の下面１８Ｂに設けられている。パッド２５は、配線２４と接続されている。パッド２５は、外部接続端子であるはんだボール１７を配設するためのものである。パッド２５の材料としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト２９は、配線２４を覆うように基板本体１８の下面１８Ｂに設けられている。ソルダーレジスト２９は、パッド２５を露出する開口部２９Ａを有する。
半導体チップ１２は、半導体基板（図示せず）と、半導体基板に形成された集積回路（図示せず）と、集積回路と電気的に接続された複数の電極パッド３１を有する。
Ａｕバンプ１３は、複数の電極パッド３１に設けられている。Ａｕバンプ１３は、その一方の端部が接続パッド２１の接続面２１Ａと接触している。Ａｕバンプ１３は、半導体チップ１２と配線基板１１とを電気的に接続するためのバンプである。Ａｕバンプ１３の高さは、例えば、３０μｍとすることができる。
はんだ１４は、接続パッド２１の側面２１Ｂに設けられている。はんだ１４は、めっき法により接続パッド２１の接続面２１Ａ及び側面２１Ｂにはんだを形成（後述する図１０に示す工程参照）し、その後、このはんだを溶融させた際（後述する図１２に示す工程参照）、接続パッド２１の接続面２１Ａに移動しないで、接続パッド２１の側面２１Ｂに残ったはんだである。はんだ１４としては、例えば、Ｓｎはんだ、Ｓｎ−Ａｇはんだ、Ｓｎ−Ｃｕはんだ、Ｓｎ−Ａｇ−Ｃｕはんだ等を用いることができる。
はんだ溜り１５は、接続パッド２１の接続面２１Ａに設けられている。はんだ溜り１５は、凸形状とされている。はんだ溜り１５は、Ａｕバンプ１３と接合されている。これにより、半導体チップ１２と配線基板１１とはフリップチップ接続されている。はんだ溜り１５は、めっき法により接続パッド２１の接続面２１Ａに形成されたはんだと、接続パッド２１の側面２１Ｂに設けられた溶融されたはんだのうち、表面張力により接続パッド２１の接続面２１に移動したはんだとにより構成されている。はんだ溜り１５を構成するはんだとしては、はんだ１４を構成するはんだと同一のはんだを用いることができる。はんだ溜り１５の厚さ（Ａｕバンプ１３が接合される部分のはんだ溜り１５の厚さ）は、例えば、３μｍ〜９μｍとすることができる。
このように、Ａｕバンプと対向する接続パッド２１の接続面２１Ａに従来のはんだ１０４よりも厚さの厚いはんだ溜り１５を設けることにより、Ａｕバンプ１３に高さばらつきが存在した場合や配線基板１１に反りが発生した場合でも、Ａｕバンプ１３と接続パッド２１とを接合させることが可能となるため、配線基板１１と半導体チップ１２と間の電気的な接続信頼性を向上させることができる。
アンダーフィル樹脂１６は、半導体チップ１２と配線基板１１との間に形成された隙間を充填するように設けられている。アンダーフィル樹脂１６は、半導体チップ１２と配線基板１１との間の接続強度（特に、はんだ溜り１５とＡｕバンプ１３の接合部分の強度）を補強するためのものである。
はんだボール１７は、配線基板１１のパッド２５に設けられている。はんだボール１７はマザーボード等の実装基板（図示せず）と半導体装置１０とを電気的に接続するための外部接続端子である。
本実施の形態の半導体装置によれば、Ａｕバンプと対向する接続パッド２１の接続面２１Ａに従来のはんだ１０４よりも厚さの厚いはんだ溜り１５を設けることにより、Ａｕバンプ１３に高さばらつきが存在した場合や配線基板１１に反りが発生した場合でも、Ａｕバンプ１３と接続パッド２１とを接合させることが可能となるため、配線基板１１と半導体チップ１２と間の電気的な接続信頼性を向上させることができる。
図９〜図１５は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図９〜図１５において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図９〜図１５を参照して、本実施の形態の半導体装置１０の製造方法について説明する。始めに、図９に示す工程では、周知の手法により、配線基板１１を形成する。
次いで、図１０に示す工程では、めっき法により、接続パッド２１の接続面２１Ａ及び側面１２Ｂにはんだ１４を形成する（はんだ形成工程）。具体的には、はんだ１４は、電解めっき法により形成するとよい。このように、電解めっき法を用いてはんだ１４を形成することにより、無電解めっき法を用いた場合と比較して、はんだ１４の厚さＭ１を厚くすることが可能となるため、後述する図１２に示す工程において形成されるはんだ溜り１５の厚さを厚くすることができる。
接続パッド２１の接続面２１Ａ及び側面１２Ｂに形成するはんだ１４の厚さＭ１は、例えば、１μｍ〜３μｍとすることができる。また、はんだ１４としては、例えば、Ｓｎはんだ又はＳｎ系合金はんだを用いることができる。Ｓｎ系合金はんだとしては、例えば、Ｓｎ−Ａｇはんだ、Ｓｎ−Ｃｕはんだ、Ｓｎ−Ａｇ−Ｃｕはんだ等を用いることができる。
次いで、図１１に示す工程では、半導体チップ１２に設けられた複数の電極パッド３１にＡｕバンプ１３を形成する。Ａｕバンプ１３は、例えば、電解めっき法やＡｕワイヤにより形成することができる。
次いで、図１２に示す工程では、図９に示す構造体をはんだ１４の融点以上に加熱して、はんだ１４を溶融（リメルト）させる。これにより、接続パッド２１の側面１２Ｂに形成されたはんだ１４の一部が表面張力により接続パッド２１の接続面２１Ａに集まって、接続パッド２１の接続面２１Ａに凸形状とされたはんだ溜り１５が形成される（はんだ溜り形成工程）。はんだ１４を溶融させる際の温度は、はんだ１４の融点以上で、かつ半導体チップ１２の耐熱温度（例えば、３００℃）よりも低い温度にするとよい。このような温度にすることにより、はんだ１４を溶融させる際の熱により、半導体チップ１２が破損することを防止できる。
はんだ溜り１５の厚さＭ２は、例えば、３μｍ〜９μｍにするとよい。例えば、はんだ１４の厚さＭ１が３μｍの場合、はんだ１４を溶融させることにより、はんだ溜り１５の厚さＭ２は、８μｍ程度の厚さになる。
このように、従来の接続パッド１０８上に形成されたはんだ１０４よりも厚さの厚いはんだ溜り１５を接続面２１Ａに形成することにより、Ａｕバンプ１３に高さばらつきが存在した場合や配線基板１１に反りが発生した場合でも、はんだ溜り１５とＡｕバンプ１３とを接合させることが可能となるので、配線基板１１と半導体チップ１２と間の電気的な接続信頼性を向上させることができる。
また、Ａｕバンプ１３とはんだ溜り１５とを接合させる前に、はんだ１４を溶融させることにより、めっき法により形成されたはんだ１４に存在する微細なボイドをはんだ１４（接続パッド２１の接続面２１Ａに設けられたはんだ）及びはんだ溜り１５から消失させることが可能となる。これにより、はんだ１４（接続パッド２１の接続面２１Ａに設けられたはんだ）及びはんだ溜り１５が緻密な構造となるため、例えば、配線基板１１のパッド２５にはんだボール１７を形成する際の熱処理工程（図１５参照）や半導体装置１０の高温検査工程において、はんだ溜り１５に含まれるＳｎがＡｕバンプを介して、電極パッド３１に拡散することを防止できる。
次いで、図１３に示す工程では、図１２に示す構造体を洗浄（例えば、純水による洗浄）し、その後、はんだ溜り１５が形成された接続パッド２１の接続面２１ＡにＡｕバンプ１３を載置して、はんだ溜り１５とＡｕバンプ１３とを接合させる（接合工程）。
このとき、Ａｕバンプ１３に高さばらつきが存在する場合や配線基板１１に反りが存在した場合でも、はんだ溜り１５の厚さが従来のはんだ１０４よりも厚いため、Ａｕバンプ１３とはんだ溜り１５とを接合させることが可能となる。これにより、配線基板１１と半導体チップ１２と間の電気的な接続信頼性を向上させることができる。
次いで、図１４に示す工程では、毛細管現象により、半導体チップ１２と配線基板１１との隙間を充填するように、アンダーフィル樹脂１６を形成する（アンダーフィル樹脂形成工程）。このように、半導体チップ１２と配線基板１１との隙間を充填するように、アンダーフィル樹脂１６を形成することにより、半導体チップ１２と配線基板１１との間の接続強度（特に、はんだ溜り１５とＡｕバンプ１３の接合部分の強度）を補強することができる。
次いで、図１５に示す工程では、図１４に示す構造体を加熱した状態で、パッド２５にはんだボール１７を形成する。これにより、半導体チップ１２と配線基板１１とがフリップチップ接続された半導体装置１０が製造される。なお、図１４に示す構造体に設けられたはんだ１４及びはんだ溜り１５には、微細なボイドが存在しないため、図１５に示す工程における加熱処理により、図１４に示す構造体に設けられたはんだ１４及びはんだ溜り１５に含まれるＳｎが、Ａｕバンプ１３を介して、半導体チップ１２の電極パッド３１に拡散することはない。
本実施の形態の半導体装置の製造方法によれば、従来の接続パッド１０８上に形成されたはんだ１０４よりも厚さの厚いはんだ溜り１５を接続面２１Ａに形成することにより、Ａｕバンプ１３に高さばらつきが存在した場合や配線基板１１に反りが発生した場合でも、はんだ溜り１５とＡｕバンプ１３とを接合させることが可能となるので、配線基板１１と半導体チップ１２と間の電気的な接続信頼性を向上させることができる。
また、Ａｕバンプ１３とはんだ溜り１５とを接合させる前に、はんだ１４を溶融させることにより、めっき法により形成されたはんだ１４に存在する微細なボイドを接続パッド２１の接続面２１Ａに設けられたはんだ１４及びはんだ溜り１５から消失させることが可能となる。これにより、接続パッド２１の接続面２１Ａに設けられたはんだ１４及びはんだ溜り１５が緻密な構造となるため、例えば、配線基板１１のパッド２５にはんだボール１７を形成する際の熱処理工程（図１５参照）や半導体装置１０の高温検査工程において、はんだ溜り１５に含まれるＳｎがＡｕバンプを介して、電極パッド３１に拡散することを防止できる。
なお、本実施の形態では、外部接続端子として機能するはんだボール１７を半導体装置１０に設けた場合を例に挙げて説明したが、本実施の形態は、はんだボール１７を備えていない半導体装置にも適用可能である。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、配線基板の接続パッドに設けられたはんだと、半導体チップの電極パッドに設けられたＡｕバンプとを接合させることにより、半導体チップと配線基板とをフリップチップ接続した半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
符号の説明
１０ 半導体装置
１１ 配線基板
１２ 半導体チップ
１３ Ａｕバンプ
１４ はんだ
１５ はんだ溜り
１６ アンダーフィル樹脂
１７ はんだボール
１８ 基板本体
１８Ａ 上面
１８Ｂ 下面
１９ 貫通ビア
２１ 接続パッド
２１Ａ 接続面
２１Ｂ 側面
２３，２９ ソルダーレジスト
２３Ａ，２９Ａ 開口部
２４ 配線
２５ パッド
２７ 貫通孔
３１ 電極パッド
Ｍ１，Ｍ２ 厚さ

Claims (4)

  1. 複数の電極パッドを有した半導体チップと、前記電極パッドと対向する接続パッドを有した配線基板と、を備え、
    前記複数の電極パッドに設けられたＡｕバンプと、前記接続パッドに設けられたはんだとを接合させることにより、前記半導体チップと前記配線基板とをフリップチップ接続する半導体装置の製造方法であって、
    めっき法により、前記Ａｕバンプと対向する前記接続パッドの接続面と、前記接続パッドの側面とに前記はんだを形成するはんだ形成工程と、
    前記はんだを溶融させて、前記接続パッドの接続面に凸形状とされたはんだ溜りを形成するはんだ溜り形成工程と、
    前記はんだ溜りが形成された前記接続面に前記Ａｕバンプを載置することにより、前記はんだ溜りと前記Ａｕバンプとを接合させる接合工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記はんだ形成工程では、前記はんだを電解めっき法により形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記はんだ溜り形成工程では、前記はんだを該はんだの融点以上で、かつ前記半導体チップの耐熱温度よりも低い温度で加熱することにより、前記はんだを溶融させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記接合工程後に、前記半導体チップと前記配線基板との隙間を充填するようにアンダーフィル樹脂を形成するアンダーフィル樹脂形成工程を設けたことを特徴とする請求項１ないし３のうち、いずれか一項記載の半導体装置の製造方法。
JP2007025861A 2007-02-05 2007-02-05 半導体装置の製造方法 Pending JP2008192833A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007025861A JP2008192833A (ja) 2007-02-05 2007-02-05 半導体装置の製造方法
KR1020080007383A KR20080073213A (ko) 2007-02-05 2008-01-24 반도체 장치의 제조 방법
US12/021,664 US7901997B2 (en) 2007-02-05 2008-01-29 Method of manufacturing semiconductor device
TW097104164A TW200836309A (en) 2007-02-05 2008-02-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007025861A JP2008192833A (ja) 2007-02-05 2007-02-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008192833A true JP2008192833A (ja) 2008-08-21
JP2008192833A5 JP2008192833A5 (ja) 2010-02-25

Family

ID=39676522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007025861A Pending JP2008192833A (ja) 2007-02-05 2007-02-05 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7901997B2 (ja)
JP (1) JP2008192833A (ja)
KR (1) KR20080073213A (ja)
TW (1) TW200836309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084681A (ja) * 2010-10-12 2012-04-26 Shinko Electric Ind Co Ltd 電子部品装置及びその製造方法と配線基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143096B2 (en) * 2008-08-19 2012-03-27 Stats Chippac Ltd. Integrated circuit package system flip chip
TWI559826B (zh) * 2015-12-14 2016-11-21 財團法人工業技術研究院 接合結構及可撓式裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217388A (ja) * 2004-01-30 2005-08-11 Phoenix Precision Technology Corp 半導体パッケージ基板のプリ半田構造及びその製法
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2007201469A (ja) * 2006-01-23 2007-08-09 Samsung Electro Mech Co Ltd 半導体パッケージ用プリント基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121734B2 (ja) 1994-11-18 2001-01-09 新日本製鐵株式会社 半導体装置及び半導体装置バンプ用金属ボール
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
US7880317B2 (en) * 2005-11-22 2011-02-01 Sony Corporation Semiconductor device and method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217388A (ja) * 2004-01-30 2005-08-11 Phoenix Precision Technology Corp 半導体パッケージ基板のプリ半田構造及びその製法
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2007201469A (ja) * 2006-01-23 2007-08-09 Samsung Electro Mech Co Ltd 半導体パッケージ用プリント基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084681A (ja) * 2010-10-12 2012-04-26 Shinko Electric Ind Co Ltd 電子部品装置及びその製造方法と配線基板

Also Published As

Publication number Publication date
KR20080073213A (ko) 2008-08-08
TW200836309A (en) 2008-09-01
US7901997B2 (en) 2011-03-08
US20080188040A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
KR101607790B1 (ko) 반도체 장치 제조 방법 및 반도체 장치
JP2006279062A (ja) 半導体素子および半導体装置
JP2007128982A (ja) 半導体バンプ接続構造体及びその製造方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JPH09260428A (ja) 半導体装置及びその実装方法
JP2001085470A (ja) 半導体装置及びその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2008192833A (ja) 半導体装置の製造方法
JP2007243106A (ja) 半導体パッケージ構造
JP2006351935A (ja) 半導体チップ実装基板及びそれを用いた半導体装置
JP2010219507A (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP5113793B2 (ja) 半導体装置およびその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP2007048987A (ja) フリップチップ実装方法
JP2008244277A (ja) 半導体装置及びその製造方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JPH10116927A (ja) 接続端子及びその形成方法
JP2012028437A (ja) 半導体装置とその製造方法
JP3078516B2 (ja) 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体
JP4946965B2 (ja) 電子部品実装装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313