JP2006351935A - 半導体チップ実装基板及びそれを用いた半導体装置 - Google Patents

Abstract

【課題】 フリップチップボンディングで搭載する半導体チップと実装基板との接続部におけるクラックを防止可能な実装基板と、このような実装基板に半導体チップを搭載した半導体装置を提供すること。
【解決手段】 本発明の半導体チップの実装基板１は、基板本体３に接合したインターポーザ４を有し、インターポーザ４を貫通してその両面から突出したはんだ材料の接続部材６の一端が基板本体３に接続し、他端がチップとの接続部８を形成していることを特徴とする。本発明の半導体装置は、実装基板１のはんだ材料の接続部８と半導体チップのはんだバンプをリフローにより接続して得られる。
【選択図】 図１

Description

本発明は、フリップチップボンディングで搭載する半導体チップと実装基板との接続部でクラックが発生するのを防止可能な実装基板と、このような実装基板に半導体チップを搭載した半導体装置に関する。

半導体パッケージの小型化や高密度実装を実現するのに、フリップチップボンディング技術が使用されている。フリップチップボンディングでは、図６（ａ）に示したように、実装基板１０１の接続パッド１０２に形成したはんだバンプ１０３と、半導体チップ１０４の電極１０５に形成したはんだバンプ１０６とを接触させ、加熱溶融させて、図６（ｂ）に示したバンプ接続部１０７を形成することにより、基板１０１とチップ１０４とを接続する。その後、図６（ｃ）に示したように、基板１０１とチップ１０４の間にアンダーフィル材１０８を注入して熱硬化させ、基板１０１にチップ１０４を実装した半導体装置が得られる。

フリップチップボンディングによる基板へのチップの実装につきまとう問題に対し、様々な技術文献が知られている。例えば、特許文献１には、バンプによる安定な接続を実現するために、接触面積のばらつきを抑制することが記載されている。特許文献２には、接続部の熱膨張差に起因する断線防止のために、バンプによりチップと実装基板を接続し、アンダーフィル材を注入し、そしてアンダーフィル材を硬化する間、チップと基板をアンダーフィル材の注入温度を超える温度に保つ実装方法が開示されている。

特許文献２にも示されているように、フリップチップボンディングで接続する基板とチップとの熱膨張係数の違いのために基板とチップとの接合界面に発生するクラックによって、基板とチップとの導通が妨げられることがある。その防止のために、（１）基板とチップの間にインターポーザを配置して、基板とチップの熱膨張差に由来する応力を緩和することによりクラックの発生を抑制すること（特許文献３）や、（２）バンプピッチの異なるチップと基板の接続を可能にする配線パターンを形成したインターポーザを利用して、チップ電極と異なるピッチでパッドを形成した基板にチップを搭載すること（特許文献４）が行われている。

特開平５−１４４８８８号公報 特開平１０−１７３００５号公報 特開平５−１９８６９７号公報 特開平１−２５８４５７号公報

ところが、上記（１）と（２）のいずれの場合にも、インターポーザとチップあるいは基板との接続は異種材料の接合による（（１）の場合は、インターポーザの貫通孔に充填された金属材料とはんだとの接合になり、（２）の場合は、パターン配線の材料とはんだとの接合になる）ため、基板とチップの熱膨張差による応力のために接続部に発生するクラックの防止効果は、依然として不十分である。

本発明の目的は、フリップチップボンディングで搭載する半導体チップと実装基板との接続部におけるクラックを防止可能な実装基板と、このような実装基板に半導体チップを搭載した半導体装置を提供することである。

本発明による半導体チップの実装基板は、基板本体に接合したインターポーザを有し、インターポーザを貫通してその両面から突出したはんだ材料の接続部材の一端が基板本体に接続し、他端がチップとの接続部を形成していることを特徴とする。

本発明の半導体チップ実装基板は、基板本体とインターポーザとの間に介在してそれらを接合する複数の部材を有することができる。これらの部材は、インターポーザの周縁部に沿って位置するのが好ましい。

インターポーザは、シリコンシート、ガラスシート、セラミックシート、又は樹脂シートを基礎材料とすることができる。シリコンシートの場合は、全面に酸化絶縁膜を有することができる。

本発明の半導体装置は、本発明の実装基板に半導体チップを搭載したものであって、実装基板の基板本体と実装基板に搭載された半導体チップとが、実装基板の基板本体に接合したインターポーザを貫通しその両面から突出したはんだ材料の接続部材を介して接続されていることを特徴とする。

本発明の半導体装置は、半導体チップとインターポーザの間、及びインターポーザと基板本体の間にアンダーフィル材を含むことができる。

本発明においては、半導体チップとこれを搭載する基板本体との間にインターポーザを介在させ、チップと基板本体とをインターポーザを貫通するはんだ材料の接続部材により直接接続することにより、チップと基板本体との熱膨張差に起因する接続部のストレスの緩和が可能になり、接続部のクラック発生の防止が可能になる。チップと基板本体とを接続する接続部材の長さを調整することで、接続部のストレスの緩和をより効果的に行うこともできる。

図１の模式図に示したように、本発明の半導体チップ実装基板１は、基板本体３とインターポーザ４により構成される。基板本体３としては、半導体チップを搭載するための通常の配線基板等を使用することができる。

インターポーザ４は、絶縁性のシート材料で形成されて基板本体のチップ搭載面に固定して設けられる。インターポーザ４は貫通孔５を有し、貫通孔５にははんだ材料が充填されて接続部材６を形成しており、接続部材６の一端は基板本体３の接続パッド７に接続しており、他端はインターポーザのチップ搭載面から突出してチップとの接続部８を形成している。基板本体３の両面には、インターポーザ４の接続部材６との接続箇所を除いて、ソルダレジスト層９が形成されている。

本発明の実装基板の製造方法の一例を説明する。
図２（ａ）に示したように、インターポーザの基礎材料であるシリコンのシート１１を用意する。このシリコンシート１１の厚さは、例えば２０〜３０μｍでよい。レーザ加工又はドライエッチングにより、シリコンシート１１に貫通孔１２を形成し（図２（ｂ））、続いてシリコンシート１１を熱酸化処理して、貫通孔１２の内壁を含む全表面に絶縁膜（酸化膜）を形成する。絶縁膜の厚さは数十ｎｍ程度でよい。シリコンシート１１の表面の熱酸化絶縁膜は、簡略化のために図示していない。

熱酸化絶縁膜の形成後、図２（ｃ）に示したように、シリコンシート１１の表面に表面膜１３ａ、１３ｂを形成する。表面膜１３ａ、１３ｂは、後の半導体チップ実装時に使用されるアンダーフィル材との密着性を高めるのに有効である。表面膜材料としては、ポリイミドやエポキシ等の樹脂材料を使用することができる。表面膜１３ａ、１３ｂの厚さは、２〜５μｍ程度でよい。樹脂材料の表面膜１３ａ、１３ｂは、スクリーン印刷法を利用して、シリコンシート１１の貫通孔１２に対応した開口を有する膜として形成することができる。あるいは、ホトリソグラフィー法を利用して、感光性樹脂材料を塗布し、又は感光性樹脂材料のフィルムを貼着し、露光、現像して、貫通孔１２に対応した開口を有する表面膜１３ａ、１３ｂを形成してもよい。表面膜は、シリコンシート１１の貫通孔１２を塞がない限り、貫通孔１２の内壁に形成されても差し支えない。

続いて、基板本体に面する側の表面膜１３ｂに、基板本体とインターポーザとの間に介在してそれらを接合する部材として、図２（ｄ）に示したように複数の接合突起１４を形成する。接合突起１４は、表面膜１３ｂの周縁部に設けるのが好ましい。表面膜１３ｂの周縁部に沿って複数形成される接合突起１４は、シリコンシート１１を基礎材料として作製されるインターポーザと基板本体の間に、後の半導体チップ実装時にアンダーフィル材を注入するのを可能にする。接合突起１４の高さは、例えば２０〜３０μｍとすることができる。接合突起１４は、表面膜１３ａ、１３ｂと同じ材料で形成することができ、そして表面膜１３ａ、１３ｂの場合と同様にスクリーン印刷法やホトリソグラフィー法を利用して、所要の位置に形成することができる。

突起１４の形成後、表面膜表面と突起表面の粗化処理を行ってもよい。この粗化処理は、後の半導体チップ実装時に使用されるアンダーフィル材との密着性を高めるのに有効である。粗化処理には、過マンガン酸溶液による処理や、プラズマ処理を利用することができる。

図２（ｅ）に示したように、接合突起１４の表面に接着層１５を形成して、インターポーザ１０を完成する。接着層１５は、例えばポリイミドやエポキシ系の樹脂を塗布して形成することができる。接着層１５の厚さは、５〜１０μｍほどでよい。

次に、図３（ａ）に示したように、搭載する半導体チップのはんだバンプに接続するパッド２１を備え、はんだ材料２２として、当該パッド２１にはんだペーストを塗布又ははんだボールを載置した基板本体２０を用意し、インターポーザ１０の貫通孔１２の位置と基板本体２０のはんだ材料２２の位置が一致するように位置合せを行ってから、インターポーザ１０を接着層１５により基板本体２０に接合する。基板本体２０の両面に、はんだ材料２２が露出した部分を除いて位置しているのは、ソルダレジスト層２４である。

図３（ｂ）に示したように、接合したインターポーザ１０の上に、インターポーザ１０の貫通孔に対応する開口を設けたはんだマスク２６を配置し、はんだペーストを印刷して、はんだペースト２７が基板本体２０のはんだ材料２２と接触するように貫通孔１２内にはんだペーストを充填し、且つ貫通孔の開口部から上に盛り上がった部分を形成する。

はんだマスク２６を取り除いてから、インターポーザ１０を貫通するはんだペースト２７と基板本体２０のはんだ材料２２を加熱によりリフローさせて一体化させ、図３（ｃ）に２８で示した接続部材を形成する。これにより、インターポーザ１０を貫通するはんだ材料の接続部材２８が基板本体２０の接続パッド２１に接続し、且つ、インターポーザ１０のチップ搭載面から突出してチップとの接続部２９を形成した、本発明の実装基板３０が得られる。インターポーザ１０のチップ搭載面から突出したチップ接続部２９の高さと直径は、例えばともに２０〜３０μｍ程度でよい。

本発明の実装基板においては、インターポーザ１０と基板本体２０との間に介在し、それらを接合する部材として作用する接合突起１４の高さを変えることにより、インターポーザ１０を貫通する接続部材２８の長さを調整することができ、そしてそれにより、実装基板の接続部材２８と実装チップとの界面に生じるストレスを効果的に緩和することができる。

本発明の実装基板では、全面に絶縁膜（熱酸化膜）を形成したシリコンシート以外の絶縁性材料を基礎材料とするインターポーザを採用することも可能である。例えば、ガラスシート、セラミックシート、あるいは樹脂シートなどで作製したインターポーザを使用することができる。

ガラスシート又はセラミックシートを使用する場合には、図４（ａ）に示したように、厚さが例えば２０〜３０μｍのシート４１を用意し、そして図４（ｂ）に示したように、その両面に表面膜４２を形成する。表面膜４２は、先に説明したシリコンシートを使用した例で用いたのと同様のポリイミド又はエポキシ樹脂で形成することができ、厚さは２〜５μｍほどでよい。表面膜４２も、後の半導体チップ実装時に使用されるアンダーフィル材との密着性を高めるのに有効である。続いて、例えばレーザ加工、又はドリル加工により、図４（ｃ）に示したようにシート４１と表面膜４２を貫通する貫通孔４３を形成する。この後は、シリコンシートを使用した先の例で図２（ｄ）以降を参照して説明したのと同じ工程により、本発明の実装基板を作製することができる。

一方、インターポーザ用に樹脂シートを使用する場合には、樹脂シートとしてポリイミド又はエポキシ等の樹脂シートを使用することができる。このような樹脂シートは、シリコン、ガラス又はセラミック等のシートに比べ、アンダーフィル材との密着性が良好なため、シリコン、ガラス又はセラミック等のシートの場合に必用な表面膜を形成することなく、インターポーザの作製に供することができる。この場合も、レーザ加工又はドリル加工などにより樹脂シートに貫通孔を形成してから、シリコンシートを使用した先の例で図２（ｄ）以降を参照して説明したのと同様の工程により、本発明の実装基板を作製することができる。

本発明の実装基板には、次に説明するようにして半導体チップを搭載することができる。図５（ａ）に示したように、本発明の実装基板５１のインターポーザ５４から突出したはんだ材料の接続部５５（これは実装基板５１の接続部材５３の一部分である）と、半導体チップ５６のはんだバンプ５７とを接触させて、それらをリフローさせることにより、実装基板５１の接続部材５３とチップ５６のバンプ５７とを接続する。これにより、半導体チップ５６が実装基板５１に接続され、本発明の半導体装置が得られる。本発明の半導体装置においては、図５（ｂ）に示したように、半導体チップ５６とインターポーザ５４の間、及びインターポーザ５４と基板本体５２の間にアンダーフィル材５８を充填し、硬化させることができる。

本発明の実装基板を説明する模式図である。 本発明の実装基板の製造工程の一部を説明する図である。 本発明の実装基板の製造工程の残りを説明する図である。 本発明の別態様の実装基板の製造工程を説明する図である。 本発明の半導体装置とその製造を説明する図である。 フリップチップボンディングによる従来の半導体装置の製造を説明する図である。

符号の説明

１ 半導体チップ実装基板
３ 基板本体
４ インターポーザ
５、１２ 貫通孔
６ 接続部材
７ 接続パッド
８ 接続部
１１ シリコンシート
１３ａ、１３ｂ 表面膜
１４ 接合突起
１５ 接着層
２０ 基板本体
２１ パッド
２２ はんだ材料
２７ はんだペースト
２８ 接続部材
３０ 実装基板

Claims (11)

1. 基板本体に接合したインターポーザを有し、インターポーザを貫通してその両面から突出したはんだ材料の接続部材の一端が基板本体に接続し、他端がチップとの接続部を形成していることを特徴とする半導体チップ実装基板。
2. 前記基板本体と前記インターポーザとの間に介在してそれらを接合する複数の部材を有することを特徴とする、請求項１記載の半導体チップ実装基板。
3. 前記基板本体と前記インターポーザとの間に介在する前記部材が当該インターポーザの周縁部に沿って位置している、請求項２記載の半導体チップ実装基板。
4. 前記インターポーザの基礎材料が、シリコンシート、ガラスシート、セラミックシート、又は樹脂シートである、請求項１から３までのいずれか１つに記載の半導体チップ実装基板。
5. 前記シリコンシートが全面に酸化絶縁膜を有する、請求項４記載の半導体チップ実装基板。
6. 実装基板の基板本体と実装基板に搭載された半導体チップとが、実装基板の基板本体に接合したインターポーザを貫通しその両面から突出したはんだ材料の接続部材を介して接続されていることを特徴とする半導体装置。
7. 前記基板本体と前記インターポーザとの間にそれらを接合する複数の部材が介在していることを特徴とする、請求項６記載の半導体装置。
8. 前記基板本体と前記インターポーザとの間に介在する前記部材が当該インターポーザの周縁部に沿って位置している、請求項７記載の半導体装置。
9. 前記インターポーザの基礎材料が、シリコンシート、ガラスシート、セラミックシート、又は樹脂シートである、請求項６から８までのいずれか１つに記載の半導体装置。
10. 前記シリコンシートが全面に酸化絶縁膜を有する、請求項９記載の半導体装置。
11. 前記半導体チップと前記インターポーザの間、及び前記インターポーザと前記基板本体の間にアンダーフィル材を含む、請求項６から１０までのいずれか１つに記載の半導体装置。

Images