JP2007258448A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007258448A
JP2007258448A JP2006080903A JP2006080903A JP2007258448A JP 2007258448 A JP2007258448 A JP 2007258448A JP 2006080903 A JP2006080903 A JP 2006080903A JP 2006080903 A JP2006080903 A JP 2006080903A JP 2007258448 A JP2007258448 A JP 2007258448A
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
package substrate
heat spreader
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006080903A
Other languages
English (en)
Inventor
Masahisa Iwakiri
昌久 岩切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006080903A priority Critical patent/JP2007258448A/ja
Publication of JP2007258448A publication Critical patent/JP2007258448A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ヒートスプレッダのはんだ付け作業時における不良発生を防止した半導体装置を提供する。
【解決手段】実装面においてパッケージ基板１に実装され、反対面にはんだ接合面２を備える半導体チップ３と、パッケージ基板１に対向して半導体チップ３の収容空間４の内壁面を構成する基板対向面５から半導体チップ３のはんだ接合面２に向けて突出する接合突部６を備えたヒートスプレッダ７とを有し、ヒートスプレッダ７と半導体チップ３とは、接合突部６と半導体チップ３との突き当て部を越えて、前記接合突部６をほぼ等幅で包囲する基板対向面５上の領域まで広がったはんだ層８を介して接合される。
【選択図】 図１

Description

本発明は半導体装置に関するものである。
半導体チップにヒートスプレッダをはんだ付けした半導体装置としては、特許文献１に記載されたものが知られている。この従来例において、放熱部材（ヒートスプレッダ）には基板（パッケージ基板）上に実装される半導体チップへの接合部が形成され、該接合部上に供給されたリフロー用はんだをリフローして半導体チップにはんだ付けされる。
特開平５-１８３０７６号公報
しかし、上述した従来例において、ヒートスプレッダと半導体素子との接合境界における空隙の発生を防止し、伝熱抵抗を可及的に低くするために十分な量のはんだを供給しようとすると、リフロー時のパッケージ基板側へのはんだ流出が生じ、パッケージ基板上のパターンショート、パッケージ基板１に実装されている他の電子部品の短絡等を引き起こす虞がある。
とりわけ、リフロー用はんだにはんだシートを使用する場合、リフロー工程時のはんだ層内の空孔発生を防止するためにはんだシートに与えられる余圧等によってはんだシート内に発生した大きな内圧が溶融とともに一気に解放される。この場合、溶融はんだの容積増加による内圧解放が急激であると、気相との境界に形成され、表面張力の増加に寄与している酸化膜が部分的に破壊され、酸化膜破壊箇所からの溶融はんだの飛沫放出、あるいは集中流出が発生する。
このような現象が発生すると、はんだがパッケージ基板の素子搭載領域に流出し、上述した問題を発生させる。
本発明は、以上の欠点を解消すべくなされたものであって、ヒートスプレッダのはんだ付け作業時における不良発生を確実に防止することのできる半導体装置の提供を目的とする。
半導体装置はパッケージ基板１上に実装される半導体チップ３と、半導体チップ３からの発熱を放熱して半導体チップ３を冷却するヒートスプレッダ７とを有する。半導体チップ３のパッケージ基板１への実装は、フリップ実装のみならず、ＡＢＧＡ（Advanced Ball Grid Array）等のキャビティダウン型のワイヤボンディング、あるいはＴＢＧＡ（Tape Ball Grid Array）等のテープボンディング実装等であってもよく、テープボンディング実装の場合には、パッケージ基板１としてＴＡＢテープが使用される。
ヒートスプレッダ７には、半導体チップ３のはんだ接合面２に接合される接合突部６が形成され、該接合突部６の端面を半導体チップ３のはんだ接合面２に突き当てる状態ではんだ付けされる。ヒートスプレッダ７と半導体チップ３とを接合するためのはんだ層８は、ヒートスプレッダ７に形成される接合突部６と半導体チップ３のはんだ接合面２との突き当て界面を越えてヒートスプレッダ７の広い領域に拡張しており、溶融前のはんだは、当該領域へのはんだ層８の形成のために十分な量が供給される。
突き当て界面における接合必要量に比して過多のはんだを供給し、ヒートスプレッダ７の残余の表面部において過多量を吸収する本発明において、突き当て界面への接合分のみを供給する上記従来例に比して、はんだ溶融前後の容積変化率を低くすることができる。
この結果、はんだシート１０の溶融時における内圧の過度の上昇が防止されるために、酸化膜の破断が確実に防止され、パッケージ基板１の短絡危険域へのはんだ流出に伴う短絡が防止される。
本発明によれば、ヒートスプレッダのはんだ付け作業時における不良発生を確実に防止することができる。
図１にＦＣＢＧＡ（フリップチップボールグリッドアレイ）パッケージとして構成された本発明の実施の形態を示す。図において１は有機基板材料、あるいはガラスセラミックにより形成されるパッケージ基板、３はこのパッケージ基板１の中央部に実装される半導体チップである。
パッケージ基板１のチップ搭載面には図外の接続ランドと、パターン配線が形成されるとともに、裏面には、上記ランド、あるいはパターン配線と図外のビア、あるいは内層配線を介して接続される接続用バンプ１ａの多数がマトリクス状に配置される。このパッケージ基板１の表面は、必要に応じて、電気的接続部を除いて全面に渡り絶縁皮膜が施される。
また、パッケージ基板１のチップ搭載面は、半導体チップ３に加えて、例えば当該半導体チップ３に構築された回路とのインタフェイス回路の一部を構成する抵抗、コンデンサ等のチップ外周部品１１が実装される。
さらに、パッケージ基板１のチップ搭載面には、半導体チップ３、および電子部品の搭載エリアを囲むように枠形状のスティフナ１２が固定される。スティフナ１２はパッケージ基板１の反り等の有害な変形、あるいはパッケージへの外力負荷時の破断を防止するために使用され、例えばエポキシ系の接着シート１２ａ等によりパッケージ基板１上に固定される。
半導体チップ３は、上記パッケージ基板１、スティフナ１２、および後述するヒートスプレッダ７により包囲される収容空間４内に配置され、回路形成面に形成されたはんだ電極３ａを利用してパッケージ基板１上の接続ランドに接続される。パッケージ基板１への接合部の防食、塵埃等の付着による短絡を防止するために、接合部には絶縁性を有するアンダーフィル樹脂１３が充填される。アンダーフィル樹脂１３には、例えば、エポキシを主成分とする合成樹脂が使用される。
また、半導体チップ３の回路形成面の反対面には、はんだ濡れ性を高めて後述するヒートスプレッダ７とのはんだ接合状態を良好にするために、ウエハプロセス内でＣｕ、Ａｕ等を成膜してメタライズ処理が施される。
ヒートスプレッダ７は熱伝導性能の良好な材料により形成される板状部材であり、パッケージ基板１に対向して収容空間４の内壁面の一部を構成する基板対向面５から突出する接合突部６を備える。この接合突部６は、半導体チップ３のはんだ接合面２に対向する位置に配置され、ヒートスプレッダ７は、接合突部６と半導体チップ３との間に形成されるはんだ層８を介して接合される。
図１に示すように、はんだ層８は、半導体チップ３とヒートスプレッダ７との境界、および接合突部６の側壁部を超えて接合突部６基端部まで至っている。後述するように、溶融時の溶融はんだの流出域が気相との境界に生成される酸化膜の働きにより制御される結果、はんだ層８とチップ外周部品１１との接触が完全に防止される。
以上のように構成される半導体装置は、図１（ａ）に示すように、接続用バンプ１ａをリフローしてプリント基板Ａ上に実装されて使用され、かかるプリント基板Ａは、コンピュータ等の電子装置の構成部品として使用される。
図２に上記半導体装置の製造方法を示す。図２（ａ）に示すように、パッケージ製造に際して、まず、パッケージ基板１上にスティフナ１２を固定し、次いで、図２（ｂ）に示すように、パッケージ基板１上に半導体チップ３とチップ外周部品１１を実装する。また、パッケージ基板１上にスティフナ１２を固定する前に、パッケージ基板１上に半導体チップ３とチップ外周部品１１を実装しておくこともできる。半導体チップ３のパッケージ基板１上へのフリップチップ実装は、半導体チップ３に形成されるはんだ電極３ａをリフローして行われる。
この後、図２（ｃ）に示すように、フリップチップ実装面にアンダーフィル樹脂１３を充填し、硬化させ、次いで、図２（ｄ）に示すように、ヒートスプレッダ７の接合突部６と半導体チップ３との間に板厚０．４ｍｍ程度のはんだシート１０を介装させ、このはんだシート１０をリフロー炉内でリフローする。
はんだシート１０は、溶融時における過大な内圧変化が生じることのない十分な容積を有するように設定される。過大な内圧変化を防止には、はんだシート１０の面積を半導体チップ３のパッケージ基板１への投影面積より大きくすることが有効であるが、この実施の形態では、より十分な容積を確保するために、はんだシート１０は鍔部１０ａを備えてハット形状に形成され、ヒートスプレッダ７の接合突部６に被せられる。
リフロー炉内で溶融したはんだは、気相との境界にフィレットを作りながらヒートスプレッダ７の表面を流動した後、固化し、図２（ｅ）に示すように、半導体チップ３とヒートスプレッダ７とを機械的、熱的に接合する。リフロー前にはんだシート１０は十分な容積を有しているために、はんだ溶融時における半導体チップ３の溶融はんだ中への沈み込み等による容積変化率は少なくなる。この結果、溶融はんだ内の内圧が過度に高まって気液界面に生成される酸化物が破壊されることはないために溶融はんだが不用意に広がってパッケージ基板１上のチップ外周部品１１に付着し、短絡の原因となることがない。
以上のようにしてヒートスプレッダ７の接合が終了すると、次いで、図２（ｆ）に示すように、ヒートスプレッダ７上に必要に応じてヒートシンク１４を例えば、サーマルグリス、サーマルシートそして樹脂系接着剤のいずれかを使用して接合し、さらに、パッケージ基板１の裏面側に、上記ヒートスプレッダ７を接合しているはんだより低融点のはんだボールを供給した後、リフローして接続用バンプ１ａを形成して製造工程が終了する。
また、ヒートシンク１４とヒートスプレッダ７との接合は、熱伝導率をより高めるためにはんだ付けによっても行うことができる。この場合、ヒートシンク１４は、パッケージ基板１上に実装された半導体チップ３との接合前に予めヒートスプレッダ７に接合しておいても、あるいは半導体チップ３との接合時に同時にヒートスプレッダ７に接合しても良い。
図３に図１の変形例を示す。なお、この変形例の説明において、上述した実施の形態と実質的に同一の構成要素は、図中に同一符号を付して説明を省略する。
この変形例において、ヒートスプレッダ７の接合突部６の基端には全周に渡って凹溝９が形成される。図３（ｂ）に示すように、はんだシート１０は、ハット形状に形成され、鍔部１０ａを凹溝９内に嵌合させた状態で接合突部６を覆うように装着される。
このはんだシート１０をリフローすると、図３（ｃ）に示すように、はんだ層８は、接合突部６との境界部における高さが凹溝９に吸収されて低くなるために、パッケージ基板１上のチップ外周部品１１とはんだ層８との間隔（ｄ）が広くなるために、チップ外周部品１１へのはんだ層８の接触をより確実に防止できる。
本発明を示す図で、（ａ）は断面図、（ｂ）は（ａ）の１Ｂ-１Ｂ線断面図である。 半導体装置の製造工程を示す説明図である。 図１の変形例を示す図で、（ａ）は断面図、（ｂ）ははんだシート装着状態を示す図、（ｃ）ははんだリフロー後の状態を示す図である。
符号の説明
１ パッケージ基板
２ はんだ接合面
３ 半導体チップ
４ 収容空間
５ 基板対向面
６ 接合突部
７ ヒートスプレッダ
８ はんだ層
９ 凹溝
１０ はんだシート

Claims (5)

  1. 実装面においてパッケージ基板に実装され、反対面にはんだ接合面を備える半導体チップと、
    パッケージ基板に対向して半導体チップの収容空間の内壁面を構成する基板対向面から半導体チップのはんだ接合面に向けて突出する接合突部を備えたヒートスプレッダとを有し、
    前記ヒートスプレッダと半導体チップとは、接合突部と半導体チップとの突き当て部を越えて、前記接合突部をほぼ等幅で包囲する基板対向面上の領域まで広がったはんだ層を介して接合される半導体装置。
  2. 前記接合突部の基端部全周に前記はんだ層の展開領域を規制する凹溝が形成される請求項１記載の半導体装置。
  3. 請求項１または２記載の半導体装置が実装されたプリント基板。
  4. 請求項１または２記載の半導体装置が実装されたプリント基板が搭載された電子装置。
  5. パッケージ基板上に実装された半導体チップにヒートスプレッダをはんだ付けする工程を有し、
    該はんだ付け工程が、半導体チップに比して大面積のはんだシートをリフローして行われる半導体装置の製造方法。


JP2006080903A 2006-03-23 2006-03-23 半導体装置 Pending JP2007258448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080903A JP2007258448A (ja) 2006-03-23 2006-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080903A JP2007258448A (ja) 2006-03-23 2006-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2007258448A true JP2007258448A (ja) 2007-10-04

Family

ID=38632385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080903A Pending JP2007258448A (ja) 2006-03-23 2006-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2007258448A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182855A (ja) * 2009-02-05 2010-08-19 Nec Corp 半導体の冷却構造及びその製造方法
US8299607B2 (en) 2010-05-17 2012-10-30 Fujitsi Semiconductor Limited Semiconductor device
WO2017179264A1 (ja) * 2016-04-15 2017-10-19 オムロン株式会社 半導体装置の放熱構造
CN115954274A (zh) * 2021-10-06 2023-04-11 星科金朋私人有限公司 具有开窗式散热器的封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263457A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置
JPH05183076A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体パッケージ
JPH06232299A (ja) * 1993-02-03 1994-08-19 Nec Corp 半導体装置
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263457A (ja) * 1991-02-18 1992-09-18 Fujitsu Ltd 半導体装置
JPH05183076A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体パッケージ
JPH06232299A (ja) * 1993-02-03 1994-08-19 Nec Corp 半導体装置
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182855A (ja) * 2009-02-05 2010-08-19 Nec Corp 半導体の冷却構造及びその製造方法
US8299607B2 (en) 2010-05-17 2012-10-30 Fujitsi Semiconductor Limited Semiconductor device
US8933560B2 (en) 2010-05-17 2015-01-13 Fujitsu Semiconductor Limited Semiconductor device
US9472482B2 (en) 2010-05-17 2016-10-18 Socionext Inc. Semiconductor device
WO2017179264A1 (ja) * 2016-04-15 2017-10-19 オムロン株式会社 半導体装置の放熱構造
JP2017191903A (ja) * 2016-04-15 2017-10-19 オムロン株式会社 半導体装置の放熱構造
EP3327768A4 (en) * 2016-04-15 2019-05-01 Omron Corporation HEAT DISTRIBUTION STRUCTURE AND SEMICONDUCTOR ELEMENT
US10304754B2 (en) 2016-04-15 2019-05-28 Omron Corporation Heat dissipation structure of semiconductor device
CN115954274A (zh) * 2021-10-06 2023-04-11 星科金朋私人有限公司 具有开窗式散热器的封装
US20230118190A1 (en) * 2021-10-06 2023-04-20 STATS ChipPAC Pte. Ltd. Package with Windowed Heat Spreader
US11830785B2 (en) * 2021-10-06 2023-11-28 STATS ChipPAC Pte. Ltd. Package with windowed heat spreader

Similar Documents

Publication Publication Date Title
JP3196762B2 (ja) 半導体チップ冷却構造
TWI549204B (zh) Manufacturing method of semiconductor device
JP2010103244A (ja) 半導体装置及びその製造方法
JP6197319B2 (ja) 半導体素子の実装方法
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP3180800B2 (ja) 半導体装置及びその製造方法
JPH06260532A (ja) フリップチップの接続構造
JP6492768B2 (ja) 電子装置及びはんだ実装方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2007243106A (ja) 半導体パッケージ構造
JP2007258448A (ja) 半導体装置
JP2009105209A (ja) 電子装置及びその製造方法
JP2006100385A (ja) 半導体装置
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2008130992A (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2008098328A (ja) 電子部品の表面実装構造
TW201003864A (en) Chip package structure
JP5104149B2 (ja) 半導体装置およびその製造方法
JP2000164774A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101101

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101101

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004