JP2005340448A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005340448A JP2005340448A JP2004156268A JP2004156268A JP2005340448A JP 2005340448 A JP2005340448 A JP 2005340448A JP 2004156268 A JP2004156268 A JP 2004156268A JP 2004156268 A JP2004156268 A JP 2004156268A JP 2005340448 A JP2005340448 A JP 2005340448A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor device
- wiring pattern
- package
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】第1のパッケージ10と第2のパッケージ30と第1及び第2の配線パターン14,34を電気的に接続するコンタクト部46と、補強部50と、を有する。第1のパッケージ10は、第2のパッケージ30よりも熱膨張率が大きい。第2のパッケージ30は、第2のインターポーザ32が第1の半導体チップ16及び第1のインターポーザ12の上方にオーバーラップするように配置されている。コンタクト部46は、第1の配線パターン14に第1の端部が接続するとともに第2の配線パターン34に第2の端部が接続するように、第1及び第2のインターポーザ12,32の間に設けられている。補強部50は、コンタクト部46の一部を露出させ、かつ、コンタクト部46の第1の端部の周囲を被覆して設けられている。
【選択図】図2
Description
第1の配線パターンが形成された第1のインターポーザと、前記第1のインターポーザに搭載されるとともに前記第1の配線パターンと電気的に接続された第1の半導体チップと、を含む第1のパッケージと、
第2の配線パターンが形成された第2のインターポーザと、前記第2のインターポーザに搭載されるとともに前記第2の配線パターンと電気的に接続された第2の半導体チップと、を含む第2のパッケージと、
前記第1及び第2の配線パターンを電気的に接続するコンタクト部と、
補強部と、
を有し、
前記第1のパッケージは、前記第2のパッケージよりも熱膨張率が大きく、
前記第2のパッケージは、前記第2のインターポーザが前記第1の半導体チップ及び前記第1のインターポーザの上方にオーバーラップするように配置され、
前記コンタクト部は、前記第1の配線パターンに第1の端部が接続するとともに前記第2の配線パターンに第2の端部が接続するように、前記第1及び第2のインターポーザの間に設けられ、
前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第1の端部の周囲を被覆して設けられてなる。本発明によれば、補強部は、コンタクト部の第1の配線パターンに接続される第1の端部を被覆している。第1の配線パターンが形成される第1のパッケージは、第2のパッケージよりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部は、第1の配線パターンに接続される第1の端部に、より大きな応力が加えられるが、本発明では補強部によって効果的にコンタクト部を補強することができる。さらに、補強部がコンタクト部の一部を露出しているので、第1及び第2のパッケージの間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第1及び第2のパッケージの剥離を防止でき、第1及び第2のインターポーザの接合強度を向上させることができる。
(2)この半導体装置において、
前記第2の半導体チップを封止するように前記第2のインターポーザに設けられた封止部をさらに有し、
前記第1のインターポーザは、前記封止部よりも熱膨張率が大きくてもよい。
(3)この半導体装置において、
前記コンタクト部は、断面形状の最も大きい中間部を有し、
前記補強部は、前記コンタクト部の前記中間部を露出させるように設けられていてもよい。
(4)この半導体装置において、
前記補強部は、樹脂を含んでもよい。これによって、コンタクト部の周囲を接着補強することができる。
(5)この半導体装置において、
前記補強部は、フラックスを含んでもよい。これによって、例えばコンタクト部の材料であるろう材の濡れ性を高めて、コンタクト部と第1の配線パターンとの電気的接続を良好に行うことができる。
(6)この半導体装置において、
前記補強部は、ろう材を含んでもよい。これによって、コンタクト部と第1の配線パターンとの電気的接続を確実に達成することができる。
(7)この半導体装置において、
前記補強部は、第1の補強部であり、
第2の補強部をさらに有し、
前記第2の補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第2の端部の周囲を被覆して設けられていてもよい。これによれば、コンタクト部の一部を露出させつつ、コンタクト部の両側の端部を第1及び第2の補強部によって被覆するので、より効果的にコンタクト部を補強することができる。
(8)本発明に係る回路基板には、上記半導体装置が実装されている。
(9)本発明に係る電子機器は、上記半導体装置を有する。
(10)本発明に係る半導体装置の製造方法は、
(a)第1の配線パターンが形成された第1のインターポーザに、前記第1の配線パターンと電気的に接続するように第1の半導体チップを搭載することによって、第1のパッケージを形成すること、
(b)第2の配線パターンが形成された第2のインターポーザに、前記第2の配線パターンと電気的に接続するように第2の半導体チップを搭載することによって、第2のパッケージを形成すること、
(c)前記第2のパッケージを、前記第2のインターポーザが前記第1の半導体チップ及び前記第1のインターポーザの上方にオーバーラップするように配置すること、
(d)前記第1及び第2のインターポーザの間において、第1の材料から前記第1及び第2の配線パターンを電気的に接続するコンタクト部を形成し、前記第2の材料から補強部を形成すること、
を含み、
前記第1のパッケージは、前記第2のパッケージよりも熱膨張率が大きく、
前記コンタクト部は、前記第1の配線パターンに第1の端部が接続するとともに前記第2の配線パターンに第2の端部が接続してなり、
前記(d)工程で、前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第1の端部の周囲を被覆するように形成する。本発明によれば、補強部を、コンタクト部の第1の配線パターンに接続される第1の端部を被覆するように形成する。第1の配線パターンが形成される第1のパッケージは、第2のパッケージよりも熱膨張率が大きく、加熱時の膨張又は冷却時の収縮の割合が大きい。そのため、コンタクト部は、第1の配線パターンに接続される第1の端部に、より大きな応力が加えられるが、本発明では補強部によって効果的にコンタクト部を補強することができる。さらに、補強部がコンタクト部の一部を露出しているので、第1及び第2のパッケージの間には、水蒸気などを逃がす空間が形成されている。これによれば、水蒸気などの残留による第1及び第2のパッケージの剥離を防止でき、第1及び第2のインターポーザの接合強度を向上させることができる。
(11)この半導体装置の製造方法において、
前記(b)工程は、前記第2の半導体チップを封止するように前記第2のインターポーザに封止部を設けることをさらに含み、
前記第1のインターポーザは、前記封止部よりも熱膨張率が大きくてもよい。
(12)この半導体装置の製造方法において、
前記(d)工程前に、
前記第1の材料を前記第2のインターポーザに設け、
前記第2の材料を前記第1のインターポーザに設けてもよい。
(13)この半導体装置の製造方法において、
前記(d)工程前に、
前記第2の材料を前記第1及び第2のインターポーザのそれぞれに設け、
前記第1の材料を前記第1又は第2のインターポーザにおける前記第2の材料上に設け、
前記(d)工程で、
前記第2の材料のうち前記第1のインターポーザに設けられた部分から、前記補強部を第1の補強部として形成し、
前記第2の材料のうち前記第2のインターポーザに設けられた部分から、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第2の端部の周囲を被覆する第2の補強部を形成してもよい。これによれば、コンタクト部の一部を露出させつつ、コンタクト部の両側の端部を第1及び第2の補強部によって被覆するので、より効果的にコンタクト部を補強することができる。
図1は、本発明の第1の実施の形態に係る半導体装置を説明する平面図である。図2は、図1に示す半導体装置のII−II線断面図である。図3は、図2の部分拡大図である。
図11は、本発明の第2の実施の形態に係る半導体装置を説明する断面図である。本実施の形態では、半導体装置は第1及び第2の補強部70,72を有する。
16…第1の半導体チップ 30…第2のパッケージ 32…第2のインターポーザ
34…第2の配線パターン 36…第2の半導体チップ 44…封止部
46…コンタクト部 47…第1の端部 48…第2の端部 49…中間部
50…補強部 52…外部端子 60…第1のインターポーザ 62…第1の材料
64…第2の材料 66…第2の材料 70…第1の補強部 72…第2の補強部
Claims (13)
- 第1の配線パターンが形成された第1のインターポーザと、前記第1のインターポーザに搭載されるとともに前記第1の配線パターンと電気的に接続された第1の半導体チップと、を含む第1のパッケージと、
第2の配線パターンが形成された第2のインターポーザと、前記第2のインターポーザに搭載されるとともに前記第2の配線パターンと電気的に接続された第2の半導体チップと、を含む第2のパッケージと、
前記第1及び第2の配線パターンを電気的に接続するコンタクト部と、
補強部と、
を有し、
前記第1のパッケージは、前記第2のパッケージよりも熱膨張率が大きく、
前記第2のパッケージは、前記第2のインターポーザが前記第1の半導体チップ及び前記第1のインターポーザの上方にオーバーラップするように配置され、
前記コンタクト部は、前記第1の配線パターンに第1の端部が接続するとともに前記第2の配線パターンに第2の端部が接続するように、前記第1及び第2のインターポーザの間に設けられ、
前記補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第1の端部の周囲を被覆して設けられてなる半導体装置。 - 請求項1記載の半導体装置において、
前記第2の半導体チップを封止するように前記第2のインターポーザに設けられた封止部をさらに有し、
前記第1のインターポーザは、前記封止部よりも熱膨張率が大きい半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記コンタクト部は、断面形状の最も大きい中間部を有し、
前記補強部は、前記コンタクト部の前記中間部を露出させるように設けられてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記補強部は、樹脂を含む半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置において、
前記補強部は、フラックスを含む半導体装置。 - 請求項1から請求項5のいずれかに記載の半導体装置において、
前記補強部は、ろう材を含む半導体装置。 - 請求項1から請求項6のいずれかに記載の半導体装置において、
前記補強部は、第1の補強部であり、
第2の補強部をさらに有し、
前記第2の補強部は、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第2の端部の周囲を被覆して設けられてなる半導体装置。 - 請求項1から請求項7のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項7のいずれかに記載の半導体装置を有する電子機器。
- (a)第1の配線パターンが形成された第1のインターポーザに、前記第1の配線パターンと電気的に接続するように第1の半導体チップを搭載することによって、第1のパッケージを形成すること、
(b)第2の配線パターンが形成された第2のインターポーザに、前記第2の配線パターンと電気的に接続するように第2の半導体チップを搭載することによって、第2のパッケージを形成すること、
(c)前記第2のパッケージを、前記第2のインターポーザが前記第1の半導体チップ及び前記第1のインターポーザの上方にオーバーラップするように配置すること、
(d)前記第1及び第2のインターポーザの間において、第1の材料から前記第1及び第2の配線パターンを電気的に接続するコンタクト部を形成し、前記第2の材料から補強部を形成すること、
を含み、
前記第1のパッケージは、前記第2のパッケージよりも熱膨張率が大きく、
前記コンタクト部は、前記第1の配線パターンに第1の端部が接続するとともに前記第2の配線パターンに第2の端部が接続してなり、
前記(d)工程で、前記補強部を、前記コンタクト部の一部を露出させるように、かつ、前記コンタクト部の前記第1の端部の周囲を被覆するように形成する半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記(b)工程は、前記第2の半導体チップを封止するように前記第2のインターポーザに封止部を設けることをさらに含み、
前記第1のインターポーザは、前記封止部よりも熱膨張率が大きい半導体装置の製造方法。 - 請求項10又は請求項11記載の半導体装置の製造方法において、
前記(d)工程前に、
前記第1の材料を前記第2のインターポーザに設け、
前記第2の材料を前記第1のインターポーザに設ける半導体装置の製造方法。 - 請求項10又は請求項11記載の半導体装置の製造方法において、
前記(d)工程前に、
前記第2の材料を前記第1及び第2のインターポーザのそれぞれに設け、
前記第1の材料を前記第1又は第2のインターポーザにおける前記第2の材料上に設け、
前記(d)工程で、
前記第2の材料のうち前記第1のインターポーザに設けられた部分から、前記補強部を第1の補強部として形成し、
前記第2の材料のうち前記第2のインターポーザに設けられた部分から、前記コンタクト部の一部を露出させ、かつ、前記コンタクト部の前記第2の端部の周囲を被覆する第2の補強部を形成する半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004156268A JP4051570B2 (ja) | 2004-05-26 | 2004-05-26 | 半導体装置の製造方法 |
US11/137,704 US7176561B2 (en) | 2004-05-26 | 2005-05-25 | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004156268A JP4051570B2 (ja) | 2004-05-26 | 2004-05-26 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007182202A Division JP2007266640A (ja) | 2007-07-11 | 2007-07-11 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340448A true JP2005340448A (ja) | 2005-12-08 |
JP4051570B2 JP4051570B2 (ja) | 2008-02-27 |
Family
ID=35424263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004156268A Expired - Fee Related JP4051570B2 (ja) | 2004-05-26 | 2004-05-26 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7176561B2 (ja) |
JP (1) | JP4051570B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009070891A (ja) * | 2007-09-11 | 2009-04-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6987314B1 (en) | 2004-06-08 | 2006-01-17 | Amkor Technology, Inc. | Stackable semiconductor package with solder on pads on which second semiconductor package is stacked |
SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
US7608469B2 (en) * | 2005-08-25 | 2009-10-27 | Kingston Technology Corporation | Method of fabricating a chip |
US7545029B2 (en) * | 2006-08-18 | 2009-06-09 | Tessera, Inc. | Stack microelectronic assemblies |
US7982137B2 (en) * | 2007-06-27 | 2011-07-19 | Hamilton Sundstrand Corporation | Circuit board with an attached die and intermediate interposer |
US7871861B2 (en) * | 2008-06-25 | 2011-01-18 | Stats Chippac Ltd. | Stacked integrated circuit package system with intra-stack encapsulation |
US20110147908A1 (en) * | 2009-12-17 | 2011-06-23 | Peng Sun | Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly |
KR101712459B1 (ko) * | 2010-11-29 | 2017-03-22 | 삼성전자 주식회사 | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 |
KR20130005465A (ko) * | 2011-07-06 | 2013-01-16 | 삼성전자주식회사 | 반도체 스택 패키지 장치 |
KR20200121126A (ko) | 2019-04-15 | 2020-10-23 | 삼성전자주식회사 | 반도체 패키지 |
CN113053759A (zh) * | 2019-12-27 | 2021-06-29 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JPH118474A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 多層基板の製造方法 |
JP3798597B2 (ja) | 1999-11-30 | 2006-07-19 | 富士通株式会社 | 半導体装置 |
JP2002076265A (ja) | 2000-09-01 | 2002-03-15 | Sony Corp | 半導体デバイスの実装方法、半導体デバイス及び半導体装置 |
SG106054A1 (en) * | 2001-04-17 | 2004-09-30 | Micron Technology Inc | Method and apparatus for package reduction in stacked chip and board assemblies |
JP2003318361A (ja) | 2002-04-19 | 2003-11-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-05-26 JP JP2004156268A patent/JP4051570B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-25 US US11/137,704 patent/US7176561B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009070891A (ja) * | 2007-09-11 | 2009-04-02 | Sumitomo Bakelite Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7176561B2 (en) | 2007-02-13 |
US20050263868A1 (en) | 2005-12-01 |
JP4051570B2 (ja) | 2008-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101237172B1 (ko) | 범프-온-리드 플립 칩 인터커넥션 | |
JP5068990B2 (ja) | 電子部品内蔵基板 | |
US7176561B2 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
TWI419300B (zh) | 內建電子零件之基板及其製造方法 | |
US8039307B2 (en) | Mounted body and method for manufacturing the same | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
EP2633551B1 (en) | Lead-free structures in a semiconductor device | |
JP2010245455A (ja) | 基板および半導体装置 | |
US20050266701A1 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment | |
US6887778B2 (en) | Semiconductor device and manufacturing method | |
KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
KR20070019809A (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
EP3301712B1 (en) | Semiconductor package assembley | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
JP4561969B2 (ja) | 半導体装置 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
KR20070019629A (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005340449A (ja) | 半導体装置の製造方法 | |
JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 | |
KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP4379578B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |