KR20070019809A - 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 - Google Patents

솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20070019809A
KR20070019809A KR1020050073732A KR20050073732A KR20070019809A KR 20070019809 A KR20070019809 A KR 20070019809A KR 1020050073732 A KR1020050073732 A KR 1020050073732A KR 20050073732 A KR20050073732 A KR 20050073732A KR 20070019809 A KR20070019809 A KR 20070019809A
Authority
KR
South Korea
Prior art keywords
solder ball
metal bonding
circuit board
printed circuit
ball land
Prior art date
Application number
KR1020050073732A
Other languages
English (en)
Other versions
KR100723497B1 (ko
Inventor
정기현
김희석
김상준
신화수
송호건
고준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050073732A priority Critical patent/KR100723497B1/ko
Priority to US11/486,064 priority patent/US7576438B2/en
Publication of KR20070019809A publication Critical patent/KR20070019809A/ko
Application granted granted Critical
Publication of KR100723497B1 publication Critical patent/KR100723497B1/ko
Priority to US12/458,429 priority patent/US8039972B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내열성이 우수하면서도 충격에 대한 특성이 우수한 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판 및 이를 포함하는 반도체 패키지에 관해 개시한다. 이를 위해 본 발명은 솔더볼 랜드 표면에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판과, 이를 이용한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지를 제공한다. 2 종류 이상의 표면처리부는 인쇄회로기판 가장자리에는 OSP로 표면처리되고, 중앙에는 니켈과 골드층이 표면처리된 것을 사용할 수 있다. 또한 각각의 솔더볼 랜드에 대하여 가장자리에는 OSP 표면처리하고, 중앙에는 니켈과 골드층이 표면처리된 혼합 솔더볼 랜드를 사용할 수 있다.
OSP, 솔더볼 랜드, SJR, 금속접합층(IMC).

Description

솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판 및 이를 포함하는 반도체 패키지{Substrate having a different surface treatment in solder ball land and semiconductor package including the same}
도 1은 종래 기술에 의한 일반적인 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 2는 도 1의 반도체 패키지에서 솔더볼 랜드에 수행된 표면처리된 방식을 설명하기 위한 단면도이다.
도 3은 도 2의 솔더볼 랜드에 솔더볼이 부착되는 것을 설명하기 위한 단면도이다.
도 4는 도1의 반도체 패키지에서 솔더볼 랜드에 수행된 다른 방식의 표면처리를 설명하기 위해 도시한 단면도이다.
도 5는 도 4의 솔더볼 랜드에 솔더볼이 부착되는 것을 설명하기 위한 단면도이다.
도 6은 도 5의 솔더볼과 솔더볼 랜드 접착계면의 상태를 설명하기 위한 절단면도이다.
도 7a는 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판의 하부면에 대한 평면도이고, 도 7b는 상부면에 대한 평 면도이다.
도 8은 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지의 단면도이다.
도 9는 도 8에서 기판 가장자리에 있는 제1 솔더볼 랜드에 형성된 제1 금속접합층을 보여주는 절단면도이다.
도 10은 도 8에서 기판 중앙부에 있는 제2 솔더볼 랜드에 형성된 제2 금속접합층을 보여주는 절단면도이다.
도 11a는 본 발명의 제2 실시예에 의한 하나의 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판의 하부에 대한 평면도이고, 도 11b는 상부에 대한 평면도이다.
도 12는 도 11에 있는 하나의 혼합 솔더볼 랜드에 대한 확대 평면도이다.
도 13은 혼합 솔더볼 랜드에서 돌출된 표면처리부를 설명하기 위해 도시한 단면도이다.
도 14는 혼합 솔더볼 랜드에서 음각된 표면처리부를 설명하기 위해 도시한 단면도이다.
도 15는 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지의 단면도이다.
본 발명은 인쇄회로기판 및 이를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지 제조의 기본 골격재(base frame)로 사용되는 인쇄회로기판은, 인쇄회로기판 하부에 마련된 솔더볼 랜드에 니켈과 골드층이 순차적으로 표면처리되었다. 이는 골드층이 솔더볼과의 융착을 용이하게 하고, 열전도율이 높은 니켈층이 반도체 칩에서 발생한 열을 용이하게 외부로 방출하기 위해서였다. 그러나 솔더볼의 재질이 종래에는 주석과 납의 합금으로 이루어진 솔더볼에서, 납을 전혀 포함하지 않는 무연 솔더볼(lead free solder ball)로 변경되고, 반도체 패키지의 응용분야가 모바일 폰(Mobile phone)과 같이 낙하(drop)나 휘어짐(bending)에 내성을 필요로 하는 분야로 확장됨에 따라, OSP(Organic Solderability Preservatives)를 통한 새로운 표면처리 방법이 소개되었다. OSP는 주석 재질의 무연 솔더볼과, 구리 재질의 솔더볼 랜드와 금속접합층(IMC Inter Metallic Contact)을 형성하기 위해 사용되는 표면처리 방식이다. 상기 OSP는 구리 표면에 강한 흡착성(High adhesion)을 갖는 특성을 보유한 유기 용제로서 표면처리시 솔더볼 랜드 표면에 산화를 방지하는 역할을 수행한다.
도 1은 종래 기술에 의한 일반적인 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 1을 참조하면, 제1면에 연결터미널(16)이 있고, 제2면에 솔더볼 랜드(12)가 있는 인쇄회로기판(20)에 반도체 칩(18)이 금선(gold wire)을 통하여 제1면의 연결터미널(16)과 연결되고, 제2면의 솔더볼 랜드(12)에는 무연 재질의 솔더볼(26)이 부착되고, 봉지수지(24)에 의해 반도체 칩(18)과 금선(22)이 밀봉된 BGA(Ball Grid Array) 패키지(50)이다.
이때 종래 기술에 따르면, 상기 인쇄회로기판(20)의 제2면에 있는 솔더볼 랜드(12)는 획일된 방식의 표면처리가 되어 있다. 도면에서 참조부호 10은 인쇄회로기판(20)의 본체로 사용되는 절연기판을 가리키고, 14는 솔더레지스트(solder resist)를 각각 가리킨다.
도 2는 도 1의 반도체 패키지에서 솔더볼 랜드에 수행된 표면처리된 방식을 설명하기 위한 단면도이고, 도 3은 도 2의 솔더볼 랜드에 솔더볼이 부착되는 것을 설명하기 위한 단면도이다.
도 2 및 도 3을 참조하면, 도 1의 A 부분에 있는 솔더볼 랜드(12) 표면의 확대도로서, 솔더볼 랜드(12)의 기본 재질인 구리층(2) 위에 니켈층(4)과 골드층(6)이 표면처리된 것을 보여준다. 그리고 솔더볼(26)이 부착되는 과정은, 구리층(2) 위에 니켈층(4)과 골드층(6)이 표면 처리된 솔더볼 랜드(12) 위에 솔더(9)를 도포하고, 솔더볼(26)을 탑재하고, 이어서 아이. 알 리플로우(IR Reflow) 공정을 통해 솔더볼(26)을 솔더볼 랜드(12)에 부착시킨다. 이때, 골드층(6)은 두께가 얇기 때문에 솔더볼(26)이 솔더볼 랜드(12)로 부착되는 과정에서 솔더볼(26) 안쪽으로 확산되어 없어진다.
이에 따라 솔더볼(26)과 솔더볼 랜드(12)의 접착 계면에는 니켈과 주석의 합금으로 이루어진 금속접합층(11)이 형성된다. 이러한 니켈과 주석의 합금으로 된 금속접합층(11)은 열전도 특성은 우수하나, 외부로부터 가해지는 충격이나 휘어짐에는 약한 특성이 있다.
도 4는 도1의 반도체 패키지에서 솔더볼 랜드에 수행된 다른 방식의 표면처리를 설명하기 위해 도시한 단면도이고, 도 5는 도 4의 솔더볼 랜드에 솔더볼이 부착되는 것을 설명하기 위한 단면도이다.
도 4 및 도 5를 참조하면, 외부로부터 가해지는 충격이나 휘어짐에 약한 특성을 보완하기 위한 다른 표면처리 방식으로서, 구리층(2)으로 된 솔더볼 패드(12) 표면에 OSP(28) 유기 용제를 도포하는 방식이다. 그리고 솔더볼(26)을 부착하기 전에 플럭스(Flux, 8)를 도포하여 OSP(28)를 세정(clean)한 후, 무연 솔더볼(26)을 솔더볼 랜드의 구리층(2) 위에 부착한다. 이때, 솔더볼(26)과 솔더볼 랜드의 접착계면에는 구리와 주석의 합금으로 이루어진 금속접합층(13)이 형성된다.
그러나 구리와 주석의 합금으로 이루어진 금속접합층(13)은 외부로부터 가해지는 충격 및 휘어짐에는 강한 특성을 보이지만, 열 방출 측면에서는 도 2의 니켈과 골드층이 표면처리된 방식보다는 떨어진다.
이러한 OSP(28)를 통한 표면처리 방식은, 솔더볼을 부착하는 과정에서 OSP를 별도의 플럭스 공정으로 제거하는 공정이 추가되기 때문에 제조 공정이 복잡해지고, 불량이 빈번히 발생하는 문제를 갖고 있다. 일 예로, 솔더볼(26)을 부착하는 과정에서 솔더볼(26)과 솔더볼 랜드의 접착계면에 금속접합층(13)이 형성되지 않는 넌?? 불량(nonwet defect)이 그것이다. 이러한 넌?? 불량은 OSP(28)의 OSP의 열화로 솔더볼 랜드 표면이 변색되어 금속접합층(13)이 형성되지 않는 것이 주된 이유 이다. 이러한 넌?? 불량(nonwet defect)은 육안이나 비파괴 검사로는 확인이 불가능하기 때문에 공정 관리측면에서 어려움이 있다. 따라서 반도체 패키지(도1의 50)의 신뢰도가 떨어질 수 있다.
도 6은 도 5의 솔더볼과 솔더볼 랜드 접착계면의 상태를 설명하기 위한 절단면도이다.
도 6을 참조하면, OSP 표면처리에 의해 생성된 구리와 주석의 합금으로 이루어진 금속접합층(13)은 시간이 경과됨에 따라, 금속접합층(13)과 인접한 구리층(2)에 보이드(void, 32)와 같은 결함을 생성하기 때문에 장기적인 수명을 필요로 하는 반도체 패키지에는 적합하지 않은 특성이 있다.
이러한 보이드(32)의 발생 원인은, 반도체 패키지가 모기판(mother board)에 탑재된 후, 시간이 경과함에 따라 구리층(2)에 있는 구리성분이 Cu6Sn5로 이루어진 금속접합층(13)으로 확산되면서 발생하게 된다. 이러한 보이드(32)의 원인으로, 금속접합층(13)과 인접한 구리층(2)에서 솔더의 결합 신뢰성(SJR: Solder Joint Reliability)이 저하된다.
따라서, 종래 기술에 의한 반도체 패키지는, 획일된 솔더볼 랜드의 표면처리 방식을 통하여 충격이나 휘어짐과 같은 외부로부터 가해지는 스트레스(stress)나, 높은 내열성을 동시에 충족할 수 없는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도 록 솔더볼 랜드에 두개 이상 복수개의 표면처리부를 갖는 인쇄회로기판을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 솔더볼 랜드에 복수개의 금속접합층을 갖는 반도체 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판은, 절연 재질의 기판과, 상기 기판 상부에 설치된 반도체 칩과의 연결을 위한 연결 터미널과, 상기 기판 하부의 가장자리에 설치되고 제1 표면처리가 수행된 제1 솔더볼 랜드와, 상기 기판 하부의 중앙부에 설치되고 제2 표면처리가 수행된 제2 솔더볼 랜드를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 표면처리는 OSP 처리이고, 상기 제2 표면처리는 상기 솔더볼 랜드 표면에 니켈과 골드층이 순차적으로 형성된 처리인 것이 적합하다.
상기 기술적 과제를 달성하기 위해 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판은, 절연 재질의 기판과, 상기 기판 상부에 설치된 반도체 칩과의 연결을 위한 연결 터미널과, 상기 기판 하부에 설치되고 각각의 가장자리에는 제1 표면처리가 되고 중앙부에는 제2 표면처리가 수행된 혼합 솔더볼 랜드를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 표면처리는 OSP 처리이고, 상기 제2 표면처리는 상기 솔더볼 랜드 표면에 니켈과 골드층이 순차적으로 형성된 처리인 것이 적합하다.
바람직하게는, 상기 제2 표면처리는 상기 솔더볼 랜드와 높이가 같도록 다마신(Damascene) 처리하거나, 상기 솔더볼 랜드 표면보다 돌출된 형태로 처리할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지는, 절연기판으로 이루어진 제1면에 반도체 칩과 연결을 위한 연결 터미널(connecting terminals)이 있고, 제2면에 솔더볼 부착을 위한 제1 및 제2 솔더볼 랜드가 있는 인쇄회로기판과, 상기 인쇄회로기판의 제1면에 상기 연결 터미널을 통해 탑재된 반도체 칩과, 상기 인쇄회로기판의 제2면에 부착된 솔더볼과, 상기 인쇄회로기판의 제2면 가장자리에 있는 제1 솔더볼 랜드와 솔더볼의 접착계면에 형성된 제1 금속접합층과, 상기 인쇄회로기판의 제2면 중앙부에 있는 제2 솔더볼 랜드와 솔더볼의 접착계면에 형성된 제2 금속접합층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 금속접합층이 형성되는 제1 솔더볼 랜드는 솔더볼 부착 전에 OSP 표면처리가 수행되어 구리와 주석의 합금으로 이루어진 제1 금속접합층이 형성된 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 제2 금속접합층이 형성되는 제2 솔더볼 랜드는 솔더볼 부착 전에 니켈/골드(Ni/Au)층이 표면처리되어 니켈과 주석의 합금으로 이루어진 제2 금속접합층이 형성된 것이 적합하다.
바람직하게는, 상기 반도체 패키지는, 상기 솔더 범프(solder bump)가 형성된 반도체 칩과 상기 인쇄회로기판의 제1면사이의 공간을 채우는 언더필(underfill)을 더 구비할 수 있고, 상기 반도체 칩 및 상기 인쇄회로기판의 제1면을 덮는 봉지수지(sealing resin)를 더 구비할 수 있다.
또한, 상기 인쇄회로기판의 제1면에 있는 연결 터미널은, 상기 인쇄회로기판 제1면의 가장자리에서 상기 연결 터미널과 상기 솔더범프의 접착계면에 형성된 제1 금속접합층과, 상기 인쇄회로기판의 제1면 중앙부에서 상기 연결 터미널과 상기 솔더범프의 접착계면에 형성된 제2 금속접합층을 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지는, 절연기판으로 이루어진 제1면에 반도체 칩과 연결을 위한 연결 터미널이 있고, 제2면에 가장자리와 중앙부가 서로 다르게 표면처리된 혼합 솔더볼 랜드가 있는 인쇄회로기판과, 상기 인쇄회로기판의 제1면에 연결터미널을 통해 탑재된 반도체 칩과, 상기 인쇄회로기판의 제2면에 혼합 솔더볼 랜드를 통해 부착된 솔더볼과, 상기 인쇄회로기판 제2면의 솔더볼 랜드와 솔더볼 접착계면 가장자리에서는 제1 금속접합층이 형성되고, 중앙부에서는 제2 금속접합층이 형성된 혼합 금속접합층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 상기 인쇄회로기판의 제2면에 있는 모든 혼합 솔더볼 랜드는, 중앙에 니켈과 골드층이 순차적으로 적층되되 상기 혼합 솔더볼 랜드 표면에서 돌출된 표면처리부를 가질 수 있다.
또한, 본 발명의 바람직한 실시예에 따르면, 인쇄회로기판의 제2면에 있는 모든 혼합 솔더볼 랜드는, 중앙에 니켈과 골드층이 순차적으로 적층되되 상기 솔더볼 랜드 표면에서 음각(Damascene)된 표면처리부를 가질 수 있다.
바람직하게는, 상기 반도체 칩은 금선을 통하여 상기 인쇄회로기판에 탑재되거나, 반도체 칩에 형성된 솔더 범프를 통해 상기 인쇄회로기판에 탑재될 수 있다. 그리고, 상기 연결 터미널은 각각 가장자리에 제1 금속접합층이 형성되고 중앙부에 제2 금속접합층이 형성된 혼합 금속접합층을 더 구비할 수 있다.
본 발명에 따르면, 반도체 패키지에서, 충격이나 휘어짐에 약한 솔더볼 랜드 영역은, 구리와 주석으로 이루어진 제1 금속접합층으로 형성하고, 열방출에 취약한 솔더볼 랜드 영역은, 니켈과 주석으로 이루어진 제2 금속접합층을 형성하여, 반도체 패키지의 충격 특성 및 열방출 특성을 동시에 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
제1 실시예: 솔더볼랜드에 분리된 제1 및 제2 금속접합층을 형성한 경우;
도 7a는 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판의 하부면에 대한 평면도이고, 도 7b는 상부면에 대한 평 면도이다.
도 7a 및 7b를 참조하면, 본 발명의 제1 실시예에 의한 인쇄회로기판(100)은, FR4나 BT레진(resin)과 같은 절연 재질의 기판(102)을 기본 프레임(base frame)으로 사용한다. 상기 기판(102) 상부인 제1면에는 반도체 칩(미도시)과의 연결을 위한 연결 터미널(114, 116)이 있다. 그리고 상기 기판(102) 하부인 제2면의 가장자리에는 제1 표면처리가 수행된 제1 솔더볼 랜드(104)가 있고, 중앙부에는 제2 표면처리가 수행된 제2 솔더볼 랜드(106)가 각각 설치되어 있다.
여기서 제1 표면처리는 OSP 표면처리이고, 제2 표면처리는 니켈과 골드층이 적층된 표면처리이다. 따라서 기판(102)의 가장자리와 같이 외부의 충격 및 휘어짐과 같은 스트레스가 직접적으로 인가되는 제1 솔더볼 랜드(104)는 OSP처리가 되기 때문에, 솔더볼 부착 후, 주석과 구리의 합금인 제1 금속접합층이 형성되어 외부의 충격에 강해지게 된다. 그리고 반도체 칩에 의한 열이 가장 많이 전달되는 기판(102) 중앙부에 있는 제2 솔더볼 랜드(106)는, 니켈과 골드층이 적층된 표면처리가 되기 때문에 니켈과 주석의 합금인 제2 금속접합층이 형성되어 효율적으로 반도체 칩에서 발생된 열을 외부로 방출할 수 있다.
이렇게 솔더볼 랜드에 두 종류 이상의 표면처리를 수행하는 방식은, 기판(102)의 제1면에 있는 연결 터미널(114, 116)로 확장하여 적용할 수 있다. 이때, 연결 터미널(114, 116)은 반도체 칩에 있는 솔더 범프(미도시)와 연결되는 것이 적합하며, 가장자리에는 OSP로 표면처리한 연결터미널(114)을 형성하고, 중앙부에는 니켈과 골드층을 적층하여 표면처리한 연결 터미널(116)을 형성할 수 있다. 상기 가장자리와 중앙부를 도면에서 도시한 방식은 이해를 돕기 위하여 예시적으로 도시한 것이고, 여러 다른 형태로 변형이 가능하다.
도 8은 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지의 단면도이고, 도 9는 도 8에서 인쇄회로기판 가장자리의 제1 솔더볼 랜드에 형성된 제1 금속접합층을 보여주는 절단면도이고, 도 10은 중앙부에 있는 제2 솔더볼 랜드에 형성된 제2 금속접합층을 보여주는 절단면도이다.
도 8 내지 도 10을 참조하면, 본 발명의 제1 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지(1000)는, 절연기판(102)으로 이루어진 제1면에 반도체 칩(200)과 연결을 위한 연결 터미널(connecting terminals, 108)이 있고, 제2면에 솔더볼(500) 부착을 위한 제1 및 제2 솔더볼 랜드(104, 106)가 있는 인쇄회로기판(100)을 기본 프레임(base frame)으로 사용한다. 그리고, 상기 인쇄회로기판(100)의 제1면에 상기 연결 터미널(108)을 통해 연결된 반도체 칩(200)이 있고, 상기 인쇄회로기판(100)의 제2면에는 상기 제1 및 제2 솔더볼 랜드(104, 106)에 부착된 솔더볼(500)을 포함한다. 상기 솔더볼(500)은 납(Pb)을 포함하지 않은 무연 솔더볼인 것이 적합하다. 도면에서 참조부호 110은 솔더 레지스트(solder resist)를 가리킨다.
그리고 본 발명은 상기 인쇄회로기판(100)의 제2면 가장자리에 있는 제1 솔더볼 랜드(104)와 솔더볼(500)의 접착계면에 형성된 제1 금속접합층(도9의 120)과, 상기 인쇄회로기판(100)의 제2면 중앙부에 있는 제2 솔더볼 랜드(106)와 솔더볼 (106)의 접착계면에 형성된 제2 금속접합층(도10의 134)을 포함한다.
상기 제1 금속접합층(120)은 구리와 주석의 합금으로 구리층(130) 근처에서는 Cu3Sn층(138)이 형성되고, 주석층(136) 근처에서는 Cu5Sn5층(139)이 각각 형성된다. 그리고 제2 금속접합층(134)은 니켈과 주석의 합금으로 이루어진다. 이러한 제1 금속접합층(120)은 제1 솔더볼 랜드(104)의 표면이 OSP처리되었기 때문에 발생된 것이고, 제2 금속접합층(134)은 제2 솔더볼 랜드(106)에 적층된 니켈층(도9의 138)과 골드층의 표면처리에 의해 발생된다.
도 10에서 제2 표면처리시 사용된 골드층이 도시되지 않은 이유는, 상기 골드층은 두께가 1㎛ 이하의 얇은 막질이기 때문에, 솔더볼(500)이 솔더볼 랜드(106)에 부착되는 과정에서 솔더볼(500) 안쪽으로 확산되어 없어지기 때문이다.
상기 도 9 및 도 10은 제1 및 제2 솔더볼 랜드(104, 106)와 솔더볼(500)의 접착계면에 제1 및 제2 금속접합층(120, 134)을 형성하고, 이를 150도 온도에서 1000시간 보관 후, 제1 및 제2 금속접합층(120, 134)의 상태를 나타낸 절단면도이다. 여기서 제1 금속접합층(120)의 경우 두께가 약 13㎛ 정도이고, 제2 금속접합층(134)의 경우 두께가 약 5㎛으로 형성되었다. 따라서 제1 및 제2 금속접합층(120, 134)은 두께와 재질면에서 서로 전혀 다르게 금속접합층을 형성한다.
따라서 본 발명의 제1 실시예에 의한 반도체 패키지(1000)는, 인쇄회로기판(100)의 가장자리에서는 제1 금속접합층(120)에 의해 외부로부터의 충격과 휘어짐과 같은 스트레스에 강한 특성을 보유할 수 있고, 인쇄회로기판(100)의 중앙부에서 는 제2 금속접합층(124)에 의해 반도체 칩(200)에서 발생된 열을 보다 효율적으로 외부로 방출할 수 있게 된다.
도면에서는 반도체 칩(200)이 금선(300)을 통해 인쇄회로기판(100)의 연결터미널(108)에 탑재되었으나, 이는 반도체 칩(200)에 형성된 솔더범프(미도시)를 통해 플립 칩(flip chip) 방식으로 탑재될 수도 있다. 이때, 본 발명의 제1 실시예에 의한 반도체 패키지(1000)는, 상기 반도체 칩(200)과 인쇄회로기판(100)의 제1면 사이를 채우는 에폭시(epoxy) 재질의 언더필(underfill, 미도시)을 더 포함할 수 있으며, 상기 인쇄회로기판(100) 상부 및 반도체 칩(200) 및 금선(300)을 밀봉하는 봉지수지(400)를 추가로 포함할 수 있다.
또한, 상기 연결 터미널(108)은 니켈과 골드층을 표면처리하는 것이 적합하다. 그러나, 반도체 칩(200)과 인쇄회로기판(100)의 연결터미널(108)을 금선(300)이 아닌 솔더범프로 연결할 경우, 위에서 설명된 제1 및 제2 금속접합층(120, 134)을 제1 및 제2 솔더볼 랜드(104, 106)에 형성하는 방식을, 도 7b에 도시된 바와 같이 연결터미널(114, 116)에 형성하는 방식으로 확장하여 적용할 수 있다. 따라서 가장자리에 있는 연결터미널(114)에는 구리와 주석의 합금으로 이루어진 제1 금속접합층을 형성하고, 가장자리 안쪽의 중앙부에 있는 연결터미널(116)에는 제2 금속접합층을 각각 형성한다. 따라서 인쇄회로기판(100)의 제1면에 탑재된 반도체 칩(200) 역시 가장자리에서는 외부의 충격에 강하고, 중앙부에서는 열방출 특성이 우수한 특징을 지니도록 할 수 있다.
제2 실시예: 솔더볼 랜드에 혼합 금속접합층을 형성하는 경우;
도 11a는 본 발명의 제2 실시예에 의한 하나의 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판의 하부에 대한 평면도이고, 도 11b는 상부에 대한 평면도이다.
도 11a 및 도 11b를 참조하면, 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 표면처리부를 인쇄회로기판(600)은, 절연 재질의 기판(602)과, 상기 기판(602) 상부에 있는 반도체 칩과의 연결을 위한 연결 터미널(606)과, 상기 기판(602) 하부에 설치되고 각각의 가장자리에는 제1 표면처리가 되고 중앙부에는 제2 표면처리가 수행된 혼합 솔더볼 랜드(604)를 포함한다. 상기 연결터미널(606)의 표면처리는 전체표면에 니켈과 골드층을 적층하는 방식을 사용할 수 있지만, 선택적으로 혼합 표면처리(도 12 참조) 방식으로 할 수 있다.
도 12는 도 11에 있는 하나의 혼합 솔더볼 랜드에 대한 확대 평면도이다.
도 12를 참조하면, 상술한 제1 실시예에서는 가장자리에 있는 솔더볼 랜드들과, 중앙부에 있는 솔더볼 랜드들에 대한 표면처리를 다르게 하였으나, 본 실시예에서는 위치에 관계없이 각각 솔더볼 랜드에서 부위별로 표면처리를 다르게 한다. 즉 하나의 혼합 솔더볼 랜드(604) 가장자리는 제1 표면처리인 OSP 처리(608)를 하고, 중앙에는 니켈과 골드층을 적층한 표면처리(612)를 한다. 따라서 각각의 혼합 솔더볼 랜드(604)는 솔더볼과 접합시 가장자리에서는 외부에 충격에 강한 특성을 지니고, 중앙부에서는 열방출 특성이 우수하게 된다. 도면에서 제1 및 제2 표면처리부(608, 612)의 형태는 예시적으로 나타내었으며, 여러가지 다른 모양으로 변형이 가능하다.
도 13은 혼합 솔더볼 랜드에서 돌출된 표면처리부를 설명하기 위해 도시한 단면도이고, 도 14는 혼합 솔더볼 랜드에서 음각된 표면처리부를 설명하기 위해 도시한 단면도이다.
도 13 및 도 14를 참조하면, 돌출된 표면처리는 니켈층과 골드층(612)을 구리 재질의 혼합 솔더볼 랜드(604) 표면 위로 쌓아 만든다. 이에 따라 요철구조가 형성되어 솔더볼(500) 접합시 솔더결합 신뢰도(SJR)를 높일 수 있다. 이러한 방식과는 다르게 상기 니켈층과 골드층(612')은 도 14처럼 혼합 솔더볼 랜드(604)의 표면을 음각해서 다마신 방식으로 변형하여 만들 수도 있다.
도 15는 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지의 단면도이다.
도 15를 참조하면, 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지(2000)는, 절연기판(602)으로 이루어진 제1면에 반도체 칩(200)과 연결을 위한 연결 터미널(606)이 있고, 제2면에 가장자리와 중앙부가 서로 다르게 표면처리된 혼합 솔더볼 랜드(604)가 있는 인쇄회로기판(600)을 기본 프레임으로 사용한다. 그리고 상기 인쇄회로기판(600)의 제1면에 연결터미널(606)을 통해 탑재된 반도체 칩(200)이 있고, 상기 인쇄회로기판(600)의 제2면에 혼합 솔더볼 랜드(604)를 통해 부착된 무연 솔더볼(500)을 포함한다.
그리고 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지(2000)는, 상기 인쇄회로기판(600) 제2면의 혼합 솔더볼 랜드(604)와 솔더볼(500) 접착계면 가장자리에서는 제1 금속접합층(620)이 형성되 고, 중앙부에서는 제2 금속접합층(634)이 형성된 혼합 금속접합층(700)을 포함한다. 상기 제1 금속접합층(620)은 OSP 표면처리 방식에 의하여 구리와 주석의 합금으로 이루어지고, 제2 금속접합층(634)은 니켈층과 골드층을 적층시키는 표면처리 방식에 의하여 니켈과 주석의 합금으로 이루어진다. 도면에서 참조부호 610은 솔더 레지스트를 가리킨다.
그리고 본 발명의 제2 실시예에 의한 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지(2000)는, 반도체 칩(200)과 인쇄회로기판의 제1면 사이를 채우는 언더필(미도시)과, 반도체 칩(200) 및 금선(300)을 밀봉하는 봉지수지(400)를 더 포함할 수 있다. 상기 반도체 칩(200)이 인쇄회로기판(600)에 탑재되는 방식도 도면에서는 금선(300)을 통해 연결되는 방식으로 도시하였으나, 반도체 칩(200)에 있는 솔더범프를 통해 연결될 수도 있다. 상기 언더필(underfill)은 반도체 칩(200)이 솔더범프를 통해 인쇄회로기판(600)에 탑재될 때에 적용할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 반도체 패키지에서, 충격이나 휘어짐에 약한 솔더볼 랜드 영역은, 구리와 주석으로 이루어진 제1 금속접합층으로 형성하고, 열방출에 취약한 솔더볼 랜드 영역은 니켈과 주석으로 이루어진 제2 금속접합층을 형성하여, 반도체 패키지의 충격 특성 및 열방출 특성을 동시에 높일 수 있다.

Claims (34)

  1. 절연 재질의 기판;
    상기 기판 상부에 설치된 반도체 칩과의 연결을 위한 연결 터미널;
    상기 기판 하부의 가장자리에 설치되고 제1 표면처리가 수행된 제1 솔더볼 랜드; 및
    상기 기판 하부의 중앙부에 설치되고 제2 표면처리가 수행된 제2 솔더볼 랜드를 구비하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 표면처리는 OSP 처리인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2 표면처리는 상기 솔더볼 랜드 표면에 니켈과 골드층이 순차적으로 형성된 처리인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 연결 터미널은 상기 기판의 가장자리에서는 제1 표면처리가 되고, 상기 기판의 중앙부에서는 제2 표면처리가 수행된 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  5. 절연 재질의 기판;
    상기 기판 상부에 설치된 반도체 칩과의 연결을 위한 연결 터미널;
    상기 기판 하부에 설치되고 각각의 가장자리에는 제1 표면처리가 되고 중앙부에는 제2 표면처리가 수행된 혼합 솔더볼 랜드를 구비하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 제1 표면처리는 OSP 처리인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  7. 제5항에 있어서,
    상기 제2 표면처리는 상기 솔더볼 랜드 표면에 니켈과 골드층이 순차적으로 형성된 처리인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  8. 제5항에 있어서,
    상기 연결 터미널은 가장자리에는 제1 표면처리가 되고 중앙부에는 제2 표면 처리가 수행된 혼합 표면처리된 연결 터미널인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  9. 제5항에 있어서,
    상기 제2 표면처리는 상기 솔더볼 랜드 표면보다 돌출된 형태인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  10. 제5항에 있어서,
    상기 제2 표면처리는 상기 솔더볼 랜드와 높이가 같도록 다마신(Damascene) 처리된 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는 인쇄회로기판.
  11. 절연기판으로 이루어진 제1면에 반도체 칩과 연결을 위한 연결 터미널(connecting terminals)이 있고, 제2면에 솔더볼 부착을 위한 제1 및 제2 솔더볼 랜드가 있는 인쇄회로기판;
    상기 인쇄회로기판의 제1면에 상기 연결 터미널을 통해 탑재된 반도체 칩;
    상기 인쇄회로기판의 제2면에 부착된 솔더볼;
    상기 인쇄회로기판의 제2면 가장자리에 있는 제1 솔더볼 랜드와 솔더볼의 접착계면에 형성된 제1 금속접합층; 및
    상기 인쇄회로기판의 제2면 중앙부에 있는 제2 솔더볼 랜드와 솔더볼의 접착 계면에 형성된 제2 금속접합층을 구비하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  12. 제11항에 있어서,
    상기 제1 금속접합층이 형성되는 제1 솔더볼 랜드는 솔더볼 부착 전에 OSP 표면처리가 수행된 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  13. 제11항에 있어서,
    상기 제1 금속접합층은 구리와 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  14. 제11항에 있어서,
    상기 제2 금속접합층이 형성되는 제2 솔더볼 랜드는 솔더볼 부착 전에 니켈/골드(Ni/Au)층이 표면 처리된 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  15. 제11항에 있어서,
    상기 제2 금속접합층은 니켈과 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  16. 제11항에 있어서,
    상기 반도체 칩은 금선(gold wire)를 통해 상기 인쇄회로기판의 제1면에 있는 연결 터미널에 탑재되는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  17. 제11항에 있어서,
    상기 반도체 칩은 솔더 범프를 통해 상기 인쇄회로기판의 제1면에 있는 연결 터미널에 탑재되는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  18. 제11항에 있어서,
    상기 반도체 패키지는 상기 반도체 칩 및 상기 인쇄회로기판의 제1면을 덮는 봉지수지(sealing resin)를 더 구비하는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  19. 제17항에 있어서,
    상기 인쇄회로기판의 제1면에 있는 연결 터미널은, 상기 인쇄회로기판 제1면의 가장자리에서 상기 연결 터미널과 상기 솔더범프의 접착계면에 형성된 제1 금속접합층; 및
    상기 인쇄회로기판의 제1면 중앙부에서 상기 연결 터미널과 상기 솔더범프의 접착계면에 형성된 제2 금속층을 더 구비하는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  20. 제19항에 있어서,
    상기 제1 금속접합층은 구리와 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  21. 제19항에 있어서,
    상기 제2 금속접합층은 니켈과 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  22. 제17항에 있어서,
    상기 반도체 패키지는 상기 솔더 범프가 있는 반도체 칩과 상기 인쇄회로기판의 제1면사이의 공간을 채우는 언더필(underfill)을 더 구비하는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  23. 제11항에 있어서,
    상기 솔더볼은 무연 솔더볼(lead free solder ball)인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  24. 절연기판으로 이루어진 제1면에 반도체 칩과 연결을 위한 연결 터미널이 있고, 제2면에 가장자리와 중앙부가 서로 다르게 표면처리된 혼합 솔더볼 랜드가 있는 인쇄회로기판;
    상기 인쇄회로기판의 제1면에 연결터미널을 통해 탑재된 반도체 칩;
    상기 인쇄회로기판의 제2면에 혼합 솔더볼 랜드를 통해 부착된 솔더볼; 및
    상기 인쇄회로기판 제2면의 솔더볼 랜드와 솔더볼 접착계면 가장자리에서는 제1 금속접합층이 형성되고, 중앙부에서는 제2 금속접합층이 형성된 혼합 금속접합층을 구비하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  25. 제24항에 있어서,
    상기 인쇄회로기판의 제2면에 있는 모든 혼합 솔더볼 랜드는, 중앙에 니켈과 골드층이 순차적으로 적층되되 상기 혼합 솔더볼 랜드 표면에서 돌출된 표면처리부를 갖는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  26. 제24항에 있어서,
    인쇄회로기판의 제2면에 있는 모든 혼합 솔더볼 랜드는, 중앙에 니켈과 골드층이 순차적으로 적층되되 상기 솔더볼 랜드 표면에서 음각(damascene)된 표면처리부를 갖는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  27. 제24항에 있어서,
    상기 반도체 칩은 금선을 통하여 상기 인쇄회로기판에 탑재되는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  28. 제24항에 있어서,
    상기 반도체 칩은 솔더범프를 통하여 상기 인쇄회로기판에 탑재되는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  29. 제28항에 있어서,
    상기 반도체 패키지는 상기 인쇄회로기판 제1면과 상기 솔더 범프를 갖는 반도체 칩 사이의 공간을 채우는 언더필을 더 구비하는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  30. 제28항에 있어서,
    상기 연결 터미널은 각각 가장자리에 제1 금속접합층이 형성되고 중앙부에 제2 금속접합층이 형성된 혼합 금속접합층을 더 구비하는 것을 특징으로 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  31. 제24항에 있어서,
    상기 반도체 패키지는 상기 반도체 칩 및 상기 인쇄회로기판의 제1면을 덮는 봉지수지(sealing resin)를 더 구비하는 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  32. 제24항에 있어서,
    상기 제1 금속접합층은 구리와 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  33. 제24항에 있어서,
    상기 제2 금속접합층은 니켈과 주석의 합금으로 이루어진 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
  34. 제24항에 있어서,
    상기 솔더볼은 무연 솔더볼(lead free solder ball)인 것을 특징으로 하는 솔더볼 랜드에 두 종류 이상의 금속접합층을 갖는 반도체 패키지.
KR1020050073732A 2005-08-11 2005-08-11 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 KR100723497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050073732A KR100723497B1 (ko) 2005-08-11 2005-08-11 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
US11/486,064 US7576438B2 (en) 2005-08-11 2006-07-14 Printed circuit board and method thereof and a solder ball land and method thereof
US12/458,429 US8039972B2 (en) 2005-08-11 2009-07-13 Printed circuit board and method thereof and a solder ball land and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073732A KR100723497B1 (ko) 2005-08-11 2005-08-11 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120065A Division KR100761863B1 (ko) 2006-11-30 2006-11-30 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20070019809A true KR20070019809A (ko) 2007-02-15
KR100723497B1 KR100723497B1 (ko) 2007-06-04

Family

ID=37766692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073732A KR100723497B1 (ko) 2005-08-11 2005-08-11 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (2) US7576438B2 (ko)
KR (1) KR100723497B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531550A (ja) * 2007-06-28 2010-09-24 アギア システムズ インコーポレーテッド 鉛フリーはんだの銅溶解の抑制
JP4547411B2 (ja) * 2007-10-05 2010-09-22 富士通株式会社 半導体装置、及び半導体装置の製造方法
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
CN103492112B (zh) * 2012-04-16 2016-08-17 株式会社谷黑组 焊接装置、焊接方法以及所制造的基板及电子部件
US9207275B2 (en) * 2012-12-14 2015-12-08 International Business Machines Corporation Interconnect solder bumps for die testing
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US9247636B2 (en) * 2013-03-12 2016-01-26 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
US10049970B2 (en) 2015-06-17 2018-08-14 Samsung Electronics Co., Ltd. Methods of manufacturing printed circuit board and semiconductor package
KR102457119B1 (ko) 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
KR20220022602A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 반도체 패키지
CN112492752A (zh) * 2020-11-02 2021-03-12 苏州浪潮智能科技有限公司 一种芯片管脚扩充装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP2975979B2 (ja) * 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
KR20000018416A (ko) * 1998-09-02 2000-04-06 윤종용 볼 그리드 어레이 패키지
US6184062B1 (en) * 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
US6350669B1 (en) * 2000-10-30 2002-02-26 Siliconware Precision Industries Co., Ltd. Method of bonding ball grid array package to circuit board without causing package collapse
KR100649878B1 (ko) * 2000-12-29 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US6781245B2 (en) * 2001-01-08 2004-08-24 Siliconware Precision Industries Co., Ltd. Array structure of solder balls able to control collapse
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6713871B2 (en) * 2002-05-21 2004-03-30 Intel Corporation Surface mount solder method and apparatus for decoupling capacitance and process of making
JP4000050B2 (ja) * 2002-11-12 2007-10-31 京セラ株式会社 セラミック積層体の製法
JP2004165376A (ja) * 2002-11-12 2004-06-10 Sony Corp 電子回路装置、半導体装置および実装基板
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
JP2004241594A (ja) 2003-02-05 2004-08-26 Sony Corp 半導体パッケージ
TWI220781B (en) * 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
KR100688564B1 (ko) * 2005-07-29 2007-03-02 삼성전자주식회사 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
KR100969441B1 (ko) * 2008-06-05 2010-07-14 삼성전기주식회사 반도체칩이 실장된 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20090278249A1 (en) 2009-11-12
US8039972B2 (en) 2011-10-18
KR100723497B1 (ko) 2007-06-04
US7576438B2 (en) 2009-08-18
US20070040282A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
TWI453840B (zh) 半導體元件的製造方法
JP5068990B2 (ja) 電子部品内蔵基板
US7125745B2 (en) Multi-chip package substrate for flip-chip and wire bonding
US20110115081A1 (en) Multilayer semiconductor device and electronic equipment
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
KR19980054344A (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
US7427558B2 (en) Method of forming solder ball, and fabricating method and structure of semiconductor package using the same
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JP4051570B2 (ja) 半導体装置の製造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP4986523B2 (ja) 半導体装置およびその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5000105B2 (ja) 半導体装置
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP7112873B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR101391108B1 (ko) 반도체 패키지 제조방법
TWI508243B (zh) 封裝結構及其製造方法
JP4561969B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13