JP2010531550A - 鉛フリーはんだの銅溶解の抑制 - Google Patents

Abstract

デバイス製造方法であって、それによれば、スズ−銅−合金層が、デバイスを外部配線に電気的に接続するために使用される銅めっきしたパッドまたはピンに隣接して形成されるデバイス製造方法である。有利なことに、スズ−銅−合金層は、その層が典型的なはんだリフロー条件の下で液体のＳｎ−Ａｇ−Ｃｕ（スズ−銀−銅）はんだ合金に実質的に溶解しないので、はんだリフロー・プロセス中、銅溶解を抑制し、したがって銅めっきが液化したはんだと直接物理的に接触するのをシールドする。

Description

本発明は、一般に電子デバイスの製造に関し、より具体的にはマイクロ電子パッケージおよび回路ボード用の配線構造を形成する方法に関する。

有害物質規制（ＲｏＨＳ）は、自動車からマイクロ電子デバイスまでほぼ全ての消費者製品内のカドミウム、六価クロムおよび鉛の使用を排除または厳しく削減することを目的とする欧州の法律である。米国を含む多くの他の国々は、これらの物質を同様に禁止する似た構成の法律を導入する様々な段階にある。ＲｏＨＳは、電子機器メーカーが電子デバイスおよびパッケージ上の鉛ベースのターミネーションを鉛フリーの代替物に置き換えることを事実上命じる。

ＳＡＣ（Ｓｎ−Ａｇ−Ｃｕの略）合金とも称されるスズ−銀−銅合金は、鉛フリー・ターミネーション技術に関する第１の選択である。ビスマス、インジウム、または他の元素を含有する合金などの利用可能な他の選択肢があるが、スズ−銀−銅合金は、断然しばしば使用されている。例えば、電子機器供給会社の会員組織であるＳｏｌｄｅｒｔｅｃ Ｇｌｏｂａｌによって行われた最近の調査は、スズ−銀−銅合金は、製造者の約３分の２によって使用され、スズ−銀−銅合金の使用は増えていることを明らかにした。

スズ−銀−銅合金に関する問題の１つは、スズ−銀−銅合金が銅めっきを有する部品（例えば、接触パッド）をはんだ付けするために使用されるとき、スズ−銀−銅はんだは、はんだリフロー・プロセス中に銅めっき層のかなりの部分をはんだに溶解させ得ることである。この問題の追加の説明は、例えば、書籍名「Ｌｅａｄ Ｆｒｅｅ Ｓｏｌｄｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｒｅｌｉａｂｉｌｉｔｙ」、ｅｄ．Ｄ．Ｓｈａｎｇｇｕａｎ、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ、Ｍａｔｅｒｉａｌｓ Ｐａｒｋ、Ｏｈｉｏ、２００５年の第３章において見出すことができ、その教示は参照により本明細書に組み込まれる。溶解の程度は、パッドの形状寸法および設計、ならびにはんだリフローの温度および継続時間に依存するが、パッケージの組み立て中またはコンポーネントとボードの取り付け中に、２５％を超える銅めっきが溶解することは珍しいことではない。後の現場条件への露出により、銅−スズ金属間化合物の固体形成を介してはんだ付けにより引き起こされるさらなる銅消費がもたらされる。これらのプロセス全ては、不利なことに、デバイスがもはや顧客の要求に適合できない点まで配線構造の完全性および信頼性を損なう可能性がある。

書籍名「Ｌｅａｄ Ｆｒｅｅ Ｓｏｌｄｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｒｅｌｉａｂｉｌｉｔｙ」、ｅｄ．Ｄ．Ｓｈａｎｇｇｕａｎ、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ、Ｍａｔｅｒｉａｌｓ Ｐａｒｋ、Ｏｈｉｏ、２００５年の第３章 書籍名「Ｍｏｄｅｒｎ Ｓｏｌｄｅｒ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｃｏｍｐｅｔｉｔｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｍａｎｕｆａｃｔｕｒｉｎｇ」、ｂｙ Ｊ．Ｓ．Ｈｗａｎｇ、ＭｃＧｒａｗ Ｈｉｌｌ、Ｎｅｗ Ｙｏｒｋ、Ｎｅｗ Ｙｏｒｋ、１９９６年の第２章

従来技術の問題は、デバイス製造方法の様々な実施形態によって対処され、それらによれば、スズ−銅−合金層が、デバイスを外部配線に電気的に接続するために使用される銅めっきしたパッドまたはピンに隣接して形成される。有利なことに、スズ−銅−合金層は、その層が典型的なはんだリフロー条件の下で液体のＳｎ−Ａｇ−Ｃｕ（スズ−銀−銅）はんだ合金に実質的に溶解しないので、はんだリフロー・プロセス中、銅溶解を抑制し、したがって銅めっきが液化したはんだと直接物理的に接触するのをシールドする。

一実施形態によれば、本発明は、（１）銅層を有するデバイス基板を用意する工程と、（２）この銅層に隣接するスズ−銅−合金層を形成して、上記基板上に層状構造を形成する工程とを含むデバイス製造方法である。

別の実施形態によれば、本発明は、（１）基板上の銅層と、（２）この銅層に隣接するスズ−銅−合金層であって、銅層およびスズ−銅−合金層が基板上に層状構造を形成するスズ−銅−合金層と、（３）この層状構造に隣接するはんだとを備えるデバイスである。

さらに別の実施形態によれば、本発明は、（１）銅層と、（２）この銅層に隣接するスズ−銅−合金層とを備え、このスズ−銅−合金層がＣｕ_３Ｓｎを含むデバイスである。

本発明の他の態様、特色および利益は、以下の詳細な説明、添付の特許請求の範囲、および添付図面からより十分に明らかになろう。

本発明の一実施形態によるデバイス製造方法の概略図である。 本発明の一実施形態によるデバイス製造方法の概略図である。 本発明の一実施形態によるデバイス製造方法の概略図である。 図１の方法に用いられるスズ−銀−銅ポリ金属系の様々な金属間化合物および相を示す擬似二元状態図である。 典型的な従来技術の製造方法および図１の方法のある実施形態を用いて形成される２つの配線構造をそれぞれ示す図である。 典型的な従来技術の製造方法および図１の方法のある実施形態を用いて形成される２つの配線構造をそれぞれ示す図である。 本発明の一実施形態によるフリップチップ・パッケージの側断面図である。 本発明の一実施形態による回路ボードの側断面図である。

図１Ａ〜図１Ｃは、本発明の一実施形態によるデバイス製造方法を概略的に示す。より具体的には、図１Ａ〜図１Ｃのそれぞれは、例えば回路ボードまたはチップ・パッケージの電気的配線構造などの、デバイスを（図１に示されていない）外部配線に機械的および／または電気的に取り付けるために使用される銅パッド（または層）１２０を有するデバイス１００の断面図を示す。様々な実施形態において、デバイス１００は、フリップチップ・パッケージ、ボール・グリッド・アレイ（ＢＧＡ）パッケージ、回路ボードなどの一部であってよい。銅リード・フレーム・デバイス、銅ヒートシンク、ならびに電気回路の一部分をその回路の別の部分に接続する配線構造の一部または全部として銅、はんだおよび／またはスズを有する他のデバイスなどの様々な電子パッケージ、部品およびコンポーネントは、図１の方法の実施形態を用いて製造することもできることを当業者は理解されよう。図１の方法の適用に適したシステムのさらなる例は、例えば、書籍名「Ｍｏｄｅｒｎ Ｓｏｌｄｅｒ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｃｏｍｐｅｔｉｔｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｍａｎｕｆａｃｔｕｒｉｎｇ」、ｂｙ Ｊ．Ｓ．Ｈｗａｎｇ、ＭｃＧｒａｗ Ｈｉｌｌ、Ｎｅｗ Ｙｏｒｋ、Ｎｅｗ Ｙｏｒｋ、１９９６年の第２章において見出すことができ、これは参照により本明細書に組み込まれる。図１の方法は、銅パッド１２０の周囲に保護バリアー１４０を作成することによって上記の銅溶解問題を対処する。有利には、バリアー１４０は、はんだリフロー・プロセス中にパッドが（図１に示されていない）液体のスズ−銀−銅合金と接触させられるときに銅パッド１２０の溶解を抑制する。

図１Ａは、基板１１０上に形成された銅パッド１２０を有するデバイス１００の一部の断面図を示す。基板１１０は、例えば、集積回路（ＩＣ）パッケージングに用いられるプラスチックまたはセラミック材料製であってよく、または上部に対応するＩＣが形成されるウェハの半導体基板であってよい。図１Ａは、従来技術のデバイスの典型的な構造も表す。

図１Ｂは、スズ層１３０が銅パッド１２０を覆って付着された後のデバイス１００の断面図を示す。一実施形態では、スズ層１３０は、約０．１〜３μｍの厚さを有する。この範囲から様々な厚さが用いられてよいが、最良の結果はスズ層１３０の厚さが約０．５〜１．５μｍであり、銅パッド１２０の厚さがスズ層１３０の厚さの少なくとも３倍であるときに得られると求められてきた。スズ層１３０は、化学蒸着、スパッタリング、電気めっき、および／または任意の他の適当なスズ付着技術を用いて形成できる。

発明者は、図１Ｂの層状構造中に保護バリアー１４０を作成する処理シーケンスを見つけた。その処理シーケンスを以下により詳細に説明する。この処理シーケンスは、スズまたはスズ・ベースのはんだ合金のバルク（ボリューム）の構造へのさらなる適用の前に、図１Ｂの層状構造に適用される。この処理シーケンスは、銅パッド１２０とスズ層１３０の界面で銅とスズの相互拡散および反応を引き起こし、それによってスズ−銅合金から構成されるバリアー１４０を形成する。このスズ−銅合金の重要な特性は、それが典型的なはんだリフロー条件の下で上記の電子パッケージ、部品および／またはコンポーネントをはんだ付けするために普通に使用されるスズ−銀−銅合金または他の普通に使用される鉛フリー合金に実質的に溶解しないというものである。

当業者は、本発明の原理から逸脱することなく典型的なはんだ付けプロセス（その簡単な説明は後に続く）を適切に変更して、はんだ付けプロセスを身近なある特定のシステムに適合させることができよう。図１Ｃを参照すると、そこに示されているデバイス１００は、例えば、以下のようにはんだ付けされてよい。デバイス１００を有するパッケージまたはボードの組み立て中、図１Ｃに示される層状構造は典型的には、一片（例えば、ボール）のスズ−銀−銅合金（はんだ）と接触して配置される。例えば、当技術分野で知られているように、はんだボールをデバイス１００に取り付けてボール・グリッド・アレイを形成することができる。後のはんだリフロー中、このデバイスは、はんだの融点を超える温度まで加熱されて（典型的なスズ−銀−銅ベースのはんだの場合、融点は約２１７℃〜約２３０℃に及び得る）、はんだを溶融し、パッド１２０および／または基板１１０の適切な濡れ、およびパッド１２０および／または基板１１０へのはんだ接続を実現する。スズ層は、これらの温度で液体はんだに溶解し、それによってバリアー１４０を液体はんだに露出する。しかし、バリアー１４０のスズ−銅合金は液体のスズ−銀−銅はんだに実質上の不溶性であるので、銅パッド１２０は、液体はんだと直接物理的に接触することからシールドされたままである。結果として、銅パッド１２０の材料は、実質的に溶解されず、有利なことに、これにより従来技術の製造方法の望まない銅溶解と関連する諸問題の少なくともいくつかを回避する。

一実施形態によれば、バリアー１４０を形成することになる図１Ｂに示す構造の処理シーケンスは、以下のように行われる。まず、図１Ｂのデバイス１００は適宜、約２３２〜２６０℃の温度まで加熱されて、スズ層１３０を溶融する。この溶融工程は、この層の初期形成の後に層１３０中に存在し得る任意の穴を覆うのを助ける。表面の濡れにより、液化したスズが広がり、それによって層１３０中に存在し得る任意の穴を塞ぐ。次に、デバイス１００は、約１２５〜２３１℃の間の温度で約０．０１〜４８時間の期間にわたって熱アニール・プロセスにかけられる。このアニーリング・プロセスが約１５０℃で約１時間〜約７時間にわたって実行されると最適な結果が実現されることが求められている。

本発明の他の実施形態によるバリアー１４０を形成するために使用できる他の処理シーケンスは、以下のものを含む。すなわち、（１）溶融工程なしで上記の熱アニーリング工程だけを有する処理、および（２）上記の熱アニーリング工程の有無に関わらず複数の（例えば、２〜１０回の）溶融工程および冷却工程を有する処理シーケンスを含む。

図２は、液相線（液相線より上では均一液体だけが存在する）、固相線（固相線より下では固相だけが存在する）、ならびに種々の銀濃度について銀ドープのスズ−銅ポリ金属系中に存在する様々な銅−スズ金属間化合物および相を示す擬似二元状態図である。領域ＩＩ、領域ＩＩＩおよび領域ＩＶ中で他の相と共存するＡｇ_３Ｓｎの固相は、擬似二元状態図に示されていないことに留意されたい。この省略は意図的なものであり、図２のポリ金属系で生じる関連現象の定性的な理解を（むやみに複雑にすることなく）容易にするようになされており、その説明は、後に続く。いかなる特定の理論にも拘束されることを望むものではないが、バリアー１４０の保護特性をグラフにより示すためにこの擬似二元状態図を提示する。

図２中の縦軸は、温度を表し、同図中の横軸は、（普通に使用されるＳＡＣ合金中の銀含有量の典型的な範囲である、銀の１重量％、２重量％、３重量％または４重量％を含み得る）スズ−銀−銅合金中の銅の重量パーセントを表す。実線２１０ａ〜２１０ｄは、スズ−銀−銅合金中の様々な銀含有量に対応する相境界を記す（図２中の凡例を参照）。正確な組成に応じて、ＳＡＣ合金の液相温度は、約２１７〜２３０℃で変わる。約２２０℃で描かれた破線２２０は、スズ−銀−銅合金についての液相・固相の相転移のおおよその位置を記しており、これは図２の系で生じるプロセスを定性的に理解するのに役立つ。実線２３０は、固体のスズ−銅−合金相と、合金の固相および液相が共存できる多相状態との間の相境界のおおよその位置を記す。

線２１０、２２０および２３０は、図２の相平面を、Ｉ〜ＩＶと名付けられた４つの領域に分割する。領域Ｉおよび領域ＩＩでは、スズ−銀−銅系が、純粋な液体状態および固体状態でそれぞれ存在する。領域ＩＩＩでは、複数の相が共存する。具体的には、Ｃｕ_６Ｓｎ_５の組成を有する固体のスズ−銅合金が、領域ＩＩＩにおいてその液体の形態と共存する。領域ＩＶは、Ｃｕ_６Ｓｎ_５およびＣｕ_３Ｓｎの組成を有する２つの異なるスズ−銅合金が固体状態でそれぞれ存在できる領域である。固体Ｃｕ_３Ｓｎは、領域ＩＩＩ中に存在しないことに留意されたい。

２５０と名付けられたトレースは、固体の銅、例えば銅パッド１２０（図１Ａ参照）と接触しながら２００℃の温度から２５０℃のリフロー温度まで加熱される、銅の０．５重量％を有する一片のスズ−銀−銅はんだの代表的な相軌跡を示す。トレース２５０の区間２５０ａは、加熱によって温度が上がっている相軌跡の部分を表す。区間２５０ａが線２１０ａ〜２１０ｄのうちの対応する１つを横切るとき、はんだは、液化し、相軌跡に沿って液体状態で続く。区間２５０ａおよび区間２５０ｂの結合において、２５０℃のターゲット温度に到達し、この点で加熱を止め、このターゲット温度がそれ以降維持される。

トレース２５０の区間２５０ｂは、２５０℃で起こる銅溶解プロセスを図示する。より具体的には、固体の銅と接触している際に、液体のスズ−銀−銅はんだは、固体の銅を溶解でき、溶解し、それによりはんだ中の銅含有量を増加させる。この増加は、対応する矢印によって示される区間２５０ｂに沿った徐々のドリフトとして図２中で視覚化され得る。相軌跡が（線２１０ａ〜２１０ｄのうちの適切な１本によって図２中に表される）領域Ｉと領域ＩＩＩの間の境界に行き当たるまで、銅パッドからの相当の量の銅が、スズ−銀−銅はんだに溶解され得る。液相境界に到達するとき、液体に取り込まれ得る銅の最大濃度（溶解限度）に到達し、固体Ｃｕ_６Ｓｎ_５は、溶液から沈殿し始める。この時点で、Ｃｕ／Ｃｕ_６Ｓｎ_５／液体Ｓｎの反応は、比較的速い液相溶解とは対照的に、固体拡散によってずっと低い速度で進行する。

対照的に、同じような一片のスズ−銀−銅はんだが、固体Ｃｕ_３Ｓｎと接触しながら２００℃から２５０℃まで加熱されると、トレース２５０によって示される相軌跡は、区間２５０ａの終点で実質的に終わることになり、すなわち、区間２５０ｂに沿った上記のドリフトは起こらない。固体Ｃｕ_３Ｓｎは液体のスズ−銀−銅はんだに溶解しないので、Ｃｕ_３Ｓｎは、それが溶解され得る前に、まずＣｕ_６Ｓｎ_５に転換されなければならない。熱力学はＣｕ_３ＳｎよりＣｕ_６Ｓｎ_５を支持するのでそのような転換が起こり得るが、この転換は固体状態で生じ、したがって比較的遅い。典型的なリフロー・プロセスは比較的短い時間スケールで実行されるので、実際に何らかの有意性があるのにはるかに十分なほど、固体反応が進むのに十分な時間がない。

図２の擬似二元状態図を見ると、上記のように形成されるバリアー１４０は、少なくとも部分的にＣｕ_３Ｓｎから構成されるように見受けられる。このようにして、銅層を覆ってのスズ層の付着、その後にバリアー１４０中に十分な量のＣｕ_３Ｓｎを形成する上記の処理シーケンスのうちの１つが続くことにより、銅パッド１２０の周囲に連続的な保護シールドを形成する。すでに上述した通り、Ｃｕ_３Ｓｎは典型的なはんだリフロー温度で液体のスズ−銀−銅はんだに実質的に溶解しないので、バリアー１４０は、はんだリフロー・プロセス中、損なわれないままであり、それは有利なことに、液体のスズ−銀−銅はんだへの直接的な露出およびその中への溶解から銅パッド１２０をシールドする。

図３〜図４は、２つの配線構造の図をそれぞれ示しており、一方は、典型的な従来技術の製造方法を用いて形成され、他方は、図１の方法のある実施形態を用いて形成されている。より具体的には、図３〜図４のそれぞれは、対応する配線構造の断面を示すマイクロ写真のレンダリングである。各図を以下により詳細に説明する。

まず図３を参照すると、そこに示す配線構造３００は、図１Ａの銅パッド１２０に類似している銅パッド３２０を有する。パッド３２０の当初の厚さは、画像の左手側において示されるように約１７μｍである。はんだ付け中、パッド３２０の一部だけが、液体のスズ−銀−銅はんだに露出される。より具体的には、その一部が３２２と名付けられると共に図３の画像において見ることができるはんだマスクが、パッド３２０の左手側がはんだへ露出するのを防ぐ一方、パッドの右手側が十分に露出されたままにする。結果として、パッド３２０の左手側の厚さは、配線構造３００の形成に関わるプロセスによって実質的に影響を受けないままである。

はんだリフローおよび取り付けの準備として、はんだマスクによって露出されるパッド３２０の一部（すなわち、パッドの右手側）は、良好な濡れおよびウィッキングを確かにするために化学的に処理およびエッチングされる。典型的には、この処理により、はんだ付け前に約３μｍの銅がパッドから除去される。準備した後、フラックスがパッドまたはスズ−銀−銅のはんだボールあるいは両方に塗布され、その後にスズ−銀−銅のはんだボールが、はんだマスク中の開口を通じてパッド３２０の処理した部分と接触して配置される。フラックスの塗布は随意であるが、典型的にはパッド３２０へのはんだの濡れ性を改善するためになされる。次いで、結果として生じる構造を約２５０℃まで加熱して、はんだを溶融し、はんだとパッド３２０を融合させる。はんだリフロー・プロセス中、パッド３２０は、液体のスズ−銀−銅はんだと直接物理的に接触しており、それにより上記のようにパッドからの銅の一部をはんだに溶解させる（例えば、図２中のトレース２５０を参照）。次いで温度が下げられ、それによりスズ−銀−銅はんだを、パッド３２０と外部配線（図示せず）の間に電気接触をもたらす導電性の塊３５０の状態に固化させる。

塊３５０の検査は、塊３５０は均一ではなく、異なる化学組成を有する領域を含むことを明らかにする。具体的には、塊３５０とパッド３２０の間の境界領域は、Ｃｕ_６Ｓｎ_５から構成される層３４８を含む。図２の内容においてすでに説明したように、Ｃｕ_６Ｓｎ_５は、状態図の領域ＩＩＩ内で銅溶解中に形成され得る。Ａｇ_３Ｓｎから構成される微結晶３５２も注目に値する。

パッド３２０の右手側の厚さの検査は、配線構造３００のその最終的な厚さが約８μｍであることを明らかにする。はんだ付け前に約３μｍの銅がパッド３２０の露出した部分から除去されることを考慮に入れると、はんだリフロー・プロセス中に、約６μｍの銅が液体のＳＡＣはんだに溶解してしまったことが分かる。例えば約１５〜２０μｍより大きい厚さを有する比較的厚い銅パッドについては、６μｍの厚さの減少がさらに許容できる可能性があるが、例えば約１５〜２０μｍより小さい当初の厚さを有する比較的薄い銅パッドについては、この厚さの減少は、パッドが許容できない薄さになるようにさせることになる。不利なことに、薄い銅パッドは、そのパッドを有する配線構造の完全性および信頼性を損なう可能性があり、結局その配線構造（およびしたがって電子デバイス全体）をある現場条件、例えば極端な温度への露出に向いていないものにさせる。

次に図４を参照すると、そこに示す配線構造４００は、図１の銅パッド１２０に類似している銅パッド４２０を有する。パッド４２０の当初の厚さは、画像の左手側において示されるように約１１μｍである。配線構造３００中のパッド３２０の左手側部分と同様に、配線構造４００中のパッド４２０の左手側部分は、はんだマスクによって保護される（図３の要素３２２を図４の要素４２２と比較されたい）。したがって、パッド４２０の右手側だけが、液体のＳＡＣはんだに露出される。

はんだリフローおよび取り付けの準備として、パッド４２０の右手側は、化学的に処理およびエッチングされ、これにより約３μｍの銅がパッド４２０から除去される。処理後、バリアー１４０（図１Ｃ参照）に類似している保護バリアーが、図１の製造方法のある実施形態を用いてパッド４２０の処理した部分を覆って形成される。フラックス塗布後、次いで、固体のスズ−銀−銅合金のボールが、はんだマスク中の開口を通じてパッド４２０を覆って形成される層と接触して配置される。次いで、結果として生じる構造を約２５０℃まで加熱して、はんだを溶融し、はんだとパッド４２０の構造を融合させる。はんだリフロー・プロセス中に上記のように形成された保護バリアーが、パッド４２０が液体のスズ−銀−銅はんだと直接物理的に接触するのを防ぎ、それにより銅溶解を抑制する。次いで温度が下げられ、それによりスズ−銀−銅はんだを、パッド４２０と外部配線（図示せず）の間に電気接触をもたらす導電性の塊４５０の状態に固化させる。

パッド４２０の右手側の厚さの検査は、配線構造４００のその最終的な厚さが約７．５μｍであることを明らかにする。保護バリアーの形成前に約３μｍの銅がパッド４２０の露出した部分から除去され、保護バリアー自体の形成のために銅がいくらか消費することを考慮に入れると、配線構造４００中のパッドの残りの厚さ７．５μｍは、パッドからの銅が、はんだリフロー・プロセス中に液体のスズ−銀−銅はんだに実質的に溶解されなかったという結論と一致する。ちなみに、配線構造３００の製造に用いられる製造方法と同様の従来技術の製造方法は、約６μｍの銅を除去してしまうことになり、それによりわずか約２μｍの残りの銅パッドの厚さを残す。この残りの厚さはあまりに少ないものであり、構造上の完全性の理由のために恐らく許容できないであろう。

図５は、本発明の一実施形態によるフリップチップ・パッケージ５００の側断面図を示す。パッケージ５００は、（しばしばキャリアとも称される）基板５３０に接続された（しばしばダイとも称される）集積回路（ＩＣ）５１０を有する。ＩＣ５００は、複数の金属化パッド５１２を有し、典型的にはそれぞれが、アルミニウム、チタン、または他の適当な金属で作製される。スズ−銀−銅はんだバンプ５１６は、適当な金属間化合物（ＩＭＣ）で作製された層５１４を介してパッド５１２に取り付けられる。基板５３０は、複数の銅金属化パッド５２８を有し、複数の銅金属化パッド５２８それぞれが、図１の銅パッド１２０に類似している。それぞれのパッド５２８は、図１によって示される方法のある実施形態により形成された保護バリアー５２６を有する。はんだバンプ５１６のリフロー中、それぞれのバリアー５２６は、有利なことに各銅パッド５２８が、液化したはんだに溶解するのを防ぐ。

図６は、本発明の一実施形態による回路ボード６００の側断面図を示す。回路ボード６００は、表面実装パッケージ６１０と、スルーホール実装パッケージ６２０と、ディスクリート・パッケージ６３０とを有し、それぞれがキャリア（キャリア・ボード）６４０に接続される。図６では、キャリア・ボード６４０にはんだ付けされた後のパッケージ６１０、６２０および６３０が示されている。代表的な実施形態では、パッケージ６１０および６２０は各ＩＣを含んでよく、パッケージ６３０は、キャパシター、抵抗器、インダクター、ヒートシンク、水晶振動子、およびコネクターなどのディスクリート・コンポーネントであってよい。キャリア・ボード６４０は、プリント回路ボード、または任意の他の適当な方法を用いて作製される回路ボードであってよい。

パッケージ６１０は、複数の金属化パッド６１２を有し、それぞれが各ＩＭＣ層６１４を介して各スズ−銀−銅のはんだボール６１６に取り付けられる。キャリア・ボード６４０は、複数の銅金属化パッド６３８を有し、複数の銅金属化パッド６３８のそれぞれが、図１の銅パッド１２０に類似している。それぞれのパッド６３８は、図１によって示される方法のある実施形態により形成された保護バリアー６３６を有する。はんだボール６１６のリフロー中、バリアー６３６は、有利なことに各銅パッド６３８が、液化したはんだに溶解するのを防ぐ。一実施形態では、金属化パッド６１２の代わりにまたは金属化パッド６１２に加えて、パッケージ６１０は、バリアー６３６を有する銅金属化パッド６３８に類似している保護バリアーを有する銅金属化パッドを有してよい。

パッケージ６２０は、複数のピン６２２を有し、それぞれが（明確には図示されていない）銅金属化層と、図１によって示される方法のある実施形態により形成された保護バリアー６２４とを有する。それぞれのピン６２２は、キャリア・ボード６４０中の各穴に挿入され、各スズ−銀−銅はんだ層６２６を介してボードに接続される。はんだ層６２６のリフロー中、バリアー６２４は、有利なことに各ピン６２２の銅金属化層が、液化したはんだに溶解するのを防ぐ。

パッケージ６３０は、パッケージ６１０のパッド６１２と同様の表面実装に適しているパッド６３２を有するものとして例示的に示される。代替としてまたは加えて、パッケージ６３０は、ピン６２２に類似しているピン（図示せず）を有してよい。それぞれのパッド６３２は、各はんだボール６４２を用いて各パッド６３８に接続される。はんだボール６４２のリフロー中、各バリアー６３６は、有利なことに各パッド６３８が、液化したはんだに溶解するのを防ぐ。

概して、回路ボード６００は、（ｉ）１つまたは複数の表面実装型集積回路またはパッケージ、（ｉｉ）１つまたは複数のスルーホール実装型集積回路またはパッケージ、（ｉｉｉ）１つまたは複数の表面実装型ディスクリート・コンポーネントまたはパッケージ、および／あるいは（ｉｖ）１つまたは複数のスルーホール実装型ディスクリート・コンポーネントまたはパッケージを有してよい。典型的には、パッド６３８およびはんだ層６２６は、回路ボード６００内にある他の回路および／またはこの回路ボードの外部にある他の回路に電気的に接続される。

本発明は、例示の実施形態を参照して説明されてきたが、この説明は、限定的な意味に解釈されるものではない。例えば、図１Ｃのスズ層１３０は、電子機器または他の産業に用いられる任意の銅ベースの表面の上へ付着されてよい。本明細書に開示した適切な処理シーケンスを用いて、結果として生じる構造をＣｕへのはんだ取り付けの悪影響に実質的に耐性があるものにさせる保護バリアー層が形成されてよい。そのような電子応用例には、リード・フレーム・パッケージ、ヒートシンク、回路ボード、様々な基板、銅管などが含まれる。保護される銅ベースの部品は、純銅、あるいは真鍮または他の広く使われている銅合金などの銅の合金で作製されてよい。本発明の実施形態は、任意の適切なはんだ付け適用例、例えば、フリップチップの別のチップ、キャリアまたは回路ボードへのはんだ付け、あるいはコンポーネントまたはパッケージの回路ボードへのはんだ付けのための保護バリアーを作成するために使用できる。本発明の実施形態によって形成される保護バリアーを有する様々なパッケージおよびディスクリート・コンポーネントは、穴の縁が銅めっきされると共に各保護バリアーによって覆われた状態で、パッド上に表面実装されてよく、回路ボード上のトレースに取り付けられてよく、またはスルーホール実装されてよい。本発明が関連する当業者に明らかである、説明した実施形態の様々な変更形態および本発明の他の実施形態は、添付の特許請求の範囲に示される本発明の原理および範囲内にあるとみなされる。

本明細書および特許請求の範囲に用いられるように、「隣接」なる語は、以下の言外の意味の１つまたは複数を有するものとして理解されたい。すなわち、直前または直後；〜の隣に位置する;極めて近くにあるということであり、そのような近さは、共通点、境界または界面を有することを含んでもよいし、または含まなくてもよい。

特に明記しない限り、数値および範囲のそれぞれは、「約」または「およそ」なる語が値または範囲に関する値の前にあるかのようにおよそのものであるものとして解釈されたい。

本発明の性質を説明するために説明および例示した部品の詳細、材料および配置の様々な変更が、当業者によって添付の特許請求の範囲に示される本発明の範囲から逸脱することなくなされてよいことをさらに理解されよう。

本明細書に記載の典型的な方法の工程は、必ずしも説明した順序で行われることを必要とされないことを理解されたい。また、そのような方法の工程の順序は、典型的なものに過ぎないことを理解されたい。同様に、追加の工程が、そのような方法に含まれてよく、ある工程が、本発明の様々な実施形態と矛盾のない方法において省略または組み合わされてよい。

本明細書における「一実施形態」または「ある実施形態」への言及は、本実施形態に関連して説明したある特定の特色、構造または特徴が、本発明の少なくとも１つの実施形態に含まれ得ることを意味する。本明細書中の様々な箇所における「一実施形態では」の語句の出現は、必ずしも全てが、同じ実施形態に言及しているものではなく、また別個もしくは代替の実施形態は、必ずしも他の実施形態を相互に排他するものではない。同じことが「実施」なる語にも当てはまる。

Claims (24)

1. 銅層を有するデバイス基板を用意することと、
   前記銅層に隣接するスズ−銅−合金層を形成して、前記基板上に層状構造を形成することと
   を含むデバイス製造方法。
2. 前記形成する工程が、
   前記銅層に隣接するスズ層を形成することと、
   前記スズ層および前記銅層を熱処理にかけて、前記スズ層と前記銅層の間の界面で前記スズ−銅−合金層を形成することと
   を含む、請求項１に記載の発明。
3. 熱処理にかける前記工程が、
   前記スズ層および前記銅層を約１２５℃〜約２３１℃の温度で約０．０１〜４８時間の期間にわたってアニールすることを含む、請求項２に記載の発明。
4. 熱処理にかける前記工程が、
   前記スズ層および前記銅層を約１５０℃で約１時間〜約７時間の期間にわたってアニールすることを含む、請求項３に記載の発明。
5. 熱処理にかける前記工程が、溶融し、次いで前記アニール前に前記スズ層を固化することをさらに含む、請求項３に記載の発明。
6. 熱処理にかける前記工程が、溶融し、次いで前記スズ層を固化することを含む、請求項２に記載の発明。
7. 前記スズ層が、約０．１μｍ〜約３μｍの厚さを有する、請求項２に記載の発明。
8. 前記スズ層が、約０．５μｍ〜約１．５μｍの厚さを有する、請求項７に記載の発明。
9. 前記スズ−銅−合金層がＣｕ_３Ｓｎを含む、請求項１に記載の発明。
10. 前記スズ−銅−合金層がＣｕ_３Ｓｎから本質的になる、請求項９に記載の発明。
11. 前記層状構造に隣接して配置されたはんだをリフローして、前記銅層と外付け回路の間に電気的接続を形成すること
    をさらに含む、請求項１に記載の発明。
12. 前記はんだがＳｎ−Ａｇ−Ｃｕ合金を含む、請求項１１に記載の発明。
13. 前記スズ−銅−合金層が、液化したはんだに実質的に溶解しない、請求項１１に記載の発明。
14. 請求項１に記載の方法を用いて作製される製品。
15. 基板上の銅層と、
    前記銅層に隣接するスズ−銅−合金層であって、前記銅層および前記スズ−銅−合金層が前記基板上に層状構造を形成するスズ−銅−合金層と、
    前記層状構造に隣接するはんだと
    を備える、デバイス。
16. 前記スズ−銅−合金層がＣｕ_３Ｓｎを含む、請求項１５に記載の発明。
17. 前記はんだがＳｎ−Ａｇ−Ｃｕ合金を含む、請求項１５に記載の発明。
18. 前記はんだが、前記銅層と外付け回路の間に電気的接続を形成するリフローされたはんだである、請求項１５に記載の発明。
19. キャリアにはんだ付けされる集積回路をさらに含み、前記集積回路と前記キャリアの間の接続が、前記銅層およびスズ−銅−合金層の例の少なくとも１つを含む、
    請求項１５に記載の発明。
20. 回路ボードにはんだ付けされる回路コンポーネントをさらに含み、前記回路コンポーネントと前記回路ボードの間の接続が、前記銅層およびスズ−銅−合金層の例の少なくとも１つを含む、
    請求項１５に記載の発明。
21. 銅層と
    前記銅層に隣接するスズ−銅−合金層とを含み、前記スズ−銅−合金層がＣｕ_３Ｓｎを含む
    デバイス。
22. 前記デバイスが、集積回路であり、
    前記銅層および前記スズ−銅−合金層が、前記集積回路と外付け回路の間に電気的接続をもたらすようになされる少なくとも１つの金属化パッドまたはピンの一部である
    請求項２１に記載の発明。
23. 前記デバイスが、ディスクリート回路コンポーネントであり、
    前記銅層およびスズ−銅−合金層が、前記ディスクリート回路コンポーネントと外付け回路の間に電気的接続をもたらすようになされる少なくとも１つの金属化パッドまたはピンの一部である
    請求項２１に記載の発明。
24. 前記デバイスが、回路ボードであり、
    前記銅層および前記スズ−銅−合金層が、前記回路ボードと前記回路ボード上に実装される回路コンポーネントの間に電気的接続をもたらすようになされる少なくとも１つの金属化パッドまたはピンの一部である
    請求項２１に記載の発明。

Images