JP2007188943A - はんだバンプ、はんだバンプの形成方法及び半導体装置 - Google Patents

はんだバンプ、はんだバンプの形成方法及び半導体装置 Download PDF

Info

Publication number
JP2007188943A
JP2007188943A JP2006003644A JP2006003644A JP2007188943A JP 2007188943 A JP2007188943 A JP 2007188943A JP 2006003644 A JP2006003644 A JP 2006003644A JP 2006003644 A JP2006003644 A JP 2006003644A JP 2007188943 A JP2007188943 A JP 2007188943A
Authority
JP
Japan
Prior art keywords
solder
bump
circuit board
melting point
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006003644A
Other languages
English (en)
Other versions
JP4940662B2 (ja
Inventor
Toshiya Akamatsu
俊也 赤松
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006003644A priority Critical patent/JP4940662B2/ja
Publication of JP2007188943A publication Critical patent/JP2007188943A/ja
Application granted granted Critical
Publication of JP4940662B2 publication Critical patent/JP4940662B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】半導体部品を回路基板に接合するためのはんだバンプにおいて、回路基板への二次実装時に内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができるようにする。
【解決手段】はんだバンプの内部のはんだ組成物３０ａより融点の高い金属間化合物３０ｂを、はんだバンプの外周部に形成することで、はんだ組成物３０ａの融点を超える温度でも、金属間化合物３０ｂの融点以下であればバンプ形状が維持される。
【選択図】図１

Description

本発明は、半導体部品を回路基板に接合するためのはんだバンプ、特に、回路基板が他の回路基板に二次接合される場合のはんだバンプ及びその形成方法、そしてはんだバンプ接合部を有した半導体装置に関する。
ＬＳＩチップなどの半導体部品を回路基板に実装する場合、配線遅延を少なくするために半導体部品の全面にはんだバンプを用いるフリップチップ実装が行われている。近年、環境問題の点から、このような半導体部品を回路基板に接合するためのはんだバンプにおいてもＰｂ（鉛）フリー化が進められてきており、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系のはんだ（融点：２１７℃）が有力な候補材料として挙げられている。
図３は、ＬＳＩチップを回路基板に接合させるための従来のはんだバンプの構造を示す図である。
ＬＳＩチップ５０の電極面には、Ｃｕ層５１、Ｎｉ（ニッケル）層５２からなるめっき皮膜が形成され、回路基板６０の電極面には、Ｃｕ層６１、Ｎｉ層６２及び濡れ性を確保するためのＡｕ（金）層６３からなるめっき皮膜が形成されている（図３（Ａ））。そして、ＬＳＩチップ５０の電極面のはんだバンプ７０を回路基板６０の電極面に当接させて、例えば２４０℃程度に加熱した後、急冷させることにより、ＬＳＩチップ５０と回路基板６０が電気的に接続される（図３（Ｂ））。
上記のようにＬＳＩチップ５０を搭載した回路基板６０（以下パッケージという場合もある。）は、ＢＧＡボール（Ball Grid Array）を用いてマザーボードに二次実装される。
表１に、はんだバンプ７０とＢＧＡボールの二次実装時の溶融状態を示す。
Figure 2007188943
二次実装温度が２３０℃のとき、Ｐｂを用いたＰｂ−５Ｓｎ（Ｓｎを５ｗｔ％含有）のはんだバンプは溶けることなく、Ｐｂ−６３Ｓｎ（Ｓｎを６３ｗｔ％含有）のＢＧＡボールは溶けていたが、Ｐｂフリーはんだを用いた場合、はんだバンプ及びＢＧＡボールともにＳｎ−Ａｇ−Ｃｕ系はんだであるため、２４０℃〜２５０℃の二次実装温度のとき、Ｓｎ−Ａｇ−Ｃｕ系はんだのＢＧＡボールだけでなく、Ｓｎ−Ａｇ−Ｃｕ系のはんだバンプ７０も再溶融し、それらの接合部分の形状を保持できない場合がある。この場合、変形したはんだバンプ７０がショートを起こす恐れがある。このため現状では、アンダーフィル樹脂を充填してはんだバンプの形状を保持させたり、Ａｕスタッドバンプなどの溶融しないバンプを用いて対処している。
図４は、フリップチップ接合部へのアンダーフィル工程を示す図である。
はんだバンプ７０を用いてＬＳＩチップ５０と回路基板６０とを電気的に接続した後（図４（Ａ））、はんだバンプの形状を保持するためにアンダーフィル樹脂８０を充填する（図４（Ｂ））。
アンダーフィル樹脂８０は熱硬化性樹脂８０ａと無機フィラー８０ｂからなり、これをディスペンサ８１を用いてＬＳＩチップ５０と回路基板６０の間のはんだバンプ７０の周囲に充填する。このようにアンダーフィル樹脂８０が施された構成（図４（Ｃ））において、回路基板６０をマザーボードに二次実装するために、回路基板６０の反対側の電極面にＢＧＡボール８２を設ける（図４（Ｄ））。
図５は、ＬＳＩチップの二次実装の工程を示す図である。
図４（Ｄ）のように得られたパッケージを、ＢＧＡボール８２により他の回路基板であるマザーボード９０に接合する（図５（Ａ）、図５（Ｂ））。
なお、上記のような半導体部品と配線基板を電気的に接合する電極接続部材として、樹脂コアを覆う二層のはんだ層を有し、外側のはんだ層が内側のはんだ層の融点より低い融点を持つ構造の接続部材が知られている（例えば、特許文献１参照）。更に、半導体部品積層基板間の接続構造において、上側と下側のはんだバンプの融点が異なることで、リフロー時に片方のはんだバンプが脱落するのを防止することも提案されている（例えば、特許文献２参照）。
特開２００４−２７３４０１号公報 特開２００５−５３５８号公報
しかしながら、アンダーフィル樹脂ではんだバンプの形状を保持しても、図５（Ａ）に示すように、アンダーフィル樹脂の充填時にボイドや剥離があった場合には空間部８３が生じ、二次実装時における加熱時に、図５（Ｂ）のように溶融したはんだ材料が流れ込んで短絡部８３ａが発生するという問題点がある。
本発明は、このような点に鑑みてなされたものであり、回路基板への二次実装時に内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上するはんだバンプ及びその形成方法を提供することを目的とする。
本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプであって、図１に示すように、バンプ外周部がバンプ内部のはんだ組成物３０ａより融点の高い金属間化合物３０ｂで被覆された構造を有することを特徴とするはんだバンプが提供される。
このようなはんだバンプによれば、はんだ組成物３０ａの融点を超える温度でも、金属間化合物３０ｂの融点以下であればバンプ形状が維持される。
また、本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、前記回路基板の電極部の最表面に金属からなる下地電極を設け、前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法が提供される。
このようなはんだバンプの形成方法によれば、はんだ組成物の融点を超える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。
また、半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とする半導体装置が提供される。
このような半導体装置によれば、はんだ組成物の融点を越える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。
本発明のはんだバンプ及びその形成方法は、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された二層構造を有するため、はんだ組成物の融点を超える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。これにより、例えばマザーボードなどへの二次実装時において、同じくはんだ組成物が用いられるＢＧＡボールの溶融時に、半導体部品と回路基板間を接合するはんだバンプは、内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上するという利点がある。
以下、本発明の実施の形態を図面を参照して説明する。
図１は本実施の形態のはんだバンプの構造を示す図である。
このはんだバンプはＬＳＩチップ１０を回路基板２０に接合するためのものである。本実施の形態のはんだバンプは、バンプ外周部がバンプ内部のはんだ組成物３０ａより融点の高い金属間化合物３０ｂで被覆された二層構造を有している。
内部のはんだ組成物３０ａは、例えば、ＳｎＡｇＣｕであり、融点は２１６℃である。また、低融点（１３９℃）のＳｎＢｉ（錫ビスマス）を用いてもよい。
はんだバンプの外周部の金属間化合物３０ｂは、例えばＡｕＳｎ化合物であり、融点は２８０℃以上である。
なお、図１ではアンダーフィル樹脂４０をはんだ接合部に充填してはんだバンプを保護している。
このような二層構造を有するはんだバンプによれば、内部のはんだ組成物３０ａの融点を超える温度でも、外周部の金属間化合物３０ｂの融点以下であればバンプ形状が維持される。
外周部の金属間化合物３０ｂとしてＡｕＳｎ化合物が形成されている場合、その融点は、表１に示したように、回路基板２０をマザーボードなどの他の回路基板に接続する際の二次実装温度より高い温度であるので、ＬＳＩチップ１０と回路基板２０間を接合するはんだバンプは、内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性を向上できる。
次に、本実施の形態のはんだバンプの形成方法を説明する。
図２は、本実施の形態のはんだバンプの形成方法を説明する図である。
図２（Ａ）のように、ＬＳＩチップ１０の電極面には、Ｃｕ層１１、Ｎｉ層１２からなるめっき皮膜が形成されており、回路基板２０の電極面には、Ｃｕ層２１、Ｎｉ層２２及びＡｕ層２３からなるめっき皮膜を形成する。ここで、Ａｕ層２３は、図３で示したような従来のものよりも厚く（例えば０．０５μｍ）形成する。
そして、接合時において、ＬＳＩチップ１０の電極面のはんだバンプ３０を回路基板２０の電極面に当接させて所定の温度に加熱する。このとき下地電極のＡｕが、はんだバンプ３０の中に拡散する。そして、冷却速度を所定速度以下にしてはんだを凝固させると、析出物は表面に押出すという溶融はんだの特性により、バンプ外周部に高融点の金属間化合物３０ｂによる膜が形成される。
その後、図示を省略しているが、アンダーフィル樹脂４０を充填して、形成したはんだバンプを保護する。
なお、はんだバンプ３０としては、低融点はんだであるＳｎＢｉ系はんだを用いることが望ましい。ＳｎＢｉ系はんだは融点が１３９℃であり、現状のＳｎＡｇＣｕ系はんだの融点２１６℃と比較して７０℃程度低いことから、はんだ溶融時にはんだ中へＡｕが拡散する時間とＡｕＳｎ化合物が析出する時間が長いため、効果的にバンプ最外殻にＡｕＳｎ化合物の膜を形成することができる。
このように、バンプ外周部がバンプ内部のはんだ組成物３０ａより融点の高い金属間化合物３０ｂで被覆された二層構造を有するので、高融点の外殻によってマザーボードなどへの二次実装時に内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上する。
なお、上記の例では高融点の外殻を形成する方法として、はんだ付けする表面電極にＡｕを用いてＳｎ系のはんだバンプ３０によりＬＳＩチップ１０と回路基板２０をはんだ付けすることで、はんだ溶融時に電極材料がはんだ中に拡散してＡｕＳｎ化合物を形成し、冷却時に析出してバンプ外周部で膜を形成しているが、ＡｕＳｎ化合物を形成する方法としては、はんだバンプ中にあらかじめＡｕを含有させておく方法もある。
次に、上記のはんだバンプの形成時における冷却速度などの製造条件について検討した結果を示す。図２を参照して説明する。
１０ｍｍ□の表面上に、ピッチ２００μｍでマトリクス状に形成されたＳｎ−５７ｗｔ％Ｂｉ−１ｗｔ％Ａｇのはんだバンプを持つＬＳＩチップ１０を用いた。電極径はΦ８０μｍである。回路基板２０は、基材がガラスエポキシで、ＬＳＩチップ１０と同じパターンで電極が形成されている。この電極の表面に、Ａｕ層２３をめっきで形成した。
その後、ＬＳＩチップ１０の位置合わせを回路基板２０上で行い、２００℃ピークのリフローで接合を行った。ピーク温度からの冷却速度及びＡｕ層２３の膜厚を変えて接合を行った結果、ＡｕＳｎ化合物の析出は表２のような結果になった。
Figure 2007188943
表２に示すように、はんだ中のＡｕの膜厚が０．０１６μｍ以上の場合、はんだバンプ中のＡｕ含有率が０．０５ｗｔ％を超え、金属間化合物３０ｂであるＡｕＳｎ化合物の析出を確認することができる。しかし、冷却速度はかなり遅く、６０℃／ｍｉｎ以下でないとＡｕＳｎ化合物の析出は確認できない。
このはんだバンプをＥＰＭＡ（Electron Probe Micro Analyzer）で元素分析を行った結果、Ａｕ層２３の膜厚を０．０５μｍとし、Ａｕ含有量０．１６ｗｔ％以上とし、冷却速度１００℃／ｍｉｎ以下とした場合に良好な、ＡｕＳｎ化合物による膜が得られた。
なお、上記では、はんだ材料はＳｎ−５７ｗｔ％Ｂｉ−１ｗｔ％Ａｇを用いたが、主にＳｎを主成分とするはんだ材料であればＡｕ含有量と冷却速度を適正化することで、ＡｕＳｎ化合物を最外殻に形成することが可能である。また、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ（亜鉛）系などのはんだでも可能である。
本実施の形態のはんだバンプの構造を示す図である。 本実施の形態のはんだバンプの形成方法を説明する図である。 従来のはんだバンプの構造を示す図である。 フリップチップ接合部へのアンダーフィル工程を示す図である。 ＬＳＩチップの二次実装の工程を示す図である。
符号の説明
１０ ＬＳＩチップ
１１、２１ Ｃｕ層
１２、２２ Ｎｉ層
２０ 回路基板
２３ Ａｕ層
３０ はんだバンプ
３０ａ はんだ組成物
３０ｂ 金属間化合物
４０ アンダーフィル樹脂

Claims (6)

  1. 半導体部品を回路基板に接合するためのはんだバンプであって、
    バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とするはんだバンプ。
  2. 前記金属間化合物は、前記回路基板を他の回路基板に接続する際の二次実装温度より高い融点を有していることを特徴とする請求項１記載のはんだバンプ。
  3. 半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、
    前記回路基板の電極部の最表面に金属からなる下地電極を設け、
    前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法。
  4. 前記下地電極の金属に金を用いることを特徴とする請求項３記載のはんだバンプの形成方法。
  5. 前記半導体部品の接合時の冷却速度を１００℃／ｍｉｎ以下にしてはんだを凝固させることを特徴とする請求項３記載のはんだバンプの形成方法。
  6. 半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、
    前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とする半導体装置。
JP2006003644A 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置 Expired - Fee Related JP4940662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003644A JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003644A JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007188943A true JP2007188943A (ja) 2007-07-26
JP4940662B2 JP4940662B2 (ja) 2012-05-30

Family

ID=38343918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003644A Expired - Fee Related JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4940662B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
CN102148201A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 半导体元件、封装结构、及半导体元件的形成方法
US10971301B2 (en) 2016-12-01 2021-04-06 Murata Manufacturing Co., Ltd. Chip electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992682A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> ハンダ付け方法、ハンダ付け装置
JPH11330126A (ja) * 1998-04-30 1999-11-30 Internatl Business Mach Corp <Ibm> 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP2000150574A (ja) * 1998-11-13 2000-05-30 Fujitsu Ltd 半導体装置及び半田による接合方法
JP2000232177A (ja) * 1999-02-09 2000-08-22 Toshiba Corp プリント基板および半導体装置および電子部品ユニット
JP2004311679A (ja) * 2003-04-07 2004-11-04 Matsushita Electric Ind Co Ltd はんだ付け方法とそのプリント配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992682A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> ハンダ付け方法、ハンダ付け装置
JPH11330126A (ja) * 1998-04-30 1999-11-30 Internatl Business Mach Corp <Ibm> 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP2000150574A (ja) * 1998-11-13 2000-05-30 Fujitsu Ltd 半導体装置及び半田による接合方法
JP2000232177A (ja) * 1999-02-09 2000-08-22 Toshiba Corp プリント基板および半導体装置および電子部品ユニット
JP2004311679A (ja) * 2003-04-07 2004-11-04 Matsushita Electric Ind Co Ltd はんだ付け方法とそのプリント配線板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
CN102148201A (zh) * 2010-02-04 2011-08-10 台湾积体电路制造股份有限公司 半导体元件、封装结构、及半导体元件的形成方法
US9455183B2 (en) 2010-02-04 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and bump formation process
US9960134B2 (en) 2010-02-04 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and bump formation process
US10522491B2 (en) 2010-02-04 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and bump formation process
US11348889B2 (en) 2010-02-04 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and bump formation process
US10971301B2 (en) 2016-12-01 2021-04-06 Murata Manufacturing Co., Ltd. Chip electronic component
US20210118614A1 (en) * 2016-12-01 2021-04-22 Murata Manufacturing Co., Ltd. Chip electronic component
US11688555B2 (en) * 2016-12-01 2023-06-27 Murata Manufacturing Co., Ltd. Chip electronic component

Also Published As

Publication number Publication date
JP4940662B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
US7838954B2 (en) Semiconductor structure with solder bumps
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
US20010050181A1 (en) Semiconductor module and circuit substrate
KR101209845B1 (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
JP4731495B2 (ja) 半導体装置
JP5724411B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP4356581B2 (ja) 電子部品実装方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP4070232B2 (ja) 配線基板及びその製造方法
JP5169871B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2001298051A (ja) はんだ接続部
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP2009283628A (ja) 半導体素子実装方法
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP4366838B2 (ja) 電子回路モジュールの製造方法
TWI334752B (en) Manufacturing method of circuit device
JP2001298111A (ja) 半導体装置、その実装構造およびその実装方法
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2007208056A (ja) 半導体装置の製造方法
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP4940758B2 (ja) はんだボール、半導体装置及びはんだボールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees