JP2007251053A - 半導体装置の実装構造及びその実装構造の製造方法 - Google Patents
半導体装置の実装構造及びその実装構造の製造方法 Download PDFInfo
- Publication number
- JP2007251053A JP2007251053A JP2006075380A JP2006075380A JP2007251053A JP 2007251053 A JP2007251053 A JP 2007251053A JP 2006075380 A JP2006075380 A JP 2006075380A JP 2006075380 A JP2006075380 A JP 2006075380A JP 2007251053 A JP2007251053 A JP 2007251053A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting structure
- solder bump
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
Abstract
【解決手段】BGAに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプ19を介在して両者を接続してなる半導体装置の実装構造に於いて、はんだバンプ19はSnを主成分としBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるSnに対する添加成分の量が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であることが基本になっている。
【選択図】図9
Description
(1) 従来のSn−Pb共晶はんだよりも融点と室温の温度差が約200℃となって、 40℃以上も高くなり、回路配線基板とパッケージの熱膨張差に起因して変形を生 じ、特にパッケージ外周部に於いては変形の影響が大きく、回路オープン不良を生 じることがある。
(2) 材料の持つ機械的性質例えばヤング率や引張強さ等もこれまでのSn−Pb共晶 はんだと比較して大きくなり、疲労寿命特性に影響する柔軟性が低下してはんだ接 合部にかかる応力は大きくなる。その結果、同様にパッケージ外周部において回路 オープン不良を生じる。
表面にソルダーレジスト12、電極13が形成された回路配線基板11を用意する。
表面に電極13などが形成された回路配線基板11の全面に感光性ドライフィルムレジスト14を加熱ローラーを用いて圧着貼付する。
通常のリソグラフィ技術に於ける露光及び現像を行なって、図1について説明したマスク1と同様の開口パターンをもつマスク15を形成する。
印刷法を適用することに依り、Sn−Biを含むはんだペースト16をマスク15の開口に充填する。マスク15の表面に付着した余分なはんだペーストはスキージングに依って除去する。尚、Sn−BiはSn−Inに代替して良い。
温度170℃、融点以上2分の加熱処理を行なってマスク15の開口を埋めたはんだペースト16を凝固させる。
レジスト剥離液に浸漬することに依り、マスク15を薄利除去する。
Sn−Biからなるはんだボール18をもつBGA17を回路配線基板11と対向させて、はんだボール18とはんだペースト16とを位置合わせして接触させる。
加熱リフローを行なって、はんだペースト16とはんだボール18とを融合してはんだバンプ19を生成させ、回路配線基板11とBGA17とを接合する。
表面にソルダーレジスト12、電極13が形成された実施の形態1と同様の回路配線基板11を用意する。
スパッタリング法を適用することに依り、厚さ0.5μmの電解めっき用Cuシード層20を形成する。
回路配線基板11の全面に感光性ドライフィルムレジスト14を加熱ローラーを用いて圧着貼付する。
通常のリソグラフィ技術に於ける露光及び現像を行なって、図1について説明したマスク1と同様の開口パターンをもつマスク15を形成する。
電解めっき法を適用することに依り、Cuシード層20上にBi膜21を形成する。尚、BiはInに代替して良い。
レジスト剥離液に浸漬することに依り、マスク15を除去し、また、マスク15の下地になっていたCuシード層20もエッチングして除去する。
Sn−Biからなるはんだボール18をもつBGA17を回路配線基板11と対向させて、はんだボール18とBi膜21とを位置合わせして接触させる。
加熱リフローを行なって、Bi膜21とはんだボール18を融合してはんだバンプ19を生成させ、回路配線基板11とBGA17とを接合する。
表面にソルダーレジスト12、電極13が形成された実施の形態1或いは実施の形態2と同様の回路配線基板11を用意する。
スパッタリング法を適用することに依り、厚さ0.5μmの電解めっき用Cuシード層20を形成する。
回路配線基板11の全面に感光性ドライフィルムレジスト14を加熱ローラーを用いて圧着貼付する。
通常のリソグラフィ技術に於ける露光及び現像を行なって、均一な形状の開口パターンをもつマスク22を形成する。
電解めっき法を適用することに依り、Cuシード層20上にBi膜23を形成するのであるが、電流密度を4〜6A/dm2 とする条件を適用してめっき膜を形成することに依り、Bi膜23の膜厚は、中央部から外周部に至るまでに次第に厚くなるように形成することができる。尚、BiはInに代替して良い。
レジスト剥離液に浸漬することに依り、マスク22を除去し、また、マスク22の下地になっていたCuシード層20もエッチングして除去する。
Sn−Biからなるはんだボール18をもつBGA17を回路配線基板11と対向させて、はんだボール18とBi膜23とを位置合わせして接触させる。
加熱リフローを行なって、Bi膜23とはんだボール18を融合してはんだバンプ19を生成させ、回路配線基板11とBGA17とを接合する。
はんだボールを搭載する電極パッドのピッチサイズ:1.27mm
電極パッドの径:635μm( 電極数256ピン)
はんだボール:Sn−3.0Ag−0.7Cu
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(30〜70重量%)、Bi(70〜30重量%)
はんだボールを搭載する電極パッドのピッチサイズ:1.27mm
電極パッドの径:635μm( 電極数256ピン)
はんだボール:Sn−3.0Ag−0.7Cu
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(10〜70重量%)、Bi(90〜30重量%)
はんだボールを搭載する電極パッドのピッチサイズ:1.27mm
電極パッドの径:635μm( 電極数256ピン)
はんだボール:Sn−9.0Zn
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(30〜70重量%)、Bi(70〜30重量%)
はんだボールを搭載する電極パッドのピッチサイズ:1.27mm
電極パッドの径:635μm( 電極数256ピン)
はんだボール:Sn−9.0Zn
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(10〜70重量%)、In(90〜30重量%)
はんだボールを搭載する電極パッドのピッチサイズ:1.00mm
電極パッドの径:600μm( 電極数2116ピン)
はんだボール:Sn−3.0Ag−0.7Cu
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(30〜70重量%)、Bi(70〜30重量%)
はんだボールを搭載する電極パッドのピッチサイズ:1.00mm
電極パッドの径:600μm( 電極数2116ピン)
はんだボール:Sn−3.0Ag−0.7Cu
回路配線基板(図2を参照):エポキシ樹脂基板
レジスト開口径:中央部500μmφ〜外周部1000μmφとなるように開口径を変化はんだペーストの金属成分組成:Sn(10〜70重量%)、In(90〜30重量%)
半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置の実装構造に於いて、
はんだバンプはSnを主成分としBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるSnに対する添加成分の組成が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であること
を特徴とする半導体装置の実装構造。
実装領域の略中央部に在るはんだバンプの体積並びに添加成分の組成に比較して外周部に在るはんだバンプの体積並びに添加成分の組成が大であること
を特徴とする(付記1)記載の半導体装置の実装構造。
実装領域の略中央部に在るはんだバンプ並びに外周部に在るはんだバンプの体積が略同一であって、且つ、略中央部に在るはんだバンプに於ける添加成分の組成に比較して外周部に在るはんだバンプに於ける添加成分の組成が大であること
を特徴とする(付記1)記載の半導体装置の実装構造。
(付記1)或いは(付記2)記載の半導体装置の実装構造を製造する際、
回路配線基板の配線或いは電極上に於ける実装領域の略中央部のはんだバンプ形成予定部分に対応する開口に比較して外周部のはんだバンプ形成予定部分に対応する開口が大きくされたマスクを形成する工程と、
該各開口にSnを主成分としBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる添加成分を含むはんだペーストを埋め込む工程と
前記マスクを除去した後、半導体素子或いは半導体パッケージの電極に固着され主成分であるSnの組成が全て略一定であるはんだボール及び前記回路配線基板の前記はんだペーストを位置合わせして接触させてから加熱リフローして接合を行なう工程と
が含まれてなることを特徴とする実装構造の製造方法。
マスクを形成する工程の前に電解めっき用のシード層を形成する工程と、
マスクを形成する工程の後にはんだペーストを埋め込む工程に代替してBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる膜をマスクの開口内に成膜する工程と
が含まれてなることを特徴とする(付記4)記載の実装構造の製造方法。
マスクの形成工程を、
開口が全て略同じ大きさの開口をもつマスクを形成する工程に代替し、
ペーストの埋め込み工程を、
Bi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属であって、略中央部に在る開口内では所定厚さをもつ金属膜を、又、外周部に在る開口内では前記中央部に在る開口内の所定厚さをもつ金属膜に比較して厚い金属膜をそれぞれ成膜する工程に代替したこと
を特徴とする(付記4)記載の実装構造の製造方法。
1A マスクの中央部に位置する開口
1B並びに1C マスクの中央部から外周部に至る中間に在って外周部に向かって次第に大きくなっている開口
1D マスクの外周部に位置する最も大きな開口
11 回路配線基板
12 ソルダーレジスト
13 電極
14 感光性ドライフィルムレジスト
15 マスク
16 はんだペースト
17 BGA
18 はんだボール
19 はんだバンプ
Claims (5)
- 半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置の実装構造に於いて、
はんだバンプはSnを主成分としBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるSnに対する添加成分の量が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であること
を特徴とする半導体装置の実装構造。 - 実装領域の略中央部に在るはんだバンプの体積並びに添加成分の組成に比較して外周部に在るはんだバンプの体積並びに添加成分の組成が大であること
を特徴とする請求項1記載の半導体装置の実装構造。 - 実装領域の略中央部に在るはんだバンプ並びに外周部に在るはんだバンプの体積が略同一であって、且つ、略中央部に在るはんだバンプに於ける添加成分の組成に比較して外周部に在るはんだバンプに於ける添加成分の組成が大であること
を特徴とする請求項1記載の半導体装置の実装構造。 - 請求項1或いは請求項2記載の半導体装置の実装構造を製造する際、
回路配線基板の配線或いは電極上に於ける実装領域の略中央部のはんだバンプ形成予定部分に対応する開口に比較して外周部のはんだバンプ形成予定部分に対応する開口が大きくされたマスクを形成する工程と、
該各開口にSnを主成分としBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる添加成分を含むはんだペーストを埋め込む工程と
前記マスクを除去した後、半導体素子或いは半導体パッケージの電極に固着され主成分であるSnの組成が全て略一定であるはんだボール及び前記回路配線基板の前記はんだペーストを位置合わせして接触させてから加熱リフローして接合を行なう工程と
が含まれてなることを特徴とする実装構造の製造方法。 - マスクを形成する工程の前に電解めっき用のシード層を形成する工程と、
マスクを形成する工程の後にはんだペーストを埋め込む工程に代替してBi、In、Zn、Ag、Sb、Cuから選択された少なくとも一種以上の金属からなる膜をマスクの開口内に成膜する工程と
が含まれてなることを特徴とする請求項4記載の実装構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075380A JP2007251053A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置の実装構造及びその実装構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075380A JP2007251053A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置の実装構造及びその実装構造の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251053A true JP2007251053A (ja) | 2007-09-27 |
Family
ID=38594992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006075380A Pending JP2007251053A (ja) | 2006-03-17 | 2006-03-17 | 半導体装置の実装構造及びその実装構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251053A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129694A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | 電子装置の製造方法 |
WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
JP2015018837A (ja) * | 2013-07-08 | 2015-01-29 | 日立化成株式会社 | 回路基板およびそれを用いた半導体装置 |
JPWO2015194473A1 (ja) * | 2014-06-20 | 2017-04-20 | Jsr株式会社 | はんだ電極の製造方法、積層体の製造方法、積層体および電子部品 |
WO2017221861A1 (ja) * | 2016-06-21 | 2017-12-28 | 日本電気株式会社 | はんだペーストおよびはんだ接合体 |
WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
CN110137143A (zh) * | 2018-02-02 | 2019-08-16 | 三星电子株式会社 | 半导体装置 |
WO2023139046A1 (de) * | 2022-01-18 | 2023-07-27 | STANNOL GmbH & Co. KG | Verfahren zur erzielung einer zuverlässigen lötverbindung und vorlegierungen hierfür |
WO2024060435A1 (zh) * | 2022-09-22 | 2024-03-28 | 上海闻泰电子科技有限公司 | 晶圆及其制备方法、掩模版 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01238148A (ja) * | 1988-03-18 | 1989-09-22 | Fuji Electric Co Ltd | 半導体装置 |
JPH06112463A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置及びその実装方法 |
JPH07307410A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 半導体装置 |
JPH09307022A (ja) * | 1996-05-16 | 1997-11-28 | Toshiba Corp | 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板 |
JPH1012620A (ja) * | 1996-06-26 | 1998-01-16 | Denso Corp | フリップチップ用バンプ電極 |
JP2000101014A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
JP2002261104A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置および電子機器 |
-
2006
- 2006-03-17 JP JP2006075380A patent/JP2007251053A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01238148A (ja) * | 1988-03-18 | 1989-09-22 | Fuji Electric Co Ltd | 半導体装置 |
JPH06112463A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置及びその実装方法 |
JPH07307410A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 半導体装置 |
JPH09307022A (ja) * | 1996-05-16 | 1997-11-28 | Toshiba Corp | 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板 |
JPH1012620A (ja) * | 1996-06-26 | 1998-01-16 | Denso Corp | フリップチップ用バンプ電極 |
JP2000101014A (ja) * | 1998-09-22 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
JP2002261104A (ja) * | 2001-03-01 | 2002-09-13 | Hitachi Ltd | 半導体装置および電子機器 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129694A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | 電子装置の製造方法 |
US10090268B2 (en) | 2013-01-28 | 2018-10-02 | Murata Manufacturing Co., Ltd. | Method of forming solder bump, and solder bump |
WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
JP2015018837A (ja) * | 2013-07-08 | 2015-01-29 | 日立化成株式会社 | 回路基板およびそれを用いた半導体装置 |
JPWO2015194473A1 (ja) * | 2014-06-20 | 2017-04-20 | Jsr株式会社 | はんだ電極の製造方法、積層体の製造方法、積層体および電子部品 |
JPWO2017221861A1 (ja) * | 2016-06-21 | 2019-04-11 | 日本電気株式会社 | はんだペーストおよびはんだ接合体 |
WO2017221861A1 (ja) * | 2016-06-21 | 2017-12-28 | 日本電気株式会社 | はんだペーストおよびはんだ接合体 |
WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2019071345A (ja) * | 2017-10-10 | 2019-05-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
CN111194478A (zh) * | 2017-10-10 | 2020-05-22 | 日立汽车系统株式会社 | 电子控制装置 |
CN110137143A (zh) * | 2018-02-02 | 2019-08-16 | 三星电子株式会社 | 半导体装置 |
WO2023139046A1 (de) * | 2022-01-18 | 2023-07-27 | STANNOL GmbH & Co. KG | Verfahren zur erzielung einer zuverlässigen lötverbindung und vorlegierungen hierfür |
WO2024060435A1 (zh) * | 2022-09-22 | 2024-03-28 | 上海闻泰电子科技有限公司 | 晶圆及其制备方法、掩模版 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7189927B2 (en) | Electronic component with bump electrodes, and manufacturing method thereof | |
KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP4401411B2 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
KR20110002816A (ko) | 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조 | |
JP5422826B2 (ja) | 鉛フリーはんだ接続構造体およびはんだボール | |
JP7032212B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP2001085470A (ja) | 半導体装置及びその製造方法 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
EP1039527A2 (en) | Semiconductor device mounting structure | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
JP2007335652A (ja) | 半導体装置、回路基板及びそれらの製造方法 | |
JP3742732B2 (ja) | 実装基板及び実装構造体 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP2008171975A (ja) | 半導体部品の実装構造及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |