CN110137143A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110137143A
CN110137143A CN201811395470.7A CN201811395470A CN110137143A CN 110137143 A CN110137143 A CN 110137143A CN 201811395470 A CN201811395470 A CN 201811395470A CN 110137143 A CN110137143 A CN 110137143A
Authority
CN
China
Prior art keywords
soldered ball
weight percent
semiconductor device
area
redistributing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811395470.7A
Other languages
English (en)
Inventor
尹成永
赵容祥
河相守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110137143A publication Critical patent/CN110137143A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

提供了一种半导体装置。所述半导体装置包括：半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；第一焊球，位于半导体芯片的第一区域上，并包含第一重量百分比的银；第二焊球，位于半导体芯片的第一区域上，并包含大于第一重量百分比的第二重量百分比的银；以及第三焊球，位于半导体芯片的第二区域上，并包含小于第一重量百分比的第三重量百分比的银。

Description

半导体装置
于2018年2月2日在韩国知识产权局提交的发明名称为“SEMICONDUCTOR DEVICE(半导体装置)”的第10-2018-0013504号韩国专利申请通过引用而全面地包含于此。
技术领域
实施例涉及一种半导体装置。
背景技术
晶圆级封装(WLP)(或晶圆制造的封装(WFP))是可以包括下述步骤工艺：制造处于晶圆状态的集成电路(IC)(预处理)，执行封装和电测试(后处理)，然后将IC分成单独的封装件。WLP不同于其中处于晶圆状态的IC首先被分成单独的芯片然后所述单独的芯片被封装的封装方法。
发明内容
实施例涉及一种半导体装置，所述半导体装置包括：半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；第一焊球，位于半导体芯片的第一区域上，并包含第一重量百分比的银；第二焊球，位于半导体芯片的第一区域上，并包含大于第一重量百分比的第二重量百分比的银；以及第三焊球，位于半导体芯片的第二区域上，并包含小于第一重量百分比的第三重量百分比的银。
实施例也涉及一种半导体装置，所述半导体装置包括：半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；再分布层，位于半导体芯片的第一区域上；第一焊球，位于半导体芯片的第一区域上，与再分布层电绝缘，并具有第一热膨胀度；第二焊球，位于半导体芯片的第一区域上，电连接到再分布层，并具有大于第一热膨胀度的第二热膨胀度；以及第三焊球，位于半导体芯片的第二区域上，与再分布层电绝缘，并具有小于第一热膨胀度的第三热膨胀度。
实施例也涉及一种半导体装置，所述半导体装置包括：半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；再分布层，位于半导体芯片的第一区域上；第一焊球，位于半导体芯片的第一区域上，与再分布层电绝缘，并具有第一硬度；第二焊球，位于半导体芯片的第一区域上，电连接到再分布层，并具有大于第一硬度的第二硬度；以及第三焊球，位于半导体芯片的第二区域上，与再分布层电绝缘，并具有小于第一硬度的第三硬度。
附图说明
通过参照附图详细描述示例实施例，特征对于本领域技术人员而言将变得明显，在附图中：
图1示出了呈现根据示例实施例的半导体装置的焊球的布置的平面图；
图2示出了沿图1的线A-A截取的剖视图；
图3示出了图2的部分B的放大的剖视图；
图4示出了根据示例实施例的半导体装置的剖视图；
图5示出了根据示例实施例的半导体装置的剖视图；
图6示出了根据示例实施例的半导体装置的剖视图；
图7示出了根据示例实施例的半导体装置的剖视图。
具体实施方式
通过参照图和下面给出的详细的描述，实施例对于本领域技术人员而言将变得明显。示例实施例不局限于在此阐述的那些。
在下文中将参照图1至图3描述根据示例实施例的半导体装置。
图1示出了根据示例实施例的半导体装置的焊球的布置的平面图。图2示出了沿图1的线A-A截取的剖视图。图3示出了图2的部分B的放大的剖视图。
参照图1至图3，根据示例实施例的半导体装置可以包括半导体芯片100、第一焊球130、第二焊球120、第三焊球140、第一电极垫(pad，也可以称为焊盘)151、第二电极垫152、第一再分布层161、第二再分布层162、钝化层170、第一绝缘层181、第二绝缘层182和凸块下金属(UBM)层190。
半导体芯片100具有集成电路(IC)。半导体芯片100可以包括下半导体层101和上半导体层102，上半导体层102沿堆叠方向堆叠在下半导体层101上。
下半导体层101可以与用于形成晶体管的基底对应。例如，下半导体层101可以包括用于形成晶体管的有源区。所述有源区可以包括源/漏区113。
上半导体层102可以是从形成在下半导体层101(例如，基底)上的晶体管延伸的电路形成区域。IC的类型可以根据半导体芯片100的类型而变化。例如，IC可以是存储器电路、逻辑电路或它们的组合。IC也可以是包括电阻器或电容器的无源元件。
上半导体层102可以包括用于形成晶体管的栅极结构111，并且还可以包括将用于实现电路的各种半导体元件电连接的各种元件(诸如布线、接触点、过孔、绝缘层等)。
例如，上半导体层102可以包括第二通孔131、第三通孔141、第一金属布线层122、第二金属布线层132和第三金属布线层142，它们全部用于形成电路元件之间的电连接。
图2中示出的通孔和金属布线层的布置仅是示例，并且通孔和金属布线层的数量和布置可以变化。图2示出了包括单个栅极结构111的上半导体层102。在另一实施方式中，上半导体层102可以包括两个或更多个栅极结构等。
半导体芯片100可以包括第一区域R1和第二区域R2，其中，第二区域R2围绕第一区域R1的侧边。
第二焊球120可以在作为硬度测试的坠落测试(drop testing)中提供良好的性能。第二焊球120可以位于半导体芯片100的第一区域R1上。第三焊球140可以在作为热膨胀测试的热循环测试中提供良好的性能。第三焊球140可以位于半导体芯片100的第二区域R2上。
第一电极垫151和第二电极垫152可以位于半导体芯片100的顶表面上，以电连接到半导体芯片100中的第一金属布线层122。
例如，第一电极垫151可以位于上半导体层102的顶表面上，并且可以使第一再分布层161与设置在第一再分布层161下方的第一金属布线层122电连接。第二电极垫152可以位于上半导体层102的顶表面上，并且可以使第二再分布层162与设置在第二再分布层162下方的第一金属布线层122电连接。第一电极垫151和第二电极垫152可以包括例如铝(Al)。
钝化层170可以覆盖半导体芯片100的除了第一电极垫151和第二电极垫152之外的整个顶表面。钝化层170可以覆盖第一电极垫151和第二电极垫152中的每一个的侧面和边缘。钝化层170可以包括例如氮化物或氧化物。
第一绝缘层181可以位于钝化层170上。第一绝缘层181可以使将第一电极垫151和第二电极垫152电连接到第二焊球120的第一再分布层161和第二再分布层162与其它元件电绝缘。
第一绝缘层181可以由诸如光敏聚酰亚胺(PSPI)、苯并环丁烯(BCB)或环氧树脂的聚合物材料形成。例如，PSPI层可以沉积在第一电极垫151和第二电极垫152上，并且可以被部分地去除以暴露第一电极垫151和第二电极垫152。
第一绝缘层181可以覆盖第一电极垫151和第二电极垫152中的每一个的侧面和边缘。
第一再分布层161和第二再分布层162可以位于第一电极垫151、第二电极垫152和第一绝缘层181上。第一再分布层161和第二再分布层162可以彼此间隔开。在另一实施方式中，第一再分布层161和第二再分布层162可以连接到一起以形成单个再分布层。
第一再分布层161可以电连接第一电极垫151和位于第一电极垫151上的第二焊球120。第二再分布层162可以电连接第二电极垫152和位于第二电极垫152上的第二焊球120。
第一再分布层161和第二再分布层162可以与第一焊球130和第三焊球140电绝缘。
第一再分布层161和第二再分布层162可以通过例如镶嵌工艺(damasceneprocess)来形成。
第一再分布层161和第二再分布层162可以用作用于形成电连接的互连件。因此，第一再分布层161和第二再分布层162可以由具有高导电性的材料形成。例如，第一再分布层161和第二再分布层162可以包括钛(Ti)、铜(Cu)或镍(Ni)。
为了确保优异的导电性、粘附性和保护性，第一再分布层161和第二再分布层162可以通过例如沉积若干种金属而形成为薄膜。
如图3中所示，第一再分布层161和第二再分布层162中的每一个可以沿堆叠方向与栅极结构111的顶表面112叠置，例如，可以沿堆叠方向与栅极结构111的顶表面112部分地叠置。
例如，第一再分布层161的一部分可以沿堆叠方向与栅极结构111的顶表面112的第一部分112a叠置，并且第二再分布层162的一部分可以沿堆叠方向与栅极结构111的顶表面112的第二部分112b叠置。
例如，栅极结构111的顶表面112的第三部分112c(形成在栅极结构111的顶表面112的第一部分112a与第二部分112b之间)可以沿堆叠方向不与第一再分布层161和第二再分布层162叠置。
第二绝缘层182可以位于第一再分布层161、第二再分布层162和第一绝缘层181上。第二绝缘层182可以使第一再分布层161和第二再分布层162与其它元件绝缘，并且可以保护第一再分布层161和第二再分布层162。
与第一绝缘层181一样，第二绝缘层182可以由各种聚合物材料形成。不同于第一绝缘层181，第二绝缘层182不会从其中第二绝缘层182沿堆叠方向与第一电极垫151和第二电极垫152叠置的区域被去除，但可以从形成有UBM层190的区域被去除。
UBM层190可以位于第二焊球120与第一再分布层161的被第二绝缘层182暴露的部分之间以及位于第二焊球120与第二再分布层162的被第二绝缘层182暴露的部分之间。UBM层190可以使第一再分布层161和第二再分布层162与第二焊球120电连接。
UBM层190可以位于第二绝缘层182与第一焊球130之间。UBM层190可以经由第二通孔131使第一焊球130与上半导体层102中的第二金属布线层132电连接。第二通孔131可以沿堆叠方向顺序地穿透第二绝缘层182、第一绝缘层181和钝化层170，然后部分地穿透上半导体层102。
UBM层190可以位于第二绝缘层182与第三焊球140之间。UBM层190可以经由第三通孔141使第三焊球140与上半导体层102中的第三金属布线层142电连接。第三通孔141可以沿堆叠方向顺序地穿透第二绝缘层182、第一绝缘层181和钝化层170，然后部分地穿透上半导体层102。
第一焊球130可以位于半导体芯片100的第一区域R1上。例如，第一焊球130可以位于上半导体层102的设置有钝化层170的顶表面上。第一焊球130可以与第一再分布层161和第二再分布层162电绝缘。
如图1和图2中所示，第二焊球120可以位于半导体芯片100的第一区域R1上，并且第一焊球130可以位于半导体芯片100的除了形成有第二焊球120的区域之外的整个第一区域R1上。在实施方式中，第三焊球140可以不设置在第一区域R1中。
第一焊球130可以包括银(Ag)、锡(Sn)和铜(Cu)。例如，第一焊球130可以包括第一重量百分比的银(Ag)、第四重量百分比的锡(Sn)和第七重量百分比的铜(Cu)。
第二焊球120可以位于半导体芯片100的第一区域R1上。例如，第二焊球120可以位于上半导体层102的设置有钝化层170的顶表面上。第二焊球120可以电连接到第一再分布层161和第二再分布层162。
如图1和图2中所示，第二焊球120可以位于半导体芯片100的第一区域R1上，以沿堆叠方向与第一再分布层161和第二再分布层162叠置。
第二焊球120可以包括银(Ag)、锡(Sn)和铜(Cu)。例如，第二焊球120可以包括第二重量百分比的银(Ag)、第五重量百分比的锡(Sn)和第八重量百分比的铜(Cu)。
根据本示例实施例，第二重量百分比可以大于第一重量百分比，使得相比于第一焊球130，第二焊球120可以包含较大量的银(Ag)。第五重量百分比可以小于第四重量百分比，使得相比于第一焊球130，第二焊球120可以包含较少量的锡(Sn)。第八重量百分比可以与第七重量百分比相同，使得第二焊球120可以包含与第一焊球130相同量的铜(Cu)。
在另一实施方式中，第五重量百分比可以与第四重量百分比相同，并且第八重量百分比可以小于第七重量百分比，使得第二焊球120可以包含与第一焊球130相同量的锡(Sn)，并且相比于第一焊球130，第二焊球120可以包含较少量的铜(Cu)。
第三焊球140可以位于半导体芯片100的第二区域R2上。在实施方式中，第二区域R2可以仅具有第三焊球140，而没有第一焊球130且没有第二焊球120。第三焊球140可以位于上半导体层102的设置有钝化层170的顶表面上。第三焊球140可以与第一再分布层161和第二再分布层162电绝缘。
如图1和图2中所示，第三焊球140可以位于围绕第一区域R1的侧边的第二区域R2上。第三焊球140可以沿半导体芯片100的顶表面的边缘设置。
第三焊球140可以包括银(Ag)、锡(Sn)和铜(Cu)。例如，第三焊球140可以包括第三重量百分比的银(Ag)、第六重量百分比的锡(Sn)和第九重量百分比的铜(Cu)。
第三重量百分比可以小于第一重量百分比，使得相比于第一焊球130，第三焊球140可以包含较少量的银(Ag)。第六重量百分比可以大于第四重量百分比，使得相比于第一焊球130，第三焊球140可以包含较大量的锡(Sn)。第九重量百分比可以与第七重量百分比相同，使得第三焊球140可以包含与第一焊球130相同量的铜(Cu)。
在另一实施方式中，第六重量百分比可以与第四重量百分比相同，第九重量百分比可以大于第七重量百分比，使得第三焊球140可以包含与第一焊球130相同量的锡(Sn)，并且相比于第一焊球130，第三焊球140可以包含较大量的铜(Cu)。
第一焊球130、第二焊球120和第三焊球140可以具有不同的组分。因此，第一焊球130、第二焊球120和第三焊球140可以具有不同的硬度以及不同的热膨胀度或热膨胀量。
例如，当第一焊球130具有第一硬度时，第二焊球120可以具有比第一硬度大的第二硬度，并且第三焊球140可以具有比第一硬度小的第三硬度。
当电连接到第一再分布层161和第二再分布层162的第二焊球120被形成为具有较大的硬度时，根据示例实施例的半导体装置可以在作为硬度测试的坠落测试中表现出优异的性能。
当第一焊球130具有第一热膨胀度时，第二焊球120可以具有比第一热膨胀度大的第二热膨胀度，并且第三焊球140可以具有比第一热膨胀度小的第三热膨胀度。
当沿半导体芯片100的边缘位于第二区域R2上的第三焊球140具有相对低的热膨胀度时，根据示例实施例的半导体装置可以在作为热膨胀测试的热循环测试中表现出优异的性能。
如上所述，通过将第一焊球130、第二焊球120和第三焊球140形为具有不同的组分，根据示例实施例的半导体装置的可靠性可以既在坠落测试方面又在热循环测试方面得到改善。
在下文中将参照图4描述根据示例实施例的半导体装置，主要集中于与图2和图3的半导体装置的不同之处。图4示出了根据示例实施例的半导体装置的剖视图。
在图4中示出的示例实施例中，栅极结构111沿堆叠方向不与第一再分布层261和第二再分布层262叠置。相比于图2的第一再分布层161和第二再分布层162，第一再分布层261和第二再分布层262可以在与堆叠方向正交的方向上彼此间隔得更远。
在下文中将参照图5描述根据示例实施例的半导体装置，主要集中于与图2和图3的半导体装置的不同之处。图5示出了根据示例实施例的半导体装置的剖视图。
在图5中示出的示例实施例中，栅极结构111沿堆叠方向与第一再分布层361完全叠置，而第二再分布层362沿堆叠方向不与栅极结构111叠置。因此，栅极结构111可以仅与一个再分布层叠置。
在下文中将参照图1和图6描述根据示例实施例的半导体装置，主要集中于与图2的半导体装置的不同之处。图6示出了根据示例实施例的半导体装置的剖视图。
参照图1和图6，多个第二焊球120可以电连接到再分布层460。
第二焊球120可以全部电连接到再分布层460。在另一实施方式中，仅第二焊球120中的一些第二焊球120可以电连接到再分布层460。
栅极结构111可以沿堆叠方向与再分布层460完全叠置。在另一实施方式中，再分布层460可以沿堆叠方向仅与栅极结构111的一部分叠置。
在下文中将参照图1和图7描述根据示例实施例的半导体装置，主要集中于与图2的半导体装置的不同之处。图7示出了根据示例实施例的半导体装置的剖视图。
参照图1和图7，第二焊球120可以不电连接到再分布层。
所有的第二焊球120可以不电连接到再分布层。在另一实施方式中，第二焊球120中的至少一个可以电连接到再分布层。
通过总结和回顾，在WLP中，再分布层可以用于将半导体芯片的电极垫电连接到作为封装件的外部连接端子的焊球。
如上所述，示例实施例可以提供具有具备不同组分的三组焊球的半导体装置，因此所述半导体装置可以既在坠落测试方面又在热循环测试方面表现出改善的可靠性。
这里已经公开了示例实施例，尽管采用了特定术语，但它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，如对于提交本申请时为止的本领域普通技术人员而言将是明显的是，除非另有具体指示，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者可以与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；
第一焊球，位于半导体芯片的第一区域上，并包含第一重量百分比的银；
第二焊球，位于半导体芯片的第一区域上，并包含大于第一重量百分比的第二重量百分比的银；以及
第三焊球，位于半导体芯片的第二区域上，并包含小于第一重量百分比的第三重量百分比的银。
2.根据权利要求1所述的半导体装置，所述半导体装置还包括再分布层，再分布层位于半导体芯片的第一区域上，电连接到第二焊球，并与第一焊球和第三焊球电绝缘。
3.根据权利要求2所述的半导体装置，其中，所述再分布层包括：第一再分布层，电连接到第二焊球中的一个第二焊球；以及第二再分布层，电连接到第二焊球中的另一个第二焊球，并与第一再分布层间隔开。
4.根据权利要求3所述的半导体装置，其中，所述栅极结构的顶表面包括：第一部分，与第一再分布层叠置；第二部分，与第二再分布层叠置；以及位于第一部分与第二部分之间的第三部分，不与第一再分布层和第二再分布层叠置。
5.根据权利要求1所述的半导体装置，其中：
第一焊球具有第一热膨胀度，
第二焊球具有大于第一热膨胀度的第二热膨胀度，并且
第三焊球具有小于第一热膨胀度的第三热膨胀度。
6.根据权利要求5所述的半导体装置，其中：
第一焊球具有第一硬度，
第二焊球具有大于第一硬度的第二硬度，并且
第三焊球具有小于第一硬度的第三硬度。
7.根据权利要求1所述的半导体装置，其中：
第一焊球包含第四重量百分比的锡，
第二焊球包含小于第四重量百分比的第五重量百分比的锡，并且
第三焊球包含大于第四重量百分比的第六重量百分比的锡。
8.根据权利要求7所述的半导体装置，其中，第一焊球、第二焊球和第三焊球全部具有相同的铜含量。
9.根据权利要求1所述的半导体装置，其中：
第一焊球包含第七重量百分比的铜，
第二焊球包含小于第七重量百分比的第八重量百分比的铜，并且
第三焊球包含大于第七重量百分比的第九重量百分比的铜。
10.根据权利要求9所述的半导体装置，其中，第一焊球、第二焊球和第三焊球全部具有相同的锡含量。
11.一种半导体装置，所述半导体装置包括：
半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；
再分布层，位于半导体芯片的第一区域上；
第一焊球，位于半导体芯片的第一区域上，与再分布层电绝缘，并具有第一热膨胀度；
第二焊球，位于半导体芯片的第一区域上，电连接到再分布层，并具有大于第一热膨胀度的第二热膨胀度；以及
第三焊球，位于半导体芯片的第二区域上，与再分布层电绝缘，并具有小于第一热膨胀度的第三热膨胀度。
12.根据权利要求11所述的半导体装置，其中：
第一焊球具有第一硬度，
第二焊球具有大于第一硬度的第二硬度，并且
第三焊球具有小于第一硬度的第三硬度。
13.根据权利要求11所述的半导体装置，其中：
第一焊球包含第一重量百分比的银，
第二焊球包含大于第一重量百分比的第二重量百分比的银，并且
第三焊球包含小于第一重量百分比的第三重量百分比的银。
14.根据权利要求11所述的半导体装置，其中：
第一焊球包含第四重量百分比的锡，
第二焊球包含小于第四重量百分比的第五重量百分比的锡，并且
第三焊球包含大于第四重量百分比的第六重量百分比的锡。
15.根据权利要求11所述的半导体装置，其中：
第一焊球包含第七重量百分比的铜，
第二焊球包含小于第七重量百分比的第八重量百分比的铜，并且
第三焊球包含大于第七重量百分比的第九重量百分比的铜。
16.根据权利要求11所述的半导体装置，其中，栅极结构的顶表面不与再分布层叠置。
17.一种半导体装置，所述半导体装置包括：
半导体芯片，包括栅极结构，半导体芯片具有第一区域和围绕第一区域的侧边的第二区域；
再分布层，位于半导体芯片的第一区域上；
第一焊球，位于半导体芯片的第一区域上，与再分布层电绝缘，并具有第一硬度；
第二焊球，位于半导体芯片的第一区域上，电连接到再分布层，并具有大于第一硬度的第二硬度；以及
第三焊球，位于半导体芯片的第二区域上，与再分布层电绝缘，并具有小于第一硬度的第三硬度。
18.根据权利要求17所述的半导体装置，其中：
第一焊球具有第一热膨胀度，
第二焊球具有大于第一热膨胀度的第二热膨胀度，并且
第三焊球具有小于第一热膨胀度的第三热膨胀度。
19.根据权利要求17所述的半导体装置，其中：
第一焊球包含第一重量百分比的银，
第二焊球包含大于第一重量百分比的第二重量百分比的银，并且
第三焊球包含小于第一重量百分比的第三重量百分比的银。
20.根据权利要求17所述的半导体装置，其中，栅极结构的顶表面与再分布层完全地叠置。
CN201811395470.7A 2018-02-02 2018-11-22 半导体装置 Pending CN110137143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0013504 2018-02-02
KR1020180013504A KR102588125B1 (ko) 2018-02-02 2018-02-02 반도체 장치

Publications (1)

Publication Number Publication Date
CN110137143A true CN110137143A (zh) 2019-08-16

Family

ID=67475696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811395470.7A Pending CN110137143A (zh) 2018-02-02 2018-11-22 半导体装置

Country Status (3)

Country Link
US (1) US10643935B2 (zh)
KR (1) KR102588125B1 (zh)
CN (1) CN110137143A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141652A (ja) * 2000-11-02 2002-05-17 Matsushita Electric Ind Co Ltd 電子部品および電子部品の実装方法ならびに実装構造
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
CN102148211A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 半导体组件、半导体元件及其制法
US20120001329A1 (en) * 2010-07-01 2012-01-05 Samsung Electronics Co., Ltd Semiconductor package and method of fabricating the same
CN104517932A (zh) * 2013-10-08 2015-04-15 马克西姆综合产品公司 具有构造用于提供吸震功能的隆起组件的晶片级芯片尺寸封装装置
KR20160146205A (ko) * 2015-06-12 2016-12-21 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133355A (ja) * 2001-10-23 2003-05-09 Oki Electric Ind Co Ltd 半導体装置
JP3990347B2 (ja) 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US20070023910A1 (en) 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
JP2007081374A (ja) 2005-09-12 2007-03-29 Samsung Electronics Co Ltd ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
KR101131138B1 (ko) 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR20090086741A (ko) * 2008-02-11 2009-08-14 삼성전자주식회사 무연 솔더 및 이를 포함하는 반도체 패키지
US8525333B2 (en) 2008-03-17 2013-09-03 Renesas Electronics Corporation Electronic device and manufacturing method therefor
US20130119532A1 (en) 2011-11-11 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bumps for Chip Scale Packaging
JP2013211508A (ja) 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
US9207275B2 (en) 2012-12-14 2015-12-08 International Business Machines Corporation Interconnect solder bumps for die testing
TWI517328B (zh) * 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9305877B1 (en) * 2014-10-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package with through substrate vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141652A (ja) * 2000-11-02 2002-05-17 Matsushita Electric Ind Co Ltd 電子部品および電子部品の実装方法ならびに実装構造
JP2007251053A (ja) * 2006-03-17 2007-09-27 Fujitsu Ltd 半導体装置の実装構造及びその実装構造の製造方法
CN102148211A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 半导体组件、半导体元件及其制法
US20120001329A1 (en) * 2010-07-01 2012-01-05 Samsung Electronics Co., Ltd Semiconductor package and method of fabricating the same
CN104517932A (zh) * 2013-10-08 2015-04-15 马克西姆综合产品公司 具有构造用于提供吸震功能的隆起组件的晶片级芯片尺寸封装装置
KR20160146205A (ko) * 2015-06-12 2016-12-21 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20190244884A1 (en) 2019-08-08
KR20190093998A (ko) 2019-08-12
US10643935B2 (en) 2020-05-05
KR102588125B1 (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
US20220165711A1 (en) Method of manufacturing die stack structure
CN103151329B (zh) 用于封装芯片的钝化层
US7932601B2 (en) Enhanced copper posts for wafer level chip scale packaging
TWI538133B (zh) 墊結構及其形成方法以及具有該墊結構的半導體裝置
US20120270369A1 (en) Methods for Lead Free Solder Interconnections for Integrated Circuits
CN103545249A (zh) 形成后钝化互连件的方法
US11217560B2 (en) Die assembly and method of manufacturing the same
US9548283B2 (en) Package redistribution layer structure and method of forming same
US11476184B2 (en) Semiconductor device and method for manufacturing the same
CN110494964A (zh) 具有暴露的重新分布层特征的半导体封装件以及相关的封装和测试方法
TW201842640A (zh) 半導體封裝
CN103311224A (zh) 接触测试结构和方法
KR101069441B1 (ko) 반도체 패키지
KR20110037062A (ko) 반도체 패키지
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
CN105633053B (zh) 基板结构及其制法
CN105489564B (zh) 电子单体及其制法
JPWO2019209460A5 (zh)
KR101037827B1 (ko) 반도체 패키지
US10014267B2 (en) Semiconductor device and method of manufacturing the same
CN105870087A (zh) 基板结构
CN110137143A (zh) 半导体装置
US9673125B2 (en) Interconnection structure
CN110071085B (zh) 半导体芯片、包括其的倒装芯片封装件以及晶圆级封装件
TW201528473A (zh) 晶片間無微接觸點之晶圓級晶片堆疊結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination