JP2013211508A - Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 - Google Patents
Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 Download PDFInfo
- Publication number
- JP2013211508A JP2013211508A JP2012192981A JP2012192981A JP2013211508A JP 2013211508 A JP2013211508 A JP 2013211508A JP 2012192981 A JP2012192981 A JP 2012192981A JP 2012192981 A JP2012192981 A JP 2012192981A JP 2013211508 A JP2013211508 A JP 2013211508A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder balls
- interposer
- solder
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージ及びその製造方法を提供する。
【解決手段】インタポーザ２と、インタポーザ２に実装されたSiチップ３と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備える。複数のはんだボールは、Siチップ３の外形の内側の領域又はSiチップ３の外形の近傍の領域に搭載された、第１の組成のはんだボール４と、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボール５とを含む。
【選択図】 図１
【解決手段】インタポーザ２と、インタポーザ２に実装されたSiチップ３と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備える。複数のはんだボールは、Siチップ３の外形の内側の領域又はSiチップ３の外形の近傍の領域に搭載された、第１の組成のはんだボール４と、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボール５とを含む。
【選択図】 図１
Description
本発明は、大規模集積回路パッケージ（以下ではＬＳＩパッケージと呼ぶ）及びＬＳＩパッケージの製造方法に関し、特に電子機器等に用いられるボールグリッドアレイ（以下ではＢＧＡと呼ぶ）タイプのＬＳＩパッケージであって、ＢＧＡパッケージ及びＢＧＡパッケージの製造方法に関する。
電子機器等に用いられるＬＳＩパッケージには様々な形態のものが用いられており、表面実装型のＬＳＩパッケージとしては、ボールグリッドアレイタイプのＬＳＩパッケージが知られている。ボールグリッドアレイタイプのＬＳＩパッケージを、以下ではＢＧＡパッケージと称することにする。
図２３（ａ）は背景技術によるＢＧＡパッケージの構造を示す平面図であり、図２３（ｂ）は図２３（ａ）のＲ−Ｒ線に沿った断面図である。この背景技術によるＢＧＡパッケージは、インタポーザ１２にSiチップ１３が実装され、全体がモールド１１で覆われている。Siチップ１３とインタポーザ１２との間は、所謂ワイヤボンディングやバンプを介したフリップチップボンディングにより電気的に接続されている。インタポーザ１２によりSiチップ１３表面の端子ピッチが広げられ、基板下面側に接続されている。インタポーザ１２の表面の広げられた端子には多数のはんだボール１４が形成されている。はんだボール１４の組成としては、一般的にはSn-3Ag-0.5Cuなどが用いられる。このようなＢＧＡパッケージは回路基板へと実装され、はんだボール１４を介して回路基板の端子へと電気的に接続される。
このようなＢＧＡパッケージの構造やこれに用いるはんだボールとしては、上述した以外に様々な提案が開示されている。例えば、特許文献１では、はんだバンプを有するＬＳＩパッケージについて、はんだバンプとしてコア部及びコーティング部からなるコア入りはんだバンプを用いることが提案されている。特許文献２では、はんだボールとして鉛フリーはんだ合金を用いることが提案されている。
このようなＢＧＡパッケージは、特に携帯機器などに用いられた場合には耐衝撃性能が重要となる。例えば落下などにより携帯機器に衝撃が加えられても、回路基板と回路基板に実装されたＢＧＡパッケージとの間の電気的接続構造が損傷されにくくなるよう、耐衝撃性能が重要となる。
耐衝撃性能を向上させる目的で、ＢＧＡパッケージと回路基板との間を樹脂で固める、所謂アンダーフィルを用いることや、ＢＧＡパッケージの周囲を金属キャップで囲う方法が取られている。しかしながら、これらの方法では、ＢＧＡパッケージ以外にアンダーフィルや金属キャップ等の部材が必要となり、さらにこれに伴う工程も増えるためコストアップが避けられなかった。
このような課題に対し、ＢＧＡパッケージのはんだボールの組成を変更することにより、耐衝撃性能を上げる方法も採られている。具体的には、一般的に用いられているSn-3mass%Ag-0.5mass%Cuはんだから、Ag含有量を1mass%程度まで低減したものに変更するものである。しかしながら、このような組成のはんだボールに変更すると、Ag含有量低下に伴う熱疲労特性の悪化が生じる。そのため、電源のオン／オフ等に伴い繰り返し加わる熱応力のため、回路基板と回路基板に実装されたＢＧＡパッケージとの間の電気的接続構造の接続信頼性が低下するという課題が避けられなかった。
本発明は上述した課題に鑑みてなされたものであって、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージ及びその製造方法を提供するものである。
前記目的を達成するため、本発明に係るＬＳＩパッケージは、チップが実装されるインタポーザと、上記インタポーザのチップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備えるボールグリッドアレイタイプのＬＳＩパッケージであり、
上記複数のはんだボールは、上記チップの内側の領域又は上記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも上記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とする。
上記複数のはんだボールは、上記チップの内側の領域又は上記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも上記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とする。
本発明に係るＬＳＩパッケージの製造方法は、インタポーザにチップを実装する工程と、上記インタポーザのチップ実装面とは反対の面にグリッド状に複数のはんだボールを搭載する工程とを備え、
上記複数のはんだボールは、上記チップの内側の領域又は上記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも上記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とする。
上記複数のはんだボールは、上記チップの内側の領域又は上記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも上記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、上記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とする。
本発明によれば、耐衝撃性能と耐熱疲労特性を両立可能な、ＢＧＡタイプのＬＳＩパッケージを得ることが可能となる。
本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。
〔第１実施形態〕
初めに、本発明の第１実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１（ａ）は本発明の第１実施形態によるＢＧＡパッケージを示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図１１はこのようなＢＧＡパッケージを用いた実装構造の一例を示す断面図である。本実施形態は、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。
初めに、本発明の第１実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１（ａ）は本発明の第１実施形態によるＢＧＡパッケージを示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図１１はこのようなＢＧＡパッケージを用いた実装構造の一例を示す断面図である。本実施形態は、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。
図１（ａ）及び図１（ｂ）に示すように、本実施形態によるＢＧＡパッケージは、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。はんだボール４及びはんだボール５は、Sn-Ag-Cu系合金又はSn-Ag系合金である。
ＢＧＡパッケージの回路基板への実装を容易にするよう、Siチップ３の端子ピッチを広げる目的でインタポーザ２は用いられる。インタポーザ２の一主表面には電極パッドが設けられており、所謂ワイヤボンディング或いはバンプを介したフリップチップボンディングにて、インタポーザ２の電極パッドとSiチップ３とが電気的に接続される。Siチップ実装面と反対の面には電極パッドが形成されており、このインタポーザ２のSiチップ実装面に形成された電極パッドと電気的に接続されている。インタポーザ２のSiチップ実装面と反対の面の電極パッドには、上述したはんだボール４やはんだボール５が固着されている。はんだボール４とはんだボール５とはお互いに組成が異なっている。
図１（ａ）では、本実施形態によるＢＧＡパッケージを透視したものとして、ＢＧＡパッケージ内のSiチップ３の外形を点線で示している。本実施形態では図１（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅に搭載している。はんだボール５はそれ以外の部分に搭載している。
本実施形態のはんだボール４の組成は、例えばAg2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましい。Sn-Ag-Cu系はんだ又はSn-Ag系はんだは、AgとSnとの化合物がはんだ中に微細分散することで強度が増す分散強化機構により高強度、高信頼性が得られる。より詳細には、Snを主成分として少なくともAgとCu又はAgを含み、Ag2〜4mass%、Cu0〜1mass%であるはんだボールであり、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。特に、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。特に、Ag3〜3.8mass%の時に最も良い信頼性が得られる。
一方、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、Ag含有量が少なくはんだが変形しやすい組成として、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。より詳細には、Snを主成分として少なくともAgとCu又はAgを含み、Ag0.1〜1.0mass%、Cu0〜1mass%であるはんだボールであり、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
このようなＢＧＡパッケージは、図１１に示されるように回路基板６に実装される。
Siチップ内側の領域では、Siチップ３の端部直下、特にSiチップ３の４隅直下に配置されるはんだボール４が、電源のオン／オフ等に伴い繰り返し加わる熱応力によるSiチップ３と回路基板６との熱膨張差による負荷が最も大きくなる。本実施形態によるＢＧＡパッケージによれば、Siチップ３の４隅直下に配置されるはんだボール４の組成として、熱疲労特性が良いAg2〜4mass%、Cu0〜1mass%、残部Snを用いているので、高強度、高信頼性が得られ、熱疲労特性の劣化を防止できる。
一方、落下などの衝撃に関しては、衝撃による基板変形がはんだボールに掛かる主な負荷であり、ＢＧＡパッケージでは、その最外周、特に４隅に最も高い負荷が掛かる。本実施形態によるＢＧＡパッケージによれば、最外周を含むその他の部分に搭載されたはんだボール５の組成をAg0.1〜1mass%、Cu0〜1mass%、残部Snとしている。Ag含有量が少なくはんだが変形しやすいので、耐衝撃性能を向上させることができる。よって、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第２実施形態〕
次に、本発明の第２実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２（ａ）は本発明の第２実施形態によるＢＧＡパッケージを示す平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線に沿った断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第２実施形態によるＢＧＡパッケージは第１実施形態によるＢＧＡパッケージの変形例であり、第１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第２実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２（ａ）は本発明の第２実施形態によるＢＧＡパッケージを示す平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線に沿った断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第２実施形態によるＢＧＡパッケージは第１実施形態によるＢＧＡパッケージの変形例であり、第１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図２（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅と、Siチップ３の４隅の近傍の領域とに対応して搭載している。言い換えると、Siチップ３の４隅とSiチップ３の４隅の近傍のはんだボールを、はんだボール４としている。はんだボール５はそれ以外の部分に搭載している。すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にははんだボール５を搭載している。第１実施形態と同様に、はんだボール４とはんだボール５とはお互いに組成が異なっている。
本実施形態のはんだボール４の組成は、第１実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第１実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。本実施形態のはんだボール４及びはんだボール５は、第１実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
本実施形態によるＢＧＡパッケージによれば、第１実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第３実施形態〕
次に、本発明の第３実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図３（ａ）は本発明の第３実施形態によるＢＧＡパッケージを示す平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図である。図４（ａ）、図４（ｃ）、図５（ａ）及び図５（ｃ）は本発明の第３実施形態によるＢＧＡパッケージの製造方法を説明するための製造工程順の平面図であり、図４（ｂ）及び図４（ｄ）、図５（ｂ）及び図５（ｄ）はそれぞれＣ−Ｃ線に沿った製造工程順の断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第３実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図３（ａ）は本発明の第３実施形態によるＢＧＡパッケージを示す平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図である。図４（ａ）、図４（ｃ）、図５（ａ）及び図５（ｃ）は本発明の第３実施形態によるＢＧＡパッケージの製造方法を説明するための製造工程順の平面図であり、図４（ｂ）及び図４（ｄ）、図５（ｂ）及び図５（ｄ）はそれぞれＣ−Ｃ線に沿った製造工程順の断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。第１実施形態と同様に、はんだボール４とはんだボール５とはお互いに組成が異なっている。
本実施形態によるＢＧＡパッケージでは、図３（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。すなわち、Siチップ３の外形の直下の一列に、はんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にはんだボール５を搭載している。
本実施形態のはんだボール４の組成は、第１実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。はんだボール５の組成は、第１実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。本実施形態のはんだボール４及びはんだボール５は、第１実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
本実施形態によるＢＧＡパッケージによれば、第１実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
次に、本実施形態によるＢＧＡパッケージの製造方法について、図４及び図５を参照して説明する。図４（ａ）及び図４（ｂ）に示すように、インタポーザ２の表面に、Siチップ３を実装する。インタポーザ２は、Siチップ３の端子ピッチを基板に実装が容易になるよう広げる目的で用いられる。表面にはSiチップ３と電気的に接続するための電極パッドが設けられており、所謂ワイヤボンディング或いはバンプを介したフリップチップボンディングにて実装する。
次に、図４（ｃ）及び図４（ｄ）に示すように、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように、モールド１を形成する。モールド１には、Siチップ３及びインタポーザ２の表面を保護する目的がある。先の工程でバンプを介したフリップチップボンディングでSiチップ３をインタポーザ２に実装した場合には、Siチップ３とインタポーザ２との間隙をエポキシ等の樹脂で充填する所謂アンダーフィルを実施することが多く、この場合は、モールド形成は必須ではない。
次に、図５（ａ）及び図５（ｂ）に示すように、インタポーザ２のSiチップ実装面と反対の面に形成された電極パッド上に、はんだボール５を搭載する。このとき、はんだボール４を形成する箇所には、はんだボール５を搭載せず、空けておく。すなわち、Siチップ３の外形の４隅を含みSiチップ３の外形に対応する箇所は、はんだボールを搭載せず、空けておく。はんだボール５の搭載前に、スクリーン印刷法などを用いて上記電極パッド上にフラックスを供給しておくと、ボール搭載後の移動や脱落を防止できる。また、はんだ溶融時には、電極へのはんだ濡れを向上することができる。はんだボール５の搭載は、効率の面から振込み式のボール搭載機を用いるのが好ましい。
次に、図５（ｃ）及び図５（ｄ）に示すように、前工程にて空けておいた電極パッド上にはんだボール４を、真空吸着治具などを用いて搭載する。すなわち、Siチップ３の外形の４隅を含みSiチップ３の外形に対応する電極パッド上に、はんだボール４を搭載する。さらに、リフロー炉等による加熱で、電極パッド上にはんだボール４及びはんだボール５を溶融、固着する。はんだボール４の搭載は、既にはんだボール５が搭載されているので、振込み式の搭載機では搭載に工夫が必要となる。従って、はんだボールをピックアップして搭載するタイプの搭載機を使用することが好ましい。振込み式の搭載機を用いる場合には、２種のはんだボールが混ざる可能性を排除する目的で、２枚の振込み用マスクを用いて２種のはんだボールを搭載することが望ましい。また、２回目に用いるマスクでは、はんだボール５の搭載部分の開口径を大きくしておくと、すでに搭載したはんだボール５とマスクとの接触を防止できる。２回目のマスクをインタポーザ２上に接触するように、もしくは浮かした状態で保持し、先に搭載済みのはんだボール５をずらさないよう、ブラシ等ではんだボール４をマスクの開口に振り込む。これにより、２種のはんだボールを振り込み法で搭載することが可能となる。
本実施形態によるＢＧＡパッケージの製造方法によれば、上述したＢＧＡパッケージを製造することができる。組成の異なる２種のはんだボールを別々に搭載するため、ボール搭載工程が増加し、スループット＝コストが上昇する懸念があるが、Ag含有量の少ないはんだを使用しているため、十分に安価なパッケージを提供することができる。組成の異なる２種のはんだボールを別々に搭載しているが、はんだボール４及びはんだボール５を電極パッド上にリフロー炉等による加熱で同時に溶融、固着するので、溶融、固着に関し製造工程が増えることはない。また、図４及び図５では、図３に示す第３実施形態によるＢＧＡパッケージの製造方法を示しているが、図１や図２に示す実施形態によるＢＧＡパッケージの構造も、上述した製造方法で同様に製造可能である。この場合、はんだボール４を搭載する数を少なくすれば、ピックアップもしくは振り込み個数が減り、スループットを改善できる。
以上述べた製造方法により、熱疲労特性の優れるはんだをSiチップ３の外形の４隅を含みSiチップ３の外形に沿って配置し、衝撃により変形しやすいはんだをその他の領域に配置することで、熱疲労、落下衝撃の両方に強いＢＧＡパッケージを提供することが可能となる。また、はんだボールの大部分を、高価なAgの含有量が低い組成とすることで、安価で信頼性の高いＢＧＡパッケージの製造方法が提供可能となる。
〔第４実施形態〕
次に、本発明の第４実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図６（ａ）は本発明の第４実施形態によるＢＧＡパッケージを示す平面図であり、図６（ｂ）は図６（ａ）のＤ−Ｄ線に沿った断面図である。第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第４実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図６（ａ）は本発明の第４実施形態によるＢＧＡパッケージを示す平面図であり、図６（ｂ）は図６（ａ）のＤ−Ｄ線に沿った断面図である。第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図６（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、Siチップ３の外形の内側の領域及びSiチップ３の外形の外側の領域にも、はんだボール４を搭載している。第３実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列にはんだボール４を搭載しているが、本実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列、その内周列及び外周列を含む複数列、図６では三列、にはんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。本実施形態によれば、強度の高いはんだを複数列配列することにより、熱応力を各々のバンプに分散することができる。これにより、繰り返し熱応力に対する長寿命化が期待できる。
本実施形態のはんだボール４の組成は、第３実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。本実施形態のはんだボール４及びはんだボール５は、第３実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第３実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。
本実施形態によるＢＧＡパッケージによれば、第３実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第５実施形態〕
次に、本発明の第５実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図７（ａ）は本発明の第５実施形態によるＢＧＡパッケージを示す平面図であり、図７（ｂ）は図７（ａ）のＥ−Ｅ線に沿った断面図である。本実施形態は、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。はんだボールの配列は、ＢＧＡパッケージに必要な端子数により決まるので、適宜ボール配列を変更することができる。第５実施形態によるＢＧＡパッケージは第１実施形態によるＢＧＡパッケージの変形例であり、第１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第５実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図７（ａ）は本発明の第５実施形態によるＢＧＡパッケージを示す平面図であり、図７（ｂ）は図７（ａ）のＥ−Ｅ線に沿った断面図である。本実施形態は、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。はんだボールの配列は、ＢＧＡパッケージに必要な端子数により決まるので、適宜ボール配列を変更することができる。第５実施形態によるＢＧＡパッケージは第１実施形態によるＢＧＡパッケージの変形例であり、第１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図７（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅に搭載している。Siチップ内側の領域にはんだボールが存在しない領域が設けられており、それ以外の領域にははんだボール５が搭載されている。言い換えると、すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にははんだボール５を搭載している。
本実施形態のはんだボール４の組成は、第１実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第１実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。本実施形態のはんだボール４及びはんだボール５は、第１実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
本実施形態によるＢＧＡパッケージによれば、第１実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第６実施形態〕
次に、本発明の第６実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図８（ａ）は本発明の第６実施形態によるＢＧＡパッケージを示す平面図であり、図８（ｂ）は図８（ａ）のＦ−Ｆ線に沿った断面図である。本実施形態もまた、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。第６実施形態によるＢＧＡパッケージは第３実施形態によるＢＧＡパッケージの変形例であり、第３実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第６実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図８（ａ）は本発明の第６実施形態によるＢＧＡパッケージを示す平面図であり、図８（ｂ）は図８（ａ）のＦ−Ｆ線に沿った断面図である。本実施形態もまた、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。第６実施形態によるＢＧＡパッケージは第３実施形態によるＢＧＡパッケージの変形例であり、第３実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図８（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。はんだボール５はそれ以外の部分に搭載している。本実施形態のＢＧＡパッケージでは、Siチップの内側の領域にはんだボールを搭載していない箇所が存在している点が、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと相違している。
本実施形態のはんだボール４の組成は、第３実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。本実施形態のはんだボール４及びはんだボール５は、第３実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第３実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。
本実施形態によるＢＧＡパッケージによれば、第３実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第７実施形態〕
次に、本発明の第７実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図９（ａ）は本発明の第７実施形態によるＢＧＡパッケージを示す平面図であり、図９（ｂ）は図９（ａ）のＧ−Ｇ線に沿った断面図である。第７実施形態によるＢＧＡパッケージは第３実施形態によるＢＧＡパッケージの変形例であり、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第７実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図９（ａ）は本発明の第７実施形態によるＢＧＡパッケージを示す平面図であり、図９（ｂ）は図９（ａ）のＧ−Ｇ線に沿った断面図である。第７実施形態によるＢＧＡパッケージは第３実施形態によるＢＧＡパッケージの変形例であり、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図９（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、図９（ａ）に示すように、Siチップ３の外形の各辺にはんだボール５が搭載されている。さらに、はんだボール５をそれ以外の部分に搭載している。本実施形態のＢＧＡパッケージでは、図９（ａ）に示すように、Siチップ３の外形の各辺にはんだボール５を１個づつ搭載している点が、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと相違している。言い換えると、はんだボール４をSiチップ３の外形の４隅と、Siチップ３の外形の４隅近傍の外形に対応して搭載しており、それ以外のSiチップ３の外形に対応してはんだボール５を搭載している。
本実施形態のはんだボール４の組成は、第３実施形態と同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。本実施形態のはんだボール４及びはんだボール５は、第３実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第３実施形態と同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。
本実施形態によるＢＧＡパッケージによれば、第３実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第８実施形態〕
次に、本発明の第８実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１０（ａ）は本発明の第８実施形態によるＢＧＡパッケージを示す平面図であり、図１０（ｂ）は図１０（ａ）のＨ−Ｈ線に沿った断面図である。第８実施形態によるＢＧＡパッケージは第２乃至第４実施形態によるＢＧＡパッケージの変形例であり、これら実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第８実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１０（ａ）は本発明の第８実施形態によるＢＧＡパッケージを示す平面図であり、図１０（ｂ）は図１０（ａ）のＨ−Ｈ線に沿った断面図である。第８実施形態によるＢＧＡパッケージは第２乃至第４実施形態によるＢＧＡパッケージの変形例であり、これら実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第３実施形態によるＢＧＡタイプのＬＳＩパッケージなどと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図１０（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、Siチップ３の外形の内側の領域にも、はんだボール４を搭載している。第３実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列にはんだボール４を搭載しているが、本実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列及びその内周列を含む複数列、図１０では二列、にはんだボール４を搭載している。さらに、Siチップ３の４隅の近傍の領域にもはんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。
本実施形態のはんだボール４の組成は、第３実施形態などと同じく、Ag2〜4mass%、Cu0〜1mass%、残部Snとすることが好ましく、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。本実施形態のはんだボール４及びはんだボール５は、第３実施形態と同じく、Bi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。
少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、第３実施形態などと同じく、Ag0.1〜1mass%、Cu0〜1mass%、残部Snとすることが好ましい。
本実施形態によるＢＧＡパッケージによれば、第３実施形態のＢＧＡパッケージと同じように、耐衝撃性能と熱疲労特性を両立できるＢＧＡタイプのＬＳＩパッケージを提供できる。本実施形態によれば、強度の高いはんだを複数列配列することにより、熱応力を各々のバンプに分散することができる。これにより、繰り返し熱応力に対する長寿命化が期待できる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれに限定されるものではない。第３実施形態によるＢＧＡパッケージの製造方法で言及したが、上記第１、第２、第４乃至第８実施形態によるＢＧＡパッケージにおいても、Siチップ３をインタポーザ２へフリップチップボンディングで実装した場合には、Siチップ３とインタポーザ２との間隙をエポキシ等の樹脂で充填する所謂アンダーフィルを実施することが多い。このような構造の場合には、モールド１の形成は必須ではなく、省略することができる。
〔第９実施形態〕
次に、本発明の第９実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１２（ａ）は本発明の第９実施形態によるＢＧＡパッケージを示す平面図であり、図１２（ｂ）は図１２（ａ）のＩ−Ｉ線に沿った断面図である。図２２はこのようなＢＧＡパッケージを用いた実装構造の一例を示す断面図である。本実施形態は、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。
次に、本発明の第９実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１２（ａ）は本発明の第９実施形態によるＢＧＡパッケージを示す平面図であり、図１２（ｂ）は図１２（ａ）のＩ−Ｉ線に沿った断面図である。図２２はこのようなＢＧＡパッケージを用いた実装構造の一例を示す断面図である。本実施形態は、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。
図１２（ａ）及び図１２（ｂ）に示すように、本実施形態によるＢＧＡパッケージは、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。はんだボール４及びはんだボール５は、Sn-Ag-Cu系合金又はSn-Ag系合金である。
ＢＧＡパッケージの回路基板への実装を容易にするよう、Siチップ３の端子ピッチを広げる目的でインタポーザ２は用いられる。インタポーザ２の一主表面には電極パッドが設けられており、所謂ワイヤボンディング或いはバンプを介したフリップチップボンディングにて、インタポーザ２の電極パッドとSiチップ３とが電気的に接続される。Siチップ実装面と反対の面には電極パッドが形成されており、このインタポーザ２のSiチップ実装面に形成された電極パッドと電気的に接続されている。インタポーザ２のSiチップ実装面と反対の面の電極パッドには、上述したはんだボール４やはんだボール５が固着されている。はんだボール４とはんだボール５とはお互いに組成が異なっている。
図１２（ａ）では、本実施形態によるＢＧＡパッケージを透視したものとして、ＢＧＡパッケージ内のSiチップ３の外形を点線で示している。本実施形態では図１２（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅に搭載している。はんだボール５はそれ以外の部分に搭載している。
本実施形態のはんだボール４の組成は、Ag2〜4mass%、Cu0〜1mass%、Bi0.1〜2mass%、In0.1〜1mass%、Sb0.1〜1mass%、残部Snとすることが好ましい。言い換えると、Snを主成分として、Agを2以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有し、Bi、In、及びSbのうち少なくとも一種を0.1mass%以上、1mass%以下含有することが好ましい。Sn-Ag-Cu系はんだ又はSn-Ag系はんだは、Bi、In、SbがSnに固溶する固溶強化機構或いはSnとの化合物を形成してはんだ中に微細分散することで強度が増す分散強化機構により高強度、高信頼性が得られる。Bi、In、Sb以外に、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含んでよく、その総量が2mass%以下であるようにする。特に、Ag3〜3.8mass%、Cu0.5〜0.8mass%とすることがより好ましい。特に、Ag3〜3.8mass%の時に最も良い信頼性が得られる。
一方、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分に搭載しているはんだボール５の組成は、Ag1〜4mass%、Cu0〜1mass%、残部Snとすることが好ましい。現在一般的に用いられているSn-3.0Ag-0.5Cuなどを用いることができる。
このようなＢＧＡパッケージは、図２２に示されるように回路基板６に実装される。
Siチップ内側の領域では、Siチップ３の端部直下、特にSiチップ３の４隅直下に配置されるはんだボール４が、電源のオン／オフ等に伴い繰り返し加わる熱応力によるSiチップ３と回路基板６との熱膨張差による負荷が最も大きくなる。
背景技術のBGAタイプのパッケージでは、基板とSiチップとの間の線膨張係数差に起因するはんだクラックが問題となっていた。これを克服するため、BGAパッケージと基板との間を樹脂で固める、所謂アンダーフィルを用いたり、BGAパッケージ周囲を金属キャップで囲う方法が取られている。しかしながら、これらの方法では、BGAパッケージ以外にアンダーフィルや金属キャップ等の部材が必要となり、さらにこれに伴う工程も増えるためコストアップが避けられなかった。
これに対し、本実施形態によるＢＧＡパッケージによれば、Siチップ３の４隅直下に配置されるはんだボール４の組成として、熱疲労特性が良いAg2〜4mass%、Cu0〜1mass%、Bi0.1〜2mass%、In0.1〜1mass%、Sb0.1〜1mass%、残部Snを用いている。これにより、高強度、高信頼性が得られ、一般的なSn-3.0Ag-0.5Cuはんだと比較して熱疲労特性を向上することができる。また、本実施形態によれば、はんだボール５のAg組成を低減した場合であっても高強度が得られる。そのため、第１実施形態と同様に耐衝撃性能と耐熱疲労特性の両立を図ることができる。
〔第１０実施形態〕
次に、本発明の第１０実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１３（ａ）は本発明の第１０実施形態によるＢＧＡパッケージを示す平面図であり、図１３（ｂ）は図１３（ａ）のＪ−Ｊ線に沿った断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第１０実施形態によるＢＧＡパッケージは第９実施形態によるＢＧＡパッケージの変形例であり、第９実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１０実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１３（ａ）は本発明の第１０実施形態によるＢＧＡパッケージを示す平面図であり、図１３（ｂ）は図１３（ａ）のＪ−Ｊ線に沿った断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第１０実施形態によるＢＧＡパッケージは第９実施形態によるＢＧＡパッケージの変形例であり、第９実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第９実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図１３（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅と、Siチップ３の４隅の近傍の領域とに対応して搭載している。言い換えると、Siチップ３の４隅とSiチップ３の４隅の近傍のはんだボールを、はんだボール４としている。はんだボール５はそれ以外の部分に搭載している。すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にははんだボール５を搭載している。第９実施形態と同様に、はんだボール４とはんだボール５とはお互いに組成が異なっている。
本実施形態のはんだボール４及びはんだボール５の組成は、第９実施形態と同じである。
本実施形態によるＢＧＡパッケージによれば、第９実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１１実施形態〕
次に、本発明の第１１実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１４（ａ）は本発明の第１１実施形態によるＢＧＡパッケージを示す平面図であり、図１１（ｂ）は図１１（ａ）のＫ−Ｋ線に沿った断面図である。図１５（ａ）、図１５（ｃ）、図１６（ａ）及び図１６（ｃ）は本発明の第１１実施形態によるＢＧＡパッケージの製造方法を説明するための製造工程順の平面図であり、図１５（ｂ）及び図１５（ｄ）、図１６（ｂ）及び図１６（ｄ）はそれぞれＫ−Ｋ線に沿った製造工程順の断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第９実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１１実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１４（ａ）は本発明の第１１実施形態によるＢＧＡパッケージを示す平面図であり、図１１（ｂ）は図１１（ａ）のＫ−Ｋ線に沿った断面図である。図１５（ａ）、図１５（ｃ）、図１６（ａ）及び図１６（ｃ）は本発明の第１１実施形態によるＢＧＡパッケージの製造方法を説明するための製造工程順の平面図であり、図１５（ｂ）及び図１５（ｄ）、図１６（ｂ）及び図１６（ｄ）はそれぞれＫ−Ｋ線に沿った製造工程順の断面図である。本実施形態もまた、フルグリッドのＢＧＡパッケージに本発明を適用した場合である。第９実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第９実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。第１実施形態と同様に、はんだボール４とはんだボール５とはお互いに組成が異なっている。
本実施形態によるＢＧＡパッケージでは、図１４（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。すなわち、Siチップ３の外形の直下の一列に、はんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にはんだボール５を搭載している。
本実施形態のはんだボール４及びはんだボール５の組成は、第９実施形態と同じである。
本実施形態によるＢＧＡパッケージによれば、第９実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
次に、本実施形態によるＢＧＡパッケージの製造方法について、図面を参照して説明する。図１５（ａ）及び図１５（ｂ）に示すように、インタポーザ２の表面に、Siチップ３を実装する。インタポーザ２は、Siチップ３の端子ピッチを基板に実装が容易になるよう広げる目的で用いられる。表面にはSiチップ３と電気的に接続するための電極パッドが設けられており、所謂ワイヤボンディング或いはバンプを介したフリップチップボンディングにて実装する。
次に、図１５（ｃ）及び図１５（ｄ）に示すように、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように、モールド１を形成する。モールド１には、Siチップ３及びインタポーザ２の表面を保護する目的がある。先の工程でバンプを介したフリップチップボンディングでSiチップ３をインタポーザ２に実装した場合には、Siチップ３とインタポーザ２との間隙をエポキシ等の樹脂で充填する所謂アンダーフィルを実施することが多く、この場合は、モールド形成は必須ではない。
次に、図１６（ａ）及び図１６（ｂ）に示すように、インタポーザ２のSiチップ実装面と反対の面に形成された電極パッド上に、はんだボール５を搭載する。このとき、はんだボール４を形成する箇所には、はんだボール５を搭載せず、空けておく。すなわち、Siチップ３の外形の４隅を含みSiチップ３の外形に対応する箇所は、はんだボールを搭載せず、空けておく。はんだボール５の搭載前に、スクリーン印刷法などを用いて上記電極パッド上にフラックスを供給しておくと、ボール搭載後の移動や脱落を防止できる。また、はんだ溶融時には、電極へのはんだ濡れを向上することができる。はんだボール５の搭載は、効率の面から振込み式のボール搭載機を用いるのが好ましい。
次に、図１６（ｃ）及び図１６（ｄ）に示すように、前工程にて空けておいた電極パッド上にはんだボール４を、真空吸着治具などを用いて搭載する。すなわち、Siチップ３の外形の４隅を含みSiチップ３の外形に対応する電極パッド上に、はんだボール４を搭載する。さらに、リフロー炉等による加熱で、電極パッド上にはんだボール４及びはんだボール５を溶融、固着する。はんだボール４の搭載は、既にはんだボール５が搭載されているので、振込み式の搭載機では搭載に工夫が必要となる。従って、はんだボールをピックアップして搭載するタイプの搭載機を使用することが好ましい。振込み式の搭載機を用いる場合には、２種のはんだボールが混ざる可能性を排除する目的で、２枚の振込み用マスクを用いて２種のはんだボールを搭載することが望ましい。また、２回目に用いるマスクでは、はんだボール５の搭載部分の開口径を大きくしておくと、すでに搭載したはんだボール５とマスクとの接触を防止できる。２回目のマスクをインタポーザ２上に接触するように、もしくは浮かした状態で保持し、先に搭載済みのはんだボール５をずらさないよう、ブラシ等ではんだボール４をマスクの開口に振り込む。これにより、２種のはんだボールを振り込み法で搭載することが可能となる。
本実施形態によるＢＧＡパッケージの製造方法によれば、上述したＢＧＡパッケージを製造することができる。組成の異なる２種のはんだボールを別々に搭載するため、ボール搭載工程が増加し、スループット＝コストが上昇する懸念があるが、Ag含有量の少ないはんだを使用しているため、十分に安価なパッケージを提供することができる。組成の異なる２種のはんだボールを別々に搭載しているが、はんだボール４及びはんだボール５を電極パッド上にリフロー炉等による加熱で同時に溶融、固着するので、溶融、固着に関し製造工程が増えることはない。また、図１５及び図１６では、図１４に示す第１１実施形態によるＢＧＡパッケージの製造方法を示しているが、図１２や図１３に示す第９実施形態や第１０実施形態によるＢＧＡパッケージの構造も、上述した製造方法で同様に製造可能である。この場合、はんだボール４を搭載する数を少なくすれば、ピックアップもしくは振り込み個数が減り、スループットを改善できる。
以上述べた製造方法により、熱疲労特性の優れるはんだをSiチップ３の外形の４隅を含みSiチップ３の外形に沿って配置することで、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１２実施形態〕
次に、本発明の第１２実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１７（ａ）は本発明の第１２実施形態によるＢＧＡパッケージを示す平面図であり、図１７（ｂ）は図１７（ａ）のＬ−Ｌ線に沿った断面図である。第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１２実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１７（ａ）は本発明の第１２実施形態によるＢＧＡパッケージを示す平面図であり、図１７（ｂ）は図１７（ａ）のＬ−Ｌ線に沿った断面図である。第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図１７（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、Siチップ３の外形の内側の領域及びSiチップ３の外形の外側の領域にも、はんだボール４を搭載している。第１１実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列にはんだボール４を搭載しているが、本実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列、その内周列及び外周列を含む複数列、図１７では三列、にはんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。本実施形態によれば、強度の高いはんだを複数列配列することにより、熱応力を各々のバンプに分散することができる。これにより、繰り返し熱応力に対する長寿命化が期待できる。
本実施形態によるＢＧＡパッケージによれば、第３実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１３実施形態〕
次に、本発明の第１３実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１８（ａ）は本発明の第１３実施形態によるＢＧＡパッケージを示す平面図であり、図１８（ｂ）は図１８（ａ）のＭ−Ｍ線に沿った断面図である。本実施形態は、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。はんだボールの配列は、ＢＧＡパッケージに必要な端子数により決まるので、適宜ボール配列を変更することができる。第１３実施形態によるＢＧＡパッケージは第９実施形態によるＢＧＡパッケージの変形例であり、第９実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１３実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１８（ａ）は本発明の第１３実施形態によるＢＧＡパッケージを示す平面図であり、図１８（ｂ）は図１８（ａ）のＭ−Ｍ線に沿った断面図である。本実施形態は、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。はんだボールの配列は、ＢＧＡパッケージに必要な端子数により決まるので、適宜ボール配列を変更することができる。第１３実施形態によるＢＧＡパッケージは第９実施形態によるＢＧＡパッケージの変形例であり、第９実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第９実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図１８（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の４隅に搭載している。Siチップ内側の領域にはんだボールが存在しない領域が設けられており、それ以外の領域にははんだボール５が搭載されている。言い換えると、すなわち、少なくともインタポーザ２の上記組成のはんだボール４よりも外側の領域など、ＢＧＡパッケージの最外周を含むその他の部分にははんだボール５を搭載している。
本実施形態によるＢＧＡパッケージによれば、第９実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１４実施形態〕
次に、本発明の第１４実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１９（ａ）は本発明の第１４実施形態によるＢＧＡパッケージを示す平面図であり、図１９（ｂ）は図１９（ａ）のＯ−Ｏ線に沿った断面図である。本実施形態もまた、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。第１４実施形態によるＢＧＡパッケージは第１１実施形態によるＢＧＡパッケージの変形例であり、第１１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１４実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図１９（ａ）は本発明の第１４実施形態によるＢＧＡパッケージを示す平面図であり、図１９（ｂ）は図１９（ａ）のＯ−Ｏ線に沿った断面図である。本実施形態もまた、フルグリッドではないＢＧＡパッケージに本発明を適用した場合である。第１４実施形態によるＢＧＡパッケージは第１１実施形態によるＢＧＡパッケージの変形例であり、第１１実施形態によるＢＧＡパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図１９（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。はんだボール５はそれ以外の部分に搭載している。本実施形態のＢＧＡパッケージでは、Siチップの内側の領域にはんだボールを搭載していない箇所が存在している点が、第３実施形態によるＢＧＡタイプのＬＳＩパッケージと相違している。
本実施形態によるＢＧＡパッケージによれば、第１１実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１５実施形態〕
次に、本発明の第１５実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２０（ａ）は本発明の第１５実施形態によるＢＧＡパッケージを示す平面図であり、図２０（ｂ）は図２０（ａ）のＰ−Ｐ線に沿った断面図である。第１５実施形態によるＢＧＡパッケージは第１１実施形態によるＢＧＡパッケージの変形例であり、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１５実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２０（ａ）は本発明の第１５実施形態によるＢＧＡパッケージを示す平面図であり、図２０（ｂ）は図２０（ａ）のＰ−Ｐ線に沿った断面図である。第１５実施形態によるＢＧＡパッケージは第１１実施形態によるＢＧＡパッケージの変形例であり、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図２０（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、図２０（ａ）に示すように、Siチップ３の外形の各辺にはんだボール５が搭載されている。さらに、はんだボール５をそれ以外の部分に搭載している。本実施形態のＢＧＡパッケージでは、図２０（ａ）に示すように、Siチップ３の外形の各辺にはんだボール５を１個づつ搭載している点が、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージと相違している。言い換えると、はんだボール４をSiチップ３の外形の４隅と、Siチップ３の外形の４隅近傍の外形に対応して搭載しており、それ以外のSiチップ３の外形に対応してはんだボール５を搭載している。
本実施形態によるＢＧＡパッケージによれば、第１１実施形態のＢＧＡパッケージと同じように、熱疲労特性が良好なＢＧＡタイプのＬＳＩパッケージを提供できる。
〔第１６実施形態〕
次に、本発明の第１６実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２１（ａ）は本発明の第１６実施形態によるＢＧＡパッケージを示す平面図であり、図２１（ｂ）は図２１（ａ）のＱ−Ｑ線に沿った断面図である。第１６実施形態によるＢＧＡパッケージは第１０乃至第１２実施形態によるＢＧＡパッケージの変形例であり、これら実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
次に、本発明の第１６実施形態によるＢＧＡタイプのＬＳＩパッケージ、すなわちＢＧＡパッケージについて、図面を参照しながら説明する。図２１（ａ）は本発明の第１６実施形態によるＢＧＡパッケージを示す平面図であり、図２１（ｂ）は図２１（ａ）のＱ−Ｑ線に沿った断面図である。第１６実施形態によるＢＧＡパッケージは第１０乃至第１２実施形態によるＢＧＡパッケージの変形例であり、これら実施形態によるＢＧＡタイプのＬＳＩパッケージと同じ要素については同じ参照番号を付して、詳細な説明は省略することとする。
本実施形態によるＢＧＡパッケージは、第１１実施形態によるＢＧＡタイプのＬＳＩパッケージなどと同様に、チップが実装されるインタポーザ２と、インタポーザ２の一主表面に実装された、チップの一例としてのSiチップ３と、Siチップ３及びインタポーザ２のSiチップ実装面を覆うように形成されたモールド１と、インタポーザ２のSiチップ実装面とは反対の面にグリッド状に配列されたはんだボール４及びはんだボール５とを備えている。
本実施形態によるＢＧＡパッケージでは、図２１（ａ）に示すように、はんだボール４を正方形或いは長方形をなしているSiチップ３の外形の４隅を含みSiチップ３の外形に対応して搭載している。さらに、Siチップ３の外形の内側の領域にも、はんだボール４を搭載している。第１１実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列にはんだボール４を搭載しているが、本実施形態によるＢＧＡパッケージでは、Siチップ３の外形の直下の一列及びその内周列を含む複数列、図２１では二列、にはんだボール４を搭載している。さらに、Siチップ３の４隅の近傍の領域にもはんだボール４を搭載している。はんだボール５はそれ以外の部分に搭載している。
本実施形態によれば、強度の高いはんだを複数列配列することにより、熱応力を各々のバンプに分散することができる。これにより、繰り返し熱応力に対する長寿命化が期待できる。
図１２から図２２のような構成とすることで、耐熱疲労特性の良好なパッケージを得ることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれに限定されるものではない。第３実施形態によるＢＧＡパッケージの製造方法で言及したが、上記第１、第２、第４乃至第８実施形態によるＢＧＡパッケージにおいても、Siチップ３をインタポーザ２へフリップチップボンディングで実装した場合には、Siチップ３とインタポーザ２との間隙をエポキシ等の樹脂で充填する所謂アンダーフィルを実施することが多い。このような構造の場合には、モールド１の形成は必須ではなく、省略することができる。
また、第９、第１１、第１２乃至第１６実施形態によるＢＧＡパッケージにおいても、Siチップ３をインタポーザ２へフリップチップボンディングで実装した場合には、Siチップ３とインタポーザ２との間隙をエポキシ等の樹脂で充填する所謂アンダーフィルを実施することが多い。このような構造の場合には、モールド１の形成は必須ではなく、省略することができる。
上述した実施形態については、その新規な技術的内容の要点をまとめると、以下のようになる。
尚、上記の実施形態の一部又は全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
（付記１）チップが実装されるインタポーザと、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージ。
（付記２）前記複数のはんだボールはSn-Ag-Cu系合金又はSn-Ag系合金であることを特徴とする、付記１記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記３）前記第１の組成のはんだボールはSnを主成分としてAgを含有し、前記第２の組成のはんだボールはSnを主成分としてAgを含有し、
前記第２の組成のはんだボールのAg含有量は前記第１の組成のはんだボールのAg含有量より少ないことを特徴とする、付記２記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記４）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを0.1〜1mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記３記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記５）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記４記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記６）前記はんだボールはBi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記２乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記７）前記第１の組成のはんだボールはSnを主成分として、Agを2以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有し、Bi、In、及びSbのうち少なくとも一種を0.1mass%以上、1mass%以下含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを1以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有することを特徴とする、付記１又は２記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記８）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記７記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記９）前記１の組成のはんだボールはFe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記７又は８記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１０）前記第１の組成のはんだボールは、前記チップの外形の４隅に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１１）前記第１の組成のはんだボールは、前記チップの外形の４隅とこの４隅の近傍の領域に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１２）前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１３）前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して複数列に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１４）前記第１の組成のはんだボールは、前記チップの外形の４隅の近傍の領域にも搭載されていることを特徴とする、付記１３記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１５）前記チップの外形の４隅を含み前記チップの外形に対応して搭載された前記第１の組成のはんだボールよりも前記チップの内側の領域に、前記第２の組成のはんだボールが搭載されていることを特徴とする、付記１２乃至１４のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１６）前記チップの内側の領域には、前記第１の組成のはんだボール及び前記第２の組成のはんだボールが搭載されていない領域が存在していることを特徴とする、付記１乃至１５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１７）インタポーザにチップを実装する工程と、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に複数のはんだボールを搭載する工程とを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記１８）前記複数のはんだボールはSn-Ag-Cu系合金又はSn-Ag系合金であることを特徴とする、付記１７記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記１９）前記第１の組成のはんだボールはSnを主成分としてAgを含有し、前記第２の組成のはんだボールはSnを主成分としてAgを含有し、
前記第２の組成のはんだボールのAg含有量は前記第１の組成のはんだボールのAg含有量より少ないことを特徴とする、付記１８記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２０）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを0.1〜1mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記１９記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２１）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記２０記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２２）前記はんだボールはBi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記１８乃至２１のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２３）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、Biを0〜2mass%だけ含有し、Inを0〜1mass%だけ含有し、Sbを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを1〜4mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記１８記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２４）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記２３記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２５）前記１の組成のはんだボールはFe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記２３又は２４記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２６）前記第１の組成のはんだボールは、前記チップの外形の４隅や前記チップの外形に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１７乃至２５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２７）前記第２の組成のはんだボールを前記チップの外形の４隅及び前記チップの外形以外の領域に搭載した後、前記第１の組成のはんだボールを前記チップの外形の４隅や前記チップの外形に対応して搭載することを特徴とする、付記１７乃至２６のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２８）前記第２の組成のはんだボールを振込み法を用いて搭載し、前記第１の組成のはんだボールを真空吸着法を用いて搭載することを特徴とする、付記２７記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記１）チップが実装されるインタポーザと、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージ。
（付記２）前記複数のはんだボールはSn-Ag-Cu系合金又はSn-Ag系合金であることを特徴とする、付記１記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記３）前記第１の組成のはんだボールはSnを主成分としてAgを含有し、前記第２の組成のはんだボールはSnを主成分としてAgを含有し、
前記第２の組成のはんだボールのAg含有量は前記第１の組成のはんだボールのAg含有量より少ないことを特徴とする、付記２記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記４）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを0.1〜1mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記３記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記５）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記４記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記６）前記はんだボールはBi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記２乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記７）前記第１の組成のはんだボールはSnを主成分として、Agを2以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有し、Bi、In、及びSbのうち少なくとも一種を0.1mass%以上、1mass%以下含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを1以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有することを特徴とする、付記１又は２記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記８）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記７記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記９）前記１の組成のはんだボールはFe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記７又は８記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１０）前記第１の組成のはんだボールは、前記チップの外形の４隅に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１１）前記第１の組成のはんだボールは、前記チップの外形の４隅とこの４隅の近傍の領域に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１２）前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１３）前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して複数列に搭載されていることを特徴とする、付記１乃至９のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１４）前記第１の組成のはんだボールは、前記チップの外形の４隅の近傍の領域にも搭載されていることを特徴とする、付記１３記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１５）前記チップの外形の４隅を含み前記チップの外形に対応して搭載された前記第１の組成のはんだボールよりも前記チップの内側の領域に、前記第２の組成のはんだボールが搭載されていることを特徴とする、付記１２乃至１４のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１６）前記チップの内側の領域には、前記第１の組成のはんだボール及び前記第２の組成のはんだボールが搭載されていない領域が存在していることを特徴とする、付記１乃至１５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
（付記１７）インタポーザにチップを実装する工程と、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に複数のはんだボールを搭載する工程とを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記１８）前記複数のはんだボールはSn-Ag-Cu系合金又はSn-Ag系合金であることを特徴とする、付記１７記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記１９）前記第１の組成のはんだボールはSnを主成分としてAgを含有し、前記第２の組成のはんだボールはSnを主成分としてAgを含有し、
前記第２の組成のはんだボールのAg含有量は前記第１の組成のはんだボールのAg含有量より少ないことを特徴とする、付記１８記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２０）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを0.1〜1mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記１９記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２１）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記２０記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２２）前記はんだボールはBi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記１８乃至２１のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２３）前記第１の組成のはんだボールはSnを主成分として、Agを2〜4mass%だけ含有し、Cuを0〜1mass%だけ含有し、Biを0〜2mass%だけ含有し、Inを0〜1mass%だけ含有し、Sbを0〜1mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを1〜4mass%だけ含有し、Cuを0〜1mass%だけ含有することを特徴とする、付記１８記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２４）前記第１の組成のはんだボールはSnを主成分として、Agを3〜3.8mass%だけ含有し、Cuを0.5〜0.8mass%だけ含有していることを特徴とする、付記２３記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２５）前記１の組成のはんだボールはFe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、付記２３又は２４記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２６）前記第１の組成のはんだボールは、前記チップの外形の４隅や前記チップの外形に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、付記１７乃至２５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２７）前記第２の組成のはんだボールを前記チップの外形の４隅及び前記チップの外形以外の領域に搭載した後、前記第１の組成のはんだボールを前記チップの外形の４隅や前記チップの外形に対応して搭載することを特徴とする、付記１７乃至２６のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
（付記２８）前記第２の組成のはんだボールを振込み法を用いて搭載し、前記第１の組成のはんだボールを真空吸着法を用いて搭載することを特徴とする、付記２７記載のボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
１ モールド
２ インタポーザ
３ Siチップ
４ はんだボール
５ はんだボール
６ 回路基板
２ インタポーザ
３ Siチップ
４ はんだボール
５ はんだボール
６ 回路基板
Claims (10)
- チップが実装されるインタポーザと、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に搭載された複数のはんだボールとを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージ。 - 前記複数のはんだボールはSn-Ag-Cu系合金又はSn-Ag系合金であることを特徴とする、請求項１記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- 前記第１の組成のはんだボールはSnを主成分として、Agを2以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを0.1以上〜1以下mass%だけ含有し、Cuを1以下mass%だけ含有することを特徴とする、請求項１又は２記載のボールグリッドアレイタイプのＬＳＩパッケージ。 - 前記第１の組成のはんだボールはSnを主成分として、Agを2以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有し、Bi、In、及びSbのうち少なくとも一種を0.1mass%以上、1mass%以下含有し、
前記第２の組成のはんだボールはSnを主成分として、Agを1以上〜4以下mass%だけ含有し、Cuを1以下mass%だけ含有することを特徴とする、請求項１又は２記載のボールグリッドアレイタイプのＬＳＩパッケージ。 - 前記はんだボールはBi、In、Sb、Fe、Co、Ni、Cr、Ti、Mn、Ge、P、Au、Pd、Ptのうちいずれか１つもしくは複数を含有し、その総量が2mass%以下であることを特徴とする、請求項２乃至３のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- 前記第１の組成のはんだボールは、前記チップの外形の４隅に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、請求項１乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- 前記第１の組成のはんだボールは、前記チップの外形の４隅とこの４隅の近傍の領域に対応して搭載されており、前記第２の組成のはんだボールは、それ以外の位置に搭載されていることを特徴とする、請求項１乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- 前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して搭載されていることを特徴とする、請求項１乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- 前記第１の組成のはんだボールは、前記チップの外形の４隅を含み前記チップの外形に対応して複数列に搭載されていることを特徴とする、請求項１乃至５のいずれか一項記載のボールグリッドアレイタイプのＬＳＩパッケージ。
- インタポーザにチップを実装する工程と、前記インタポーザの前記チップ実装面とは反対の面にグリッド状に複数のはんだボールを搭載する工程とを備え、
前記複数のはんだボールは、前記チップの内側の領域又は前記チップの外形の近傍の領域に搭載された、第１の組成のはんだボールと、少なくとも前記インタポーザの第１の組成のはんだボールよりも外側の領域に搭載された、前記第１の組成とは異なる第２の組成のはんだボールとを含むことを特徴とするボールグリッドアレイタイプのＬＳＩパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012192981A JP2013211508A (ja) | 2012-03-01 | 2012-09-03 | Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012045760 | 2012-03-01 | ||
| JP2012045760 | 2012-03-01 | ||
| JP2012192981A JP2013211508A (ja) | 2012-03-01 | 2012-09-03 | Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013211508A true JP2013211508A (ja) | 2013-10-10 |
Family
ID=49529071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012192981A Pending JP2013211508A (ja) | 2012-03-01 | 2012-09-03 | Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013211508A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103970954A (zh) * | 2014-05-13 | 2014-08-06 | 温州大学 | 一种基于鲁棒设计的高密度集成电路封装的优化方法 |
| US20170252871A1 (en) * | 2014-08-29 | 2017-09-07 | Senju Metal Industry Co., Ltd. | Solder Material, Solder Joint, and Method of Manufacturing the Solder Material |
| US10643935B2 (en) | 2018-02-02 | 2020-05-05 | Samsung Electronics Co., Ltd. | Semiconductor device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888297A (ja) * | 1994-07-18 | 1996-04-02 | Toshiba Corp | 電子部品および電子部品接続構造体 |
| JPH09199540A (ja) * | 1996-01-19 | 1997-07-31 | Toshiba Corp | 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置 |
| JP2001332641A (ja) * | 2000-05-25 | 2001-11-30 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| US20070023910A1 (en) * | 2005-07-29 | 2007-02-01 | Texas Instruments Incorporated | Dual BGA alloy structure for improved board-level reliability performance |
| JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007237251A (ja) * | 2006-03-09 | 2007-09-20 | Nippon Steel Materials Co Ltd | 鉛フリーハンダ合金、ハンダボール及び電子部材 |
| JP2009200289A (ja) * | 2008-02-22 | 2009-09-03 | Elpida Memory Inc | 半導体装置、電子装置、半導体装置の製造方法および配線基板 |
| WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
| JP2010103377A (ja) * | 2008-10-24 | 2010-05-06 | Nippon Steel Materials Co Ltd | はんだバンプを有する電子部材 |
-
2012
- 2012-09-03 JP JP2012192981A patent/JP2013211508A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0888297A (ja) * | 1994-07-18 | 1996-04-02 | Toshiba Corp | 電子部品および電子部品接続構造体 |
| JPH09199540A (ja) * | 1996-01-19 | 1997-07-31 | Toshiba Corp | 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置 |
| JP2001332641A (ja) * | 2000-05-25 | 2001-11-30 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| US20070023910A1 (en) * | 2005-07-29 | 2007-02-01 | Texas Instruments Incorporated | Dual BGA alloy structure for improved board-level reliability performance |
| JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007237251A (ja) * | 2006-03-09 | 2007-09-20 | Nippon Steel Materials Co Ltd | 鉛フリーハンダ合金、ハンダボール及び電子部材 |
| JP2009200289A (ja) * | 2008-02-22 | 2009-09-03 | Elpida Memory Inc | 半導体装置、電子装置、半導体装置の製造方法および配線基板 |
| WO2009116517A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置及びその製造方法 |
| JP2010103377A (ja) * | 2008-10-24 | 2010-05-06 | Nippon Steel Materials Co Ltd | はんだバンプを有する電子部材 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103970954A (zh) * | 2014-05-13 | 2014-08-06 | 温州大学 | 一种基于鲁棒设计的高密度集成电路封装的优化方法 |
| CN103970954B (zh) * | 2014-05-13 | 2017-01-25 | 温州大学 | 一种基于鲁棒设计的高密度集成电路封装的优化方法 |
| US20170252871A1 (en) * | 2014-08-29 | 2017-09-07 | Senju Metal Industry Co., Ltd. | Solder Material, Solder Joint, and Method of Manufacturing the Solder Material |
| US10173287B2 (en) * | 2014-08-29 | 2019-01-08 | Senju Metal Industry Co., Ltd. | Solder material, solder joint, and method of manufacturing the solder material |
| US10643935B2 (en) | 2018-02-02 | 2020-05-05 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006261641A (ja) | 半導体パッケージ・アセンブリ | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| US6429388B1 (en) | High density column grid array connections and method thereof | |
| US8673762B2 (en) | Solder, soldering method, and semiconductor device | |
| US20090090543A1 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
| JPWO2006129713A1 (ja) | 鉛フリーはんだ合金 | |
| US9603295B2 (en) | Mounted structure and manufacturing method of mounted structure | |
| JP2011198796A (ja) | 半導体装置及びその製造方法 | |
| JP6028593B2 (ja) | 半導体装置の製造方法 | |
| CN1905985A (zh) | 无铅焊锡合金 | |
| JP2013211508A (ja) | Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 | |
| JP4831502B2 (ja) | 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品 | |
| JP2008544572A (ja) | 鉛フリー半導体パッケージ | |
| JP4211828B2 (ja) | 実装構造体 | |
| JP5202233B2 (ja) | 実装構造体 | |
| CN103958120A (zh) | 锡基焊球和包含它的半导体封装 | |
| US20050042872A1 (en) | Process for forming lead-free bump on electronic component | |
| JP2017143196A (ja) | 電子装置及びその製造方法 | |
| JP2011005510A (ja) | はんだ合金および電子回路基板 | |
| JP5476926B2 (ja) | 半導体装置の製造方法 | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| CN105593980B (zh) | 有芯结构焊料凸点及其制造方法 | |
| JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| US20040065949A1 (en) | [solder bump] |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170620 |