JP2006261641A - 半導体パッケージ・アセンブリ - Google Patents

半導体パッケージ・アセンブリ Download PDF

Info

Publication number
JP2006261641A
JP2006261641A JP2006013706A JP2006013706A JP2006261641A JP 2006261641 A JP2006261641 A JP 2006261641A JP 2006013706 A JP2006013706 A JP 2006013706A JP 2006013706 A JP2006013706 A JP 2006013706A JP 2006261641 A JP2006261641 A JP 2006261641A
Authority
JP
Japan
Prior art keywords
bump
linear dimension
package assembly
semiconductor package
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006013706A
Other languages
English (en)
Inventor
Szu Wei Lu
思維 盧
Hsin-Hui Lee
新輝 李
Chuyu O
忠裕 王
Mirng-Ji Lii
明機 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2006261641A publication Critical patent/JP2006261641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】 無鉛および高濃度鉛を使用しても、クラックが発生し難い、フリップ・チップ用バンプ・パッドを提供する。
【解決手段】 半導体パッケージ・アセンブリ23は、半導体基板2上の第１の導電性パッド8と、パッケージ基板12上の第２の導電性パッド16と、第１の導電性パッド8と第２の導電性パッド16間に物理的に結合されるバンプ10から構成される。この構成において、バンプ10は、無鉛、さもなければ高濃度鉛を実質的に含有するとともに、第１の導電性パッド8との第１の接触面を有し、この第１の接触面は第１の直線寸法を有し、またバンプ10は、第２の導電性パッド16との第２の接触面を有し、第２の接触面は第２の直線寸法を有する。第１の直線寸法と第２の直線寸法の比率は、約0.7から約1.7の間にある。
【選択図】 図１

Description

本発明は、広く集積回路のパッケージ化に関するものであり、特にフリップ・チップ・パッケージ用の導電性バンプの形成方法に関するものである。
フリップ・チップ超小型電子部品は、表面を下に向けた（すなわち、反転された）電子部品を、基板上に直接電気的接続をするものであり、この基板は、チップの導電性バンプ・ボンド・パッドを使用するセラミック基板，回路基板，或いは基材（キャリア）などである。フリップ・チップ技術は、配線がチップ上の各パッドに接続された状態で、上を向いたチップを使用する旧式のワイヤー・ボンディング技術に対して、急速に取って代わりつつある。
フリップ・チップ超小型電子部品に使用されるフリップ・チップ部品は、大部分が半導体デバイスであるが、受動型フィルタや検出器アレイなどの部品や記憶装置も、またフリップ・チップ形式で使用されつつある。フリップ・チップは、他の組立方法の場合と比較した場合に、その高速電気性能の故に、有利性がある。ボンデイング・ワイヤを排除したことにより、配線のインダクタンスおよびキャパシタンスにおける遅れを減少させるとともに、電流経路を大幅に短縮して、高速のチップ外（オフ−チップ）配線を実現することになる。
フリップ・チップは、また最も厳格な機械的接続法を提供する。エポキシなどの接着剤でアンダーフィルされた場合、フリップ・チップは、最も厳しい耐久力テストに耐えることができる。さらに、フリップ・チップは、自動式大量生産の場合に、最低のコストで配線が可能である。
フリップ・チップは、一般的に、ソルダー・バンプをシリコン・チップ上に設置することより作成される。ソルダー・バンプ・フリップ・チップ工程は、一般的に、四つの連続する段階から成っている。１）ソルダー・バンプの作成のためのチップの用意、２）チップ上へソルダー・バンプの形成、或いは設置、３）ソルダー・バンプを形成されたチップの、ボード，基板，或いは基材への取り付け、４）接着用アンダーフィルの使用による部品の完成。フリップ・チップ部品のバンプは、数種の機能を有する。バンプは、チップ（またはダイ）から、チップが搭載される基板へ至る導電経路を提供する。熱伝導経路もまた、バンプにより設けられて、チップから基板に熱を伝達する。バンプはまた、チップの基板への機械的な取り付け部の一部を提供する。最終的に、バンプはリード線長が短いので、チップと基板間の機械的歪みを軽減する。
通常、鉛（Pb）と錫（Sn）を含む共晶ソルダー材が、ソルダー・バンプとして使用される。共晶ソルダーを含んでいる通常使用される鉛は、約63％の錫（Sn）と37％の鉛（Pb）を有する。この組み合わせにより、適切な融点と低い電気抵抗を有するソルダー材が得られる。
特開２００５−１２９９５５号公報
しかし、鉛は有毒材料である。法規および産業上の要件では、無鉛ソルダー・バンプを要求している。電子配線工業のサプライ・チェーンの会社は、Sn−Pbソルダーの代替を積極的に求めている。しかしながら、Sn―Ag、Sn―Ag―Cu、および、これらの金属間部材などの、一般的に既知となっている無鉛ソルダーは、非常に脆弱で、クラックに悩まされる。一方、高濃度鉛バンプは、また、高度の電子泳動性能における応用面で、業界で歓迎されている。鉛を追加すると、耐食性が増加し、純粋な錫におけるリフロー温度を下げ、純粋な錫の表面張力を下げる。高濃度鉛バンプは、また、脆弱で、それぞれクラックが生じ易い。
バンプのクラックは、主として、ストレスにより生じる。パッケージ・アセンブリにおける材料間の熱膨張係数（CTE）の不整合が、ストレス発生の主原因の１つである。例えば、シリコン基板は、通常、約３ppm/℃より高いCTEを有し、低誘電率体は、約20ppm/℃より高いCTEを有し、一方、パッケージ基板は約17ppm/℃より高いCTEを有する。CTEが著しく相違する場合に温度変化が起きると、構造に対してストレスを生じる。この問題に対する一つの解答は、チップと基板間の隙間を埋めるため、チップの片側または両側に液状エポキシを施す、アンダーフィル処理による方法がある。エポキシ・アンダーフィルは、ストレスを分散させ、ソルダー・バンプを保護する助けをする。
低誘電率体が集積回路に使用される場合、バンプと低誘電率体との両者を保護するにはジレンマが存在する。脆弱なバンプの保護には、強度の大きなアンダーフィルが必要とされる。しかし、低誘電率体は、強度の大きなアンダーフィル材料により悪影響を受け、層間剥離などの問題を生じる。
従って、低誘電率体が使用される場合には、好ましくは強度の大きなアンダーフィルを使用せずに、無鉛バンプと高濃度鉛バンプを保護する必要がある。バンプのクラック発生の問題に対する従来の解決法は、材料を中心に行われていた。従って、構造の観点からの解決法の検討は価値あるものとなる。本発明の好ましい実施例は、構造の変更による解決方法を提供するものである。
本発明の一つの特徴によれば、半導体パッケージアセンブリは、半導体基板上の導体パッド（第１の導電性パッド）或いはアンダー・バンプ・メタラージ（UBM）と、導体パッドの下部にあって、パッケージ基板の上部にあるバンプとから成り、このバンプは、このバンプと接触するバンプ・パッド（第２の導電性パッド）を有する。導体パッド／UBMとこのバンプ間には、上部接触面が存在し、このバンプとパッケージ基板のバンプ・パッド間に下部接触面が存在する。上部接触面および下部接触面の寸法は、ほぼ同程度である。バランスの取れた構造は、バンプ，中間金属部品と隣接材料に及ぼすストレスを軽減する。この結果得られるアセンブリの信頼性は、著しく改善される。
本発明の好ましい実施例には、無鉛および高濃度鉛含有バンプに対するクラック発生問題を解決するパッケージによる解決法を示すものである。この解決法は、現行のパッケージング処理と両立可能である。現行のパッケージング処理で行われている以上の取り組み、或いは、それ以上のコストは発生しない。また、バンプ保護のために、強度の高いアンダーフィルの使用を必要としないので、チップにおける低誘電率材料の損傷が回避される。
好ましい本実施例の製造および利用について、下記に詳述する。しかしながら、本発明は、さまざまな状況において具現され得る多くの発明の概念を、提供するものであることを理解されたい。検討する特定の実施例は、本発明を構成し利用するための特定の方法を、単に説明しているに過ぎず、本発明の範囲を限定するものではない。
本発明の好ましい実施例は、無鉛または高濃度鉛を含有するバンプを使用するパッケージ・アセンブリ構造を提示するものである。本発明の好ましい実施例は、図１から図４で説明する。本発明の種々の図および実施例の説明においては、一貫して同じ参照番号は同じ要素を示している。
好ましい実施例において、ソルダー・バンプは、集積回路を有しているチップ上に形成される。この他の実施例においては、ソルダー・バンプは、パッケージ基板上に形成される。図１は、導電性パッド上に形成されたソルダー・バンプ10を有する半導体基板２を示す。導電性パッドは、通常、アンダー・バンプ・メタライゼーション（UBM）８と称する。半導体基板２は、時には、チップ２と呼ぶ。半導体基板２は、通常、強度の低い低誘電率体から構成されるのが好ましい。約3.3未満のk値を有する少なくとも１つの低誘電率体層が、半導体基板２に含まれていることが好ましい。保護層４は、窒化物，酸化物，ポリイミドなどの誘電体材料から形成されるのが好ましく、これはチップ２の表面に形成される。導体パッド６は、半導体基板２における集積回路（図示なし）に電気的に接続され、銅、アルミニュウム、或いは、これらの合金などで形成されるのが好ましい。アンダー・バンプ・メタライゼーション層とも称せられ、導電性パッドであるアンダー・バンプ・メタライゼーション（UBM）８は、導体パッド６上に形成されるのが好ましい。UBM８は、導体パッド６とバンプ10間の良好な接着性を提供する。UBM８は、通常は、多数層から成る複合構造を有し、拡散阻止（バリア），ソルダー可溶性層，および酸化阻止としての機能を果たすものである。さらに、UBM８は、スパッタリング法，蒸発法，エレクトロ・プランティング法，或いはそれらに代わる方法で形成される。UBM８の多数層は、順次、蒸着により形成され、UBM８の最外部である可溶性層は、銅，ニッケル，パラディウム，或いはこれらの合金から成る導電性材料で、通常形成される。UBM８は、長さと幅がほぼ等しい正方形または長方形であるのが好ましい。UBM８における任意の２点間の最長距離は、直線寸法W1とも称し、約30μmと約200μmの間にあるのが好ましいが、約100μmであるのが、さらに好ましい。直線寸法を使用する場合、バンプ・パッドまたはUBMの形状は、正方形および長方形に限定はされず、任意の形状が可能である。直線寸法は、円の直径である。チップは、通常、多数の導体パッドと多数のバンプで構成される。バンプ間のピッチ、すなわち距離は、約100μmと300μmの間にあるのが好ましいが、約150μmと250μmであるのがさらに好ましい。
UBM８を蒸着した後、ソルダー・バンプ10が、UBM８上に形成される。ソルダー・バンプ10は、蒸発法，エレクトロ・プランティング法，印刷法，ソルダー・トランスファー法，ボール・プレイスメント法などの、通常使用されている方法により形成できる。好ましい一実施例においては、無鉛バンプ10は、錫，銀と、状況によっては銅から成る。典型的な実施例においては、無鉛バンプ10は、約95％から約97％までの錫、約３％から約４％までの銀と、約0.5％から1.5％までの銅から成る。高濃度鉛バンプは、約95％から約97％の鉛、約３％から約５％の錫から成るのが好ましいが、約95％の鉛と５％の錫から成るのが、さらに好ましい。
図２は、パッケージ基板12を示す。パッケージ基板12は、ポリマー，セラミックおよびプリント基板などの材料から形成されるのが好ましい。バンプ・パッド16は、銅，アルミニュウムとこれらの合金から成るのが好ましい。ソルダー停止層14は、パッケージ基板12の好ましくない部分にソルダーが付着するのを防止するため、パッケージ基板12上に形成される。バンプ・パッド16を露出させるソルダー停止開口部（SRO）24が、ソルダー停止層14を貫通して形成される。SRO 24は、長さと幅がほぼ同じ正方形または長方形であることが好ましい。SRO 24の最長の長さ、すなわち直線寸法W2は、約 30μmと約200μmの間にあるのが好ましく、約100μmであればさらに好ましい。導電性パッドである保護層18は、バンプ・パッド16上に任意に形成される。保護層18は、約100Åから約10000Å間の厚さであるのが好ましく、ニッケル，金，または、これらの合金などの導電性材料から形成される。導電線22は、バンプ・パッド16ともう一つのバンプ・パッド20を電気的に結合する。バンプ・パッド20の機能は、以下の段落で検討する。
図１で参照される半導体基板２と図２で参照されるパッケージ基板12は、一体化され、図３に示す半導体パッケージ・アセンブリ23を形成する。半導体基板２は、表面を裏返しにして組み立てられる。両者を合体する前に、半導体基板２またはパッケージ基板12の何れか一方の表面に、フラックスが塗布される。ソルダー・バンプ10は、リフローして、２個の導電性パッド８，16間を結合する。好ましい実施例においては、導電性パッド８，16は、それぞれUMB８とバンプ・パッド16である（多分、保護層18と称せられる別の導電性パッドを介して）。
リフロー後、バンプ10は再成形され、バンプの直線寸法Wmは、約100μmと約300μmの間にあるのが好ましくなる。最大幅Wmに対する高さHの比率は、約0.5と1.0の間にあるのが好ましい。バンプ10とUBM８間の接触面である上部の接合部分26の寸法は、通常、UBM８の寸法により規定される。バンプ10と保護層18間の接触面である下部の接合部分28の寸法は、通常、SRO 24の寸法で規定される。上部の接合部分26と下部の接合部分28の寸法が大幅に異なる場合、バンプは不平衡であると考えられる。不平衡バンプ10は、寸法の小さな端部において、ストレスが高いので（上部の接合部分26か下部の接合部分28のどちらかで）、さらにクラックが生じ易い。従って、UBM８は、バランスが取れていることが好ましく、UBM８の寸法W1がSRO 24の寸法W2に十分に近ければ、バランスが取れていることになる。W1／W2の比率は、約0.7と1.7の間にあることが好ましく、約0.8と約1.5の間にあることがさらに好ましく、約0.9と約1.3の間にあることが、さらになお好ましい。バンプのリフロー後、金属間部分が（IMC）（図示なし）接合部分26，28で形成される。
有機物基板を使用して形成される高濃度鉛バンプ体に対して、予備半田付け層を形成することが好ましい。図４は、別の好ましい実施例を示し、この実施例では、半田付け事前層36は、バンプ10とバンプ・パッド16間に形成される。予備半田付け層36は、63％の錫と37％の鉛などで構成される合金のような、共晶材料から形成されるのが好ましい。バンプ10の下部接合部は、従って、予備半田付け層36の寸法によって、通常は規定される。この前に検討した実施例と同様に、予備半田付け層36の直線寸法W2は、約30μmと約200μmの間にあるのが好ましく、約100μmであればさらに好ましい。バンプの平衡を取り、従って、上部接合部26と下部接合部28におけるストレスを低減するために、W1/W2の比率は、約0.7と約1.7の間にあるのが好ましく、約0.8と約1.5の間にあるのが、さらに、好ましく、約0.9と約1.3の間にあるのが、さらになお、好ましい。
前に戻って図３を参照すると、パッケージ基板12は、通常、層状構造を有する。パッケージ基板12を通る金属線22を経由して、バンプ10は、ボール・グリッド・アレイ（BGA）ボール30の１つに電気的に接続されている。BGAボール30は、パッケージ基板12の下部に形成されており、プリント基板40のような外部部品に、基板上の集積回路（図示なし）を電気的に結合するために使用される。好ましい実施例においては、BGAボール 30は、ほとんど無鉛であり、鉛濃度が約５％未満のソルダー材から成る。代わりの実施例では、BGAボール30は、鉛と錫から成る共晶合金から構成される。
低誘電率材料が、金属間誘電体として集積回路に広く使用される。低誘電率体は、通常、強度が低く、時に多孔質であるので、強度の高い材料と併用される場合においては、特に破損または層間剥離を起こし易い。低誘電率体をチップ２に使用すると、強度の高いアンダーフィル材料の使用が制限され、このことは、バンプ10がアンダーフィルから受ける保護機能を制限することになる。この保護無しには、無鉛および高濃度鉛バンプとバンプのIMCは、さらにクラックを生じ易くなる。無鉛および高濃度鉛材料の信頼性に関する試験が実施された。この結果、バンプが不平衡である場合は、熱サイクル試験中にかなりの数のサンプルが不合格であった。クラックは、通常、接合部分の寸法が小さな端部に近い部分に発生する。不適切なアンダーフィル材料が使用された場合、障害は低誘電率体の層間剥離の原因、或いは、アンダーフィルの層間剥離の原因でも発生する。十分にバランスをとったバンプのサンプルで試験をおこなった場合は、著しい改善効果が見られた。熱サイクル試験中には、不合格のサンプルは、全く出なかった。
本発明の好ましい実施例では、無鉛および高濃度鉛のバンプに対するクラック発生の問題を解決するパッケージングによる解決法を示した。無鉛および高濃度鉛のバンプはクラックを発生し易いという従来の教唆に反して、得られた結果は、無鉛および高濃度鉛のバンプはクラックを発生し易く無いことを実証し、本発明の好ましい実施例で特定される寸法バランス要件が満たされたのである。本解決法は、現行のパッケージング工程と十分に一致し、特別な試みの必要が無く、或いは、余分なコストは発生しない。低誘電率体の破損を避けるために、バンプを保護する目的で、強度の大きなアンダーフィル材料は必要が無い。
本発明とその利点を詳細に説明したが、添付の請求項で規定するように、本発明の精神と範囲を逸脱することなく、種々の変形、代替と代案が可能であることを理解されたい。
さらに、本願の範囲を、明細書で説明した工程、機械、製造、材料の組合せ、手段および方法について、この特別な実施例に限定する意図はない。本発明の開示から当業者が容易に理解するように、現存する、或いは、将来開発される、同一の機能を当業者が十分に実行し、或いは、ここに、説明した実施例に相当するとものと同じ機能を実行し、同じ結果を実現する工程、機械、製造、材料の組合せ、手段および方法は、本発明により利用される。従って、添付の請求項は、工程、機械、製造、材料の組合せ、手段および方法などの範囲内を包含するものである。
ソルダー・バンプを有するチップを説明する図である。 パッケージ基板を説明する図である。 チップとパッケージ基板が一体化されたパッケージ・アセンブリの図である。 チップとパッケージ基板が一体化されたパッケージ・アセンブリの図である。
符号の説明
2 半導体基板
8 UBM（第１の導電性パッド）
10 バンプ
12 パッケージ基板
16 バンプ・パッド（第２の導電性パッド）
23 半導体パッケージ・アセンブリ
30 BGAボール

Claims (15)

  1. 半導体基板上の第１の導電性パッドと、
    パッケージ基板上の第２の導電性パッドと、
    前記第１の導電性パッドと前記第２の導電性パッド間を物理的に結合するほぼ無鉛のバンプと、から構成される半導体パッケージ・アセンブリにおいて、
    前記バンプが、前記第１の導電性パッドとの第１の接触面を有し、前記第１の接触面が第１の直線寸法を有し、
    前記バンプが、前記第２の導電性パッドとの第２の接触面を有し、前記第２の接触面が第２の直線寸法を有し、
    前記第１の直線寸法に対する前記第２の直線寸法の比率が、約0.7と約1.7の間にあることを特徴とする半導体パッケージ・アセンブリ。
  2. 前記半導体基板が、約3.3未満のｋ値を有する少なくとも１つの低誘電率体層から成ることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  3. 前記第２の導電性パッドが、銅，アルミニュウム，およびこれらの組み合わせから主として成るグループから選択された材料から構成されることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  4. 前記第２の導電性パッドが、ニッケル，金，およびこれらの組み合わせから主として成るグループから選択された材料から構成される保護層であることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  5. 前記第１の直線寸法と前記第２の直線寸法が、約30μmと約200μmの間にそれぞれあることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  6. 前記半導体基板と前記パッケージの間に複数のバンプをさらに備え、前記複数のバンプが、約100μmと約300μmの間のピッチを有することを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  7. 前記バンプが、約30μmと約200μmの間の高さを有し、前記高さと前記第１の直線寸法が、約0.5と約1.0の間の比率を有し、前記高さの前記第２の直線寸法に対する比率が、約0.5と約1.0の間であることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  8. 前記第１の導電性パッドが、アンダー・バンプ・メタライゼーション（UBM）であることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  9. 前記パッケージ基板表面上に複数のボール・グリッド・アレイ（BGA）ボールをさらに備え、前記BGAボールは、主として共晶合金から構成されるグループから選択される材料と、約５％未満の鉛濃度を有する材料とから成ることを特徴とする請求項１記載の半導体パッケージ・アセンブリ。
  10. 半導体基板上の第１の導電性パッドと、
    パッケージ基板上の第２の導電性パッドと、
    前記半導体基板と前記パッケージ基板間を物理的に結合する大幅な高濃度鉛を含有するバンプと、から構成される半導体パッケージ・アセンブリにおいて、
    前記バンプが、前記第１の導電性パッドが第１の接触面を有し、前記第１の接触面は第１の直線寸法有し、
    前記バンプが、前記第２の導電性パッドが第２の接触面を有し、前記第２の接触面は第２の直線寸法を有し、さらに
    第１の直線寸法に対する第２の直線寸法の比率が、約0.7と約1.7の間にあることを特徴とする半導体パッケージ・アセンブリ。
  11. 前記半導体基板が、約3.3未満のｋ値を有する少なくとも１つの低誘電率体層から成ることを特徴とする請求項10記載の半導体パッケージ・アセンブリ。
  12. 前記第２の導電性パッドが、銅，アルミニュウム，およびこれらの組み合わせから主として成るグループから選択される材料で構成されることを特徴とする請求項10記載の半導体パッケージ・アセンブリ。
  13. 前記第１の直線寸法と前記第２の直線寸法が、約30μmと約200μmの間にそれぞれあることを特徴とする請求項10記載の半導体パッケージ・アセンブリ。
  14. 前記バンプが、約30μmと約200μmの間の高さを有し、前記高さの前記第１の直線寸法に対する比率が、約0.5と約1.0の間にあり、前記高さの前記第２の直線寸法に対する比率が、約0.5と約1.0の間にあることを特徴とする請求項10記載の半導体パッケージ・アセンブリ。
  15. 半導体基板上にあって、第１の直線寸法を有する導体パッドと、
    パッケージ基板上にあって、第２の直線寸法を有するバンプ・パッドと、
    前記導体パッドと前記バンプ・パッドを物理的に接続し、約５％未満の鉛から成り、ほぼ無鉛であるか、さもなければ約80％を超える鉛から成り、ほぼ高濃度の鉛を含有するバンプと、から構成されるとともに、
    前記第１の直線寸法に対する前記第２の直線寸法の比率が、約0.7と約1.7の間にあることを特徴とする半導体パッケージ・アセンブリ。

JP2006013706A 2005-03-17 2006-01-23 半導体パッケージ・アセンブリ Pending JP2006261641A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/082,298 US7361990B2 (en) 2005-03-17 2005-03-17 Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads

Publications (1)

Publication Number Publication Date
JP2006261641A true JP2006261641A (ja) 2006-09-28

Family

ID=37002900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013706A Pending JP2006261641A (ja) 2005-03-17 2006-01-23 半導体パッケージ・アセンブリ

Country Status (4)

Country Link
US (2) US7361990B2 (ja)
JP (1) JP2006261641A (ja)
CN (1) CN100428459C (ja)
TW (1) TWI267206B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013101243A1 (en) * 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
KR101290045B1 (ko) * 2009-10-29 2013-07-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립칩 본딩을 위한 강건 접속 구조
US8847387B2 (en) 2009-10-29 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Robust joint structure for flip-chip bonding
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) * 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20070029669A1 (en) * 2005-08-05 2007-02-08 Frank Stepniak Integrated circuit with low-stress under-bump metallurgy
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
US8081484B2 (en) 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
GB2444775B (en) * 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
US7615865B2 (en) * 2007-05-21 2009-11-10 Stats Chippac, Ltd. Standoff height improvement for bumping technology using solder resist
DE102009012139B4 (de) * 2009-03-06 2012-02-23 Epcos Ag Modulsubstrat und Verfahren zur Herstellung
TWI445147B (zh) 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TWI502706B (zh) * 2009-10-29 2015-10-01 Taiwan Semiconductor Mfg Co Ltd 積體電路結構
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR101692702B1 (ko) * 2010-07-01 2017-01-18 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
CN102064135B (zh) * 2010-10-21 2015-07-22 日月光半导体制造股份有限公司 具有金属柱的芯片及具有金属柱的芯片的封装结构
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9548281B2 (en) * 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9806042B2 (en) * 2012-04-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain reduced structure for IC packaging
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9773724B2 (en) * 2013-01-29 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
TWI619165B (zh) 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11335571B2 (en) * 2020-07-15 2022-05-17 Renesas Electronics Corporation Semiconductor device including a package substrate and a semiconductor chip
US11908784B2 (en) * 2020-09-23 2024-02-20 Nxp Usa, Inc. Packaged semiconductor device assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821579B2 (ja) * 1989-04-19 1996-03-04 旭硝子株式会社 半導体素子・集積回路装置
JP2655112B2 (ja) * 1994-12-22 1997-09-17 日本電気株式会社 光モジュールの実装方法および構造
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6573610B1 (en) * 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6599775B2 (en) * 2001-05-18 2003-07-29 Advanpack Solutions Pte Ltd Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor
US6605524B1 (en) 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
US7187476B2 (en) * 2001-10-01 2007-03-06 Canon Kabushiki Kaisha Image processing apparatus and method, computer program, and recording medium
US6583039B2 (en) 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
US6586322B1 (en) 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
US6767411B2 (en) * 2002-03-15 2004-07-27 Delphi Technologies, Inc. Lead-free solder alloy and solder reflow process
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US7119002B2 (en) * 2004-12-14 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump composition for flip chip
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
KR101290045B1 (ko) * 2009-10-29 2013-07-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플립칩 본딩을 위한 강건 접속 구조
US8847387B2 (en) 2009-10-29 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Robust joint structure for flip-chip bonding
US9922916B2 (en) 2011-12-31 2018-03-20 Intel Corporation High density package interconnects
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
US9583390B2 (en) 2011-12-31 2017-02-28 Intel Corporation Organic thin film passivation of metal interconnections
US9824991B2 (en) 2011-12-31 2017-11-21 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) * 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US10204851B2 (en) 2011-12-31 2019-02-12 Intel Corporation High density package interconnects
US10658279B2 (en) 2011-12-31 2020-05-19 Intel Corporation High density package interconnects
KR20150118062A (ko) * 2012-07-31 2015-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 그리드 어레이를 위한 솔더 범프
KR101591632B1 (ko) 2012-07-31 2016-02-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 그리드 어레이를 위한 솔더 범프
US9159687B2 (en) 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US9711472B2 (en) 2012-07-31 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
US10134701B2 (en) 2012-07-31 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array

Also Published As

Publication number Publication date
CN1835218A (zh) 2006-09-20
TWI267206B (en) 2006-11-21
US7361990B2 (en) 2008-04-22
TW200635056A (en) 2006-10-01
CN100428459C (zh) 2008-10-22
US20080142994A1 (en) 2008-06-19
US20060220244A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP2006261641A (ja) 半導体パッケージ・アセンブリ
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
US8101514B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
US9607936B2 (en) Copper bump joint structures with improved crack resistance
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
US20150061116A1 (en) Semiconductor device and manufacturing method thereof
KR20120102803A (ko) 납프리 땜납 접속 구조체 및 땜납 볼
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
KR100961309B1 (ko) 반도체 패키지
TWI242866B (en) Process of forming lead-free bumps on electronic component
KR100961310B1 (ko) 반도체 패키지
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP6958156B2 (ja) 半導体装置の製造方法
EP2924727B1 (en) Thin NiB or CoB capping layer for non-noble metal bond pads
US9601374B2 (en) Semiconductor die assembly
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
US20040256737A1 (en) [flip-chip package substrate and flip-chip bonding process thereof]
KR100706574B1 (ko) 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090817