KR20120102803A - 납프리 땜납 접속 구조체 및 땜납 볼 - Google Patents

납프리 땜납 접속 구조체 및 땜납 볼 Download PDF

Info

Publication number
KR20120102803A
KR20120102803A KR1020127020230A KR20127020230A KR20120102803A KR 20120102803 A KR20120102803 A KR 20120102803A KR 1020127020230 A KR1020127020230 A KR 1020127020230A KR 20127020230 A KR20127020230 A KR 20127020230A KR 20120102803 A KR20120102803 A KR 20120102803A
Authority
KR
South Korea
Prior art keywords
solder
lead
flip chip
mass
free solder
Prior art date
Application number
KR1020127020230A
Other languages
English (en)
Inventor
미노루 우에시마
마사유키 스즈키
요시에 야마나카
?사쿠 요시카와
도쿠로 야마키
츠카사 오니시
Original Assignee
센주긴조쿠고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센주긴조쿠고교 가부시키가이샤 filed Critical 센주긴조쿠고교 가부시키가이샤
Publication of KR20120102803A publication Critical patent/KR20120102803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

(과제) 반도체 패키지 내의 플립 칩에 사용되는 땜납은, Pb-5Sn 조성 등의 Sn-Pb 땜납이 사용되고 있으며, 종래 검토되고 있었던 납프리 땜납은 단단하고, Sn 의 금속간 화합물이 잘 발생하기 때문에, 응력 완화 특성이 요구되는 반도체 패키지 내의 플립 칩 접속 구조체에는 적합하지 않았다.
(해결 수단) 납프리 땜납을 사용한 반도체 패키지 내의 플립 칩 접속 구조체로서, Ni 0.01 ~ 0.5 질량％, 잔부 Sn 으로 이루어지는 것을 특징으로 하는 납프리 땜납 플립 칩 접속 구조체를 사용한다. 이 땜납 조성에, Cu 를 0.3 ~ 0.9 질량％ 및 P 를 0.001 ~ 0.01 질량％ 첨가해도 된다.

Description

납프리 땜납 접속 구조체 및 땜납 볼{LEAD-FREE SOLDER JOINT STRUCTURE AND SOLDER BALL}
본 발명은 Si 칩과 절연 기판 등의 열팽창 계수가 상이한 구조체 접속용 땜납, 대형 구조의 봉지 (封止) 부 접속용 땜납 및 그것을 사용한 접속 구조체 및 그것에 사용하는 납을 함유하지 않은 땜납 볼에 관한 것이다.
반도체 패키지는, 전자 기기의 소형화·박형화에 수반하여, 실장 (實裝) 밀도도 고밀도화가 요구되고 있다. 그 때문에 종래의 반도체 패키지의 DIP 타입 등의 실장 삽입형에서 고밀도 실장 가능한 QFP 등의 면 (面) 실장형으로 진화되고, 최근에는 QFP 등의 리드형의 반도체 패키지에서는, 프린트 기판과 반도체 패키지의 리드 접합부가 유효 활용 가능하지 않기 때문에, 반도체 패키지에 리드가 없어, 패키지 아래에서 땜납 볼 전극을 사용하여, 직접 프린트 기판에 접합하는 BGA 나 CSP 등의 에어리어 어레이 단자형의 반도체 패키지가 주류를 이루고 있다.
BGA 나 CSP 등의 에어리어 어레이 단자형의 반도체 패키지는, BGA 를 예로 들면 플라스틱 기판에 반도체 칩을 Au 선 등의 와이어를 사용한 와이어 본딩으로 접속하는 PBGA (Plastic BGA) 나 와이어 대신에 폴리이미드 테이프를 사용한 TBGA (Tape BGA) 등이 주류이며, 현재 가장 많이 사용되고 있다. 그러나, PBGA 나 TBGA 는 와이어나 테이프의 결선 (結線) 을 실리콘 칩 밖에 선회시키기 때문에, 기판 상의 땜납 볼 전극이 실리콘 칩의 외측에 모여, 실리콘 칩 상에는 땜납 볼 전극을 배치할 수 없었다. 그 결점을 해결하여, 반도체 패키지의 소형화·고밀도화를 달성할 수 있는 FBGA (Flip Chip BGA) 가 최근 사용되게 되었다.
*FBGA 는, PBGA 나 TBGA 가 실리콘 칩의 상측으로부터 배선되는 데에 대해, 실리콘 칩 아래의 전극에 땜납 범프를 형성하고, 절연 기판 상에 형성된 예비 땜납과 압착 접합을 실시함으로써 제조된다. PBGA 나 TBGA 등과 같이 배선을 실리콘 칩 측면에 꺼내지 않기 때문에, 실리콘 칩의 사이즈에 가까운 반도체 패키지를 얻을 수 있다.
종래에는, 실리콘 칩 아래 전극의 플립 칩용 범프의 땜납으로서, Pb-5Sn 등의 Sn-Pb 계의 고온 땜납이 사용되어 왔다. Sn-Pb 계의 땜납은, 신장에 대한 특성이 양호하고, 열 사이클 특성도 우수하였다. 그러나, 납의 인체에 대한 영향이 밝혀짐에 따라, 납이 물에 녹기 쉬운 것이 화가 되어 지구 환경의 문제로 발전하고 있는 상황하에 있다. 이 때문에, Sn-Pb 는 땜납을 대신하는 우수한 특성, 특히 내열 피로성, 납땜시, 온도 사이클 시험시에 소자, 부품 등을 손상시키지 않고 견딜 수 있어, 납땜성이 우수한 납프리 땜납 재료 및 그 구조체가 요구되고 있다.
이 납프리화라는 과제에 대해, 플립 칩용 범프의 납프리 땜납으로서 프린트 기판의 실장용으로 많이 사용되고 있는 Sn-3Ag-0.5Cu 의 납프리 땜납 조성이 검토되어 왔다. 반도체 패키지의 플립 칩 접합에서의 땜납 범프는, 상부가 실리콘 칩, 하부가 알루미나 등의 세라믹스제나 FR-4 등의 유리 에폭시 기판의 절연 기판을 사용하고 있는 경우가 많은데, 땜납은 이들 세라믹스나 유리 에폭시 수지와 열팽창 계수의 값이 상이하다. 이와 같은 지점에, Sn-Pb 계의 땜납과 비교하여 단단하고, 응력 완화 특성이 부족한 Sn-3Ag-0.5Cu 의 납프리 땜납을 사용하면, 온도 사이클에 의해 플립 칩 접속 구조체와 절연 기판 사이에서 박리되기 쉬워, 신뢰성에 문제가 발생하기 쉽다.
또, 종래의 Sn-Pb 땜납과 비교하여 Sn-3Ag-0.5Cu 등의 납프리 땜납을 사용하면, 절연 기판 상에 형성시킨 Cu 도금 등의 Cu 전극이 리플로우 납땜시에 Sn 에 용해되는 현상, 소위 Cu 부식이 발생하여, 칩 접속 구조체와 절연 기판 사이에서 박리되기 쉬워지는 현상도 보고되어 있다. Cu 부식은, 땜납의 용융 온도가 상승하면 일어나기 쉬워진다. 이것들을 해결하는 기술로서, 플립 칩 실장은 아니지만 Sn-In, Sn-Bi, Sn-Zn, Sn-Zn-Bi 의 저온 납프리 땜납을 사용한 반도체 장치 (일본 공개특허공보 2007-141948호, 특허문헌 1) 와 저온 납프리 땜납 조성 Sn-Ag-Cu-In-Bi 조성의 땜납을 사용한 접속 구조체 (일본 공개특허공보 2001-35978호, 특허문헌 2) 가 개시되어 있다.
일본 공개특허공보 2007-141948호 일본 공개특허공보 2001-35978호
본 발명이 해결하고자 하는 과제는, 환경을 오염시키는 납을 함유하지 않은 땜납 합금이면서, 종래의 Sn-Pb 땜납에 가까운 응력 완화 특성을 갖고, 절연 기판의 Cu 전극의 Cu 부식이 잘 일어나지 않는 플립 칩 실장에 의한 땜납 접속 구조체 및 플립 칩 실장을 실시하기 위한 납프리 땜납 볼을 제공하는 것이다.
특허문헌 1 에서 개시된 땜납 합금은, Sn-In 의 공정 (共晶) 온도가 117 ℃, Sn-Bi 의 공정 온도가 139 ℃, Sn-Zn 의 공정 온도가 199 ℃ 이다. Sn-In 과 Sn-Bi 는, 종래의 Sn-Pb 땜납의 공정 온도 183 ℃ 와 비교해도 용융 온도가 낮은 것이 특징이다. 반도체 패키지의 실장에 사용되는 땜납 합금은, Sn-3Ag-0.5Cu 땜납 (용융 온도 약 220 ℃) 을 사용하는 경우가 많기 때문에, 반도체 패키지의 실장을 실시할 때 반도체 패키지 내의 플립 칩의 땜납은 녹아 버린다. 반도체 패키지는, 플립 칩 접합 후에 에폭시 수지 등의 언더필 (underfill) 로 강도 보강하는 것이 일반적이기 때문에, 땜납이 반용융 상태가 되어도 바로 용출되어 접촉 불량을 일으키는 것은 생각할 수 없다. 그러나, 반도체 패키지의 실장시 Sn-3Ag-0.5Cu 땜납에서는, 리플로우의 피크 온도는 235 ~ 240 ℃ 에서 실시하는 것이 일반적이다. Sn-In 과 Sn-Bi 의 땜납 조성을 반도체 패키지 내에 사용하면, 용융 온도가 낮기 때문에 완전히 용융되어, 언더필로 강도 보강되였어도, 언더필을 파괴하여 접촉 불량을 일으키는 것을 생각할 수 있다. 또, Sn-Bi 의 땜납 조성은 Sn-3Ag-0.5Cu 땜납 조성보다 단단하고 부서지기 쉽기 때문에, 응력 완화의 여지가 없는 플립 칩의 범프에서는, 땜납 내에서 파괴되기 쉬워, 반도체 패키지의 신뢰성이 떨어진다.
다음으로, Sn-Zn 및 Sn-Zn-Bi 조성인데, 이들 Sn-Zn 조성의 땜납 합금은 Zn 의 산화 피막이 두꺼워, 젖음성이 나쁜 것이 특징이다. 그 때문에 Sn-Zn 조성의 땜납을 사용하기 위해서는, 강한 플럭스를 사용할 필요가 있다. 플립 칩의 범프 형성 후에는, 언더필을 흘려 넣기 위해 플럭스의 세정을 실시하는데, 플립 칩의 내부는 미세하기 때문에 100 ％ 완전하게 세정하는 것은 불가능하다. 그 때문에, 반도체 패키지 내의 플립 칩의 땜납으로서, 플럭스를 사용하는 Sn-Zn 조성의 땜납 합금을 사용하는 것은, 반도체 패키지의 신뢰성을 저하시키게 된다.
특허문헌 2 에 개시된 땜납 합금도, 종래 사용되어 온 Sn-Sb 땜납의 온도를 낮추기 위해 개발된 발명으로서, 저온 땜납 Sn-Ag-Cu-In-Bi 조성의 땜납을 사용하고 있다. 특허문헌 2 에서는, 종래 사용되어 온 Sn-Sb 땜납을 하위에 사용하고, 저온 땜납 Sn-Ag-Cu-In-Bi 를 상위에 사용하는 2 층 구조의 땜납 구조체를 개시하고 있다. 특허문헌 2 에서는, 하위층의 Sn-Sb 땜납은 젖음성이 나쁘고, 경도가 단단한 Sb 를 함유하고 있기 때문에 응력 완화를 기대할 수 없고, 상위층의 Sn-Ag-Cu-In-Bi 조성의 저온 땜납도, 반도체 패키지를 프린트 기판에 실장하는 Sn-3Ag-0.5Cu 땜납과 비교하여 용융 온도가 낮고, 또한 경도가 단단한 Bi 를 함유하고 있기 때문에, 응력 완화를 기대할 수 없어, 플립 칩에 적응하는 것은 불가능하다.
본 발명자들은, 반도체 패키지 내의 플립 칩의 땜납으로서, Sn 에 미량의 Ni 를 첨가한 Sn-Ni 계의 땜납 합금이 적합한 것을 알아내어, 본 발명을 완성시켰다.
Sn 은, 단체로는 용융 온도가 232 ℃ 인 금속으로, 일반적으로 반도체 패키지와 프린트 기판을 남땜하는 Sn-3Ag-0.5Cu 납프리 땜납의 용융 온도 220 ℃ 는 보다 낮다. 그러나, Sn 단체에서는 온도 사이클 등의 신뢰성이 낮고, 젖음성도 나쁘기 때문에, 반도체 패키지 내의 플립 칩의 땜납으로는 적합하지 않지만, Sn 에 미량의 Ni 를 첨가함으로써, 온도 사이클 등의 신뢰성도 높아지고, 젖음성도 양호해진다.
BGA 나 CSP 등의 에어리어 어레이 단자형의 반도체 패키지는, 실리콘 칩측이 Al 도금한 전극 상에 Ni 도금, 다시 그 위에 Au 도금으로 처리되어 있는 구조로 되고 있고, 기판측이, 알루미나 등의 세라믹 기판이나 FR-4 등의 유리 에폭시 기판 등의 절연 기판 상에 Cu 도금 및 Cu 박의 랜드이고, 또한 대부분의 반도체 패키지에 Cu 도금 및 Cu 박의 랜드 상에 Ni 도금, 다시 그 위에 Au 도금이 처리되어 있는 구조로 되어 있다. Ni 도금의 상지 (上地) 로서 처리되어 있는 Au 도금은, 땜납에 대한 젖음성을 향상시키기 위해 실시되고 있으며, Au 도금의 땜납 중으로의 확산이 빠른 점에서, 실제로는 땜납과 Ni 의 땜납 접합이 된다.
납땜은, 용융된 땜납과 접합 대상인 금속으로 금속간 화합물을 형성하고 접합하는 납땜의 일종이다. 반도체 패키지 내의 플립 칩의 납땜에서는, Ni 도금과의 납땜이 되기 때문에, 종래의 Pb-5 ％ Sn 땜납의 접합이어도 Pb 는 금속간 화합물을 그다지 형성하지 않고, Sn 과 Ni 으로 Ni3Sn4 의 금속 화합물을 접합 계면에 형성한다. 납프리 땜납의 경우에도, Sn 이나 그 납프리 함유 금속과 Ni 의 금속간 화합물을 접합 계면에 형성한다. 반도체 패키지에 온도 사이클을 가하면, 실리콘 칩이나 절연 기판과 땜납은, 열팽창 계수가 상이하기 때문에 팽창·수축을 반복하는 동안 가장 부서지기 쉬운 부분에 균열이 발생하기 쉽다. 반도체 패키지 내의 플립 칩에서는, 실리콘 칩과 땜납 및 절연 기판과 땜납의 접합 계면의 금속간 화합물이 가장 단단하고 부서지기 쉽기 때문에, 땜납의 접합 계면의 균열의 발생이 가장 많다.
납프리 땜납은, Sn 을 주성분으로 Ag, Cu, In, Bi, Zn 등을 첨가한 것이다. 따라서, 반도체 패키지 내의 플립 칩에서는, 실리콘 칩과 땜납 및 절연 기판과 땜납의 접합 계면의 금속간 화합물에서는 Ni3Sn4 의 발생이 가장 많다. 이 Ni3Sn4 가 두꺼워지면 단단하고 부서지기 쉽기 때문에, 응력 완화가 일어나지 않고 균열 등의 피로 파괴가 발생한다. 반도체 패키지 내의 플립 칩의 땜납으로서, Sn 에 미량의 Ni 를 첨가함으로써, 실리콘 칩과 땜납 및 절연 기판과 땜납의 접합 계면의 금속간 화합물인 Ni3Sn4 의 발생을 억제하고, 금속 화합물층을 얇게 함으로써, 온도 사이클 특성을 향상시키는 효과를 가져온다. 이와 같이 하여, 반도체 패키지 내의 플립 칩에 Sn-Ni 땜납을 사용함으로써, 강도가 강한 땜납 접속 구조체를 얻을 수 있다.
Sn 에 첨가하는 Ni 의 양은, 0.01 ~ 0.5 질량％ 가 적합하다. Ni 의 양이 0.01 질량％ 보다 적으면 금속간 화합물의 억제 효과가 나타나지 않고, Ni 의 양이 0.5 질량％ 보다 많으면 Sn-Ni 의 땜납 합금 자체가 단단해지기 때문에, 땜납의 응력 완화 효과가 나타나지 않고, 땜납 부분에 균열이 발생한다.
또, Sn 에 Ni 를 첨가해 가면 땜납의 액상선 온도가 상승하기 때문에, 반도체 패키지 내의 플립 칩의 땜납 범프와 절연 기판을 접합할 때, 납땜 온도를 상승시켜야 한다. 납땜 온도의 상승은, 금속간 화합물의 발생을 촉진하여 금속간 화합물의 층을 두껍게 한다. 또, 일부의 절연 기판은 Cu 랜드에 도금이 실시되어 있지 않은 것도 있는데, 이와 같은 절연 기판에 Ni 의 양이 0.5 질량％ 이상인 Sn-Ni 땜납을 사용하면, 납땜 온도가 높기 때문에, 랜드의 Cu 가 부식되는 Cu 부식이 발생하여, 온도 사이클이 가해졌을 때, Cu 랜드와 땜납의 접합 계면에서 균열이 발생하기 쉬워진다. 또한, Sn 에 첨가하는 Ni 의 양으로서 보다 바람직한 것은, 0.02 ~ 0.05 질량％ 일 때이다. Sn 에 Ni 를 0.02 질량％ 이상 첨가하면, Ni3Sn4 의 금속간 화합물의 억제 효과가 확실히 나타나고, Sn 에 0.05 질량％ 이하의 Ni 의 첨가는, 땜납 합금 자체의 응력 완화 특성이 양호하고, 액상선 온도도 Sn 의 리플로우 온도와 동일한 납땜 온도에서 사용할 수 있다.
또한, 반도체 패키지 내의 플립 칩의 땜납으로서, Sn 에 미량의 Ni 를 첨가한 Sn-Ni 계의 땜납 합금에 미량의 Cu 를 첨가하면, 더욱 강도가 강하고, 응력 완화 특성이 양호한 접속 구조체를 얻을 수 있다. Cu 판이 자유롭게 구부려질 수 있는 바와 같이, Cu 는 비교적 부드러운 금속이다. 땜납 중으로의 미량의 Cu 의 첨가는, Cu 0.3 ~ 0.9 질량％ 가 적합하다. Sn-Ni 땜납 중의 Cu 의 함유량이, 0.3 질량％ 보다 적으면 강도 강화 효과가 나타나지 않고, 0.9 질량％ 보다 많이 첨가하면 액상선 온도가 상승하여, 납땜 온도가 높아져 금속간 화합물의 증대나 Cu 부식을 초래한다. Cu 를 0.3 ~ 0.9 질량％ 첨가했을 때의 Sn-Ni 땜납은, Ni 0.02 ~ 0.05 질량％, 잔부 Sn 의 조성이 바람직하다. 더욱 바람직하게는, Cu 가 0.3 ~ 0.7 질량％, Ni 0.02 ~ 0.04 질량％, 잔부 Sn 의 조성일 때이다.
반도체 패키지 내의 플립 칩의 땜납으로서, Sn-Ni 및 Sn-Ni-Cu 의 조성에 P 를 0.001 ~ 0.01 질량％ 를 첨가함으로써, 더욱 강도가 강한 땜납 접속 구조체를 얻을 수 있다. P 는, Sn-Ni 땜납 및 Sn-Ni-Cu 땜납에 첨가함으로써, 젖음성을 향상시키고, 땜납 접합을 단시간에 실시함으로써, 발생하는 금속간 화합물의 발생을 억제하고, 땜납 접속 구조체의 강도를 향상시킨다. Sn-Ni 땜납 및 Sn-Ni-Cu 땜납에 대한 P 의 첨가는, 0.001 질량％ 이하에서는 젖음성 개선 효과가 나타나지 않고, 0.01 질량％ 이상에서는 액상선 온도가 상승하여, 납땜 온도가 높아져 금속간 화합물의 증대나 Cu 부식을 초래한다. 보다 바람직한 P 의 첨가량은, 0.002 ~ 0.005 질량％ 일 때이다. 이 양이면, Sn 의 리플로우 온도와 동일한 납땜 온도에서 사용할 수 있다.
P 와 동일한 일반 실장의 Sn-3Ag-0.5Cu 납프리 땜납의 산화 억제 원소로서 사용되는 Ge 로는, P 와 동일한 효과는 얻어지지 않는다. Sn-Ni 땜납 및 Sn-Ni-Cu 땜납에 대한 Ge 의 첨가는, 소량으로 액상선 온도를 상승시켜, 납땜 온도가 높아져 금속간 화합물의 증대나 Cu 부식을 초래한다.
본 발명의 납프리 땜납 플립 칩 접속 구조체는, 실리콘 칩과 땜납 및 절연 기판과 땜납의 접합 계면의 금속간 화합물에서는 Ni3Sn4 의 발생이 억제되므로, 온도 사이클에 강하고, 응력 완화성이 우수한 신뢰성이 높은 플립 칩 접속 구조체를 얻을 수 있다. 또한, 일반 실장의 Sn-3Ag-0.5Cu 납프리 땜납보다 땜납의 용융 온도가 10 ℃ 전후로 높기 때문에, 반도체 패키지를 프린트 기판에 실장할 때에는 반용융 상태로 밖에 되지 않아, 충분히 언더필로 용융을 억제할 수 있다. 또, 땜납의 용융 온도가 지나치게 높지 않기 때문에, 납땜 온도가 높아져 금속간 화합물의 증대나 Cu 부식을 초래하지도 않는다.
도 1 은 FBGA (플립 칩 실장에 의한 반도체) 의 개략도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 납프리 땜납 플립 칩 접속 구조체에 사용하는 땜납 합금은, 실리콘 칩의 전극 상에 솔더 페이스트를 인쇄하거나, 땜납 볼의 형태로 공급되어 땜납 범프를 형성시킨다. 땜납 볼이란, 구형 (球形) 의 땜납을 말하며, 웨이퍼나 기판에 탑재할 때 팰릿 상에 굴려, 팰릿의 구멍에 넣어 정렬시키는 공정을 거치기 때문에 완전한 구 형상이어야 하고, 웨이퍼나 기판에 탑재된 땜납 볼은 화상으로 인식하기 때문에, 땜납 볼 표면에 스크래치나 변색이 있어서는 안 된다.
칩 사이즈가 큰 플립 칩 접속 구조체에서는, 솔더 페이스트에 의한 공급이 일반적이지만, CSP 와 같은 소형의 칩 사이즈의 플립 칩 접속 구조체에서는 전극의 사이즈도 미세하고, 솔더 페이스트에서는 플립 칩 범프의 높이를 높일 수 없기 때문에, 미세 사이즈의 플립 칩의 접합에는 적합하지 않다. 그에 대해 땜납 볼로의 공급은, 땜납 볼의 높이는 일정하기 때문에 스탠드 오프를 일정하게 할 수 있어, 범프를 높게 할 수 있는 이점이 있다. 이와 같이, 플립 칩의 내부 전극 구조에 사용하는 땜납은, 땜납 볼로의 공급이 적합하다. 실리콘 칩의 전극이 직경 0.3 ㎜ 이하일 때에는 땜납 볼의 사용이 적합하고, 보다 바람직하게는 직경 0.1 ㎜ 이하의 전극일 때이다. 이 경우의 플립 칩의 내부 전극 구조에 사용하는 땜납은, 직경 0.3 ㎜ 이하의 땜납 볼, 보다 바람직하게는 직경 0.1 ㎜ 이하의 땜납 볼을 사용한다.
따라서, 본 특허출원의 제 2 의 발명은, 땜납 볼의 입경이 0.3 ㎜ 이하이며, Ni 0.01 ~ 0.5 질량％, 잔부 Sn 의 납프리 땜납 조성으로 이루어지는 것을 특징으로 하는 플립 칩용 땜납 볼이다.
실시예 1
본 발명의 납프리 땜납 플립 칩 접속 구조체를 FBGA (Flip Chip BGA) 의 제조 공정에 의해 설명한다.
1. 칩 사이즈가 12 ㎜ × 12 ㎜ × 0.2 ㎜ 이며, 실리콘 칩의 Al 전극 상에 Ni 하지 (下地) 의 Au 도금이 처리되어 있는 전극의 직경이 80 ㎛ 이고, 피치가 150 ㎛ 인 실리콘 칩 상에, 수용성 플럭스를 전체 면에 인쇄한다.
2. 땜납 볼 탑재용의 메탈 마스크 상에 투입한 땜납 볼을 폴리우레탄 스퀴지를 사용하여 쓸어내고, 플럭스를 도포한 사각의 실리콘 칩의 전극의 위치 상에만 탑재한다.
3. 프리히트는, 150 ℃, 30 초, 본 가열의 피크 온도 260 ℃, 10 초의 조건에서 리플로우 납땜을 실시한다. 납땜 후에 플럭스 잔류물을 40 ℃ 의 이온 교환수를 사용하여 세정, 제거 후, 건조시켜 실리콘 칩에 플립 칩의 땜납 범프를 형성한다.
4. 사이즈가 20 ㎜ × 50 ㎜ × 1.0 ㎜ 인 Ni 도금 하지의 Au 도금 처리 유리 에폭시 기판 (FR-4) 에 수용성 플럭스를 메탈 마스크를 사용하여 인쇄, 도포한다.
5. 플럭스를 도포한 유리 에폭시 기판 상에, 플립 칩의 땜납 범프가 형성된 실리콘 칩을 올려 놓고, 플립 칩 본더를 사용하여 전극의 위치 맞춤을 하면서, 플립 칩의 땜납 범프와 유리 에폭시 기판을 열압착하여 임시 고정시킨다.
6. 프리히트는, 150 ℃, 30 초, 본 가열의 피크 온도 260 ℃, 10 초의 조건에서 리플로우 납땜을 실시한다. 납땜 후에 플럭스 잔류물을 플립 칩 세정기를 사용하여, 40 ℃ 의 이온 교환수로 세정, 플럭스 잔류물을 제거 후, 건조시켜, 본 발명의 납프리 땜납 플립 칩 접속 구조체가 완성된다.
이 후의 FBGA 의 공정으로는,
7. 에폭시계의 언더필 접착제를 플립 칩 접속 구조체 내에 충전시키고, 경화시킨다.
8. 코바르재 등으로 이루어진 리드를 반도체 패키지의 캡으로 씌우고, Sn-Au 땜납 등을 사용하여 봉지한다. 유리 에폭시 기판의 외부 전극에 땜납 볼을 사용하여 땜납 범프를 형성한다. 이 공정이 종료된 후, 반도체로서 판매한다.
이 부분에서 사용하는 외부 전극에 사용하는 땜납 볼은, 본 발명에 사용하는 플립 칩용의 땜납 볼보다 훨씬 큰 사이즈 (0.25 ㎜ ~ 0.76 ㎜ 전후) 의 땜납 볼이 사용된다.
실시예 2
외부 전극에 사용하는 땜납 볼과 이너 범프에 사용하는 땜납 볼은, 단순히 사이즈의 차이뿐만 아니라, 요구되는 특성은 상이하다. 예를 들어, 외부 전극에 사용하는 땜납 볼은, 직접 외부로부터 힘이 가해지기 때문에, 전단 강도 (shear strength) 등이 중요시된다.
그에 반해, 이너 범프에 사용되는 땜납 볼은, 실리콘 웨이퍼와 기판 사이에 끼워져 사용되므로 직접 외부로부터 힘이 가해지지 않기 때문에, 땜납 합금의 벌크 강도나 전단 강도 등은 중요한 요소가 아니다. 오히려 땜납 합금 자체의 응력 완화 특성이 중요하다. 땜납 합금의 응력 완화 특성을 비교하려면, 리플로우 가열 후의 휨 (warping) 을 비교하면 된다.
실시예 1 과 동일한 공정에 의해, 표 1 의 각 조성의 납프리 땜납 플립 칩 접속 구조체를 만들어, 그 용융 온도 및 리플로우 가열 후의 실리콘 칩의 휨을 측정하였다.
액상선 온도의 측정은, 시차 주사 열량계 (DSC) 를 사용하였다. 결과를 표 1 에 나타낸다.
납프리 땜납 플립 칩 접속 구조체를 액상선 온도 +30 ℃ 의 리플로우 온도에서 리플로우하고, 리플로우 가열 후의 실리콘 칩의 휨을 측정하였다. 휨의 측정 방법은, 실장의 Si 칩의 중앙부와 칩의 4 코너의 높이를 측정하고, 휨량을 계측한다. 휨량은 200 ㎛ 이하가 바람직하고, 150 ㎛m 이하가 더욱 바람직하다. 결과를 표 1 에 나타낸다.
다음으로, 0.5 ㎛ 의 전해 Ni 도금을 실시한 Cu 판을 280 ℃ 의 땜납욕에 180 sec 담그고 그 후, Ni 도금이 벗겨지지 않았는지를 SEM 단면 관찰에 의해 합계 30 ~ 40 ㎜ 길이의 계면을 확인하여, 일부라도 Ni 도금막이 벗겨져, Cu 와 Sn 이 직접 반응한 것을 불합격 × 로 하고, 전체 면에서, Ni 도금이 잔존하여, Cu 와 Sn 이 직접 반응하지 않은 것을 합격 ○ 로 하였다. 실험 결과를 표 1 에 나타낸다.
Figure pat00001
리플로우 가열 후의 실리콘 칩의 휨은, 실리콘 칩과 절연 기판 사이에 끼워진 납프리 땜납 플립 칩 접속 구조체의 응력 완화를 간접적으로 나타내는 것으로, 납프리 땜납 플립 칩 접속 구조체에 응력 완화가 발생하지 않은 땜납 조성이면, 실리콘 칩의 휨에 의한 변형이 크게 발생한다. 실리콘 칩의 휨에 의한 변형이 발생하면, 변형 부분에 균열이 발생하기 쉬워, 납프리 땜납 플립 칩 접속 구조체의 신뢰성이 크게 저하된다.
표 1 의 결과로부터 알 수 있는 것은, 본원 발명의 납프리 땜납 플립 칩 접속 구조체의 액상선 온도가 낮고, 또 실리콘 칩의 휨에 의한 변형이 작고, Ni 에 대한 부식의 특성도 양호한 점에서, 충분한 신뢰성을 갖고 있는 것으로 생각된다. 그에 대해, 비교예의 납프리 땜납 플립 칩 접속 구조체는, 액상선 온도가 높고, 실리콘 칩의 휨에 의한 변형이 커, 신뢰성이 부족한 것을 알 수 있다.
산업상 이용가능성
본원 발명의 납프리 땜납 플립 칩 접속 구조체는, 반도체 패키지 내의 플립 칩의 납땜뿐만 아니라, 플렉시블 기판과 반도체의 플립 칩 실장용의 범프 등 양측이 끼워져 있어, 응력 완화가 필요한 지점의 납땜 등에 사용할 수 있다.
1 : 실리콘 칩
2 : 플립 칩용의 미세 땜납 볼
3 : 절연 기판 (FR-4)
4 : 스티프너
5 : 외부 단자용의 땜납 볼

Claims (7)

  1. 실리콘 칩과 절연 기판을 구비하고, 이너 범프를 개재하여 그 실리콘 칩의 Ni 도금 전극이 절연 기판에 납프리 땜납에 의해 접속된, 플립 칩 접속 구조체 에 있어서, 그 납프리 땜납이, Ni 0.01 ~ 0.5 질량%, Cu 0.3 ~ 0.9 질량%, 잔부 Sn 으로 이루어지는 땜납 합금으로 구성되어 있는 것을 특징으로 하는 플립 칩 접속 구조체.
  2. 제 1 항에 있어서,
    상기 땜납 합금이, 추가로 P 를 0.001 ~ 0.01 질량% 를 함유하는 것을 특징으로 하는 납프리 땜납 플립 칩 접속 구조체.
  3. 실리콘 칩과 절연 기판을 구비하고, 납프리 땜납의 땜납 볼에 의해 형성된 이너 범프를 개재하여 그 실리콘 칩의 Ni 도금 전극이 절연 기판에 납프리 땜납에 의해 접속된, 플립 칩 접속 구조체에 사용되는 이너 범프용의 땜납 볼 로서, 땜납 직경이 0.3 mm 이하이고, Ni 0.01 ~ 0.5 질량%, Cu 를 0.3 ~ 0.9 질량%, 잔부 Sn 의 납프리 땜납 조성으로 이루어지는 것을 특징으로 하는 플립 칩 구조체의 이너 범프용 땜납 볼.
  4. 제 3 항에 있어서,
    상기 납프리 땜납 조성이 Ni 0.02 ~ 0.05 질량%, Cu 를 0.3 ~ 0.9 질량%, 잔부 Sn 으로 이루어지는 것을 특징으로 하는 플립 칩 구조체의 이너 범프용 땜납 볼.
  5. 제 3 항에 있어서,
    상기 납프리 땜납 조성이, 추가로 P 를 0.001 ~ 0.01 질량% 를 함유한 것을 특징으로 하는 플립 칩 구조체의 이너 범프용 땜납 볼.
  6. 제 4 항에 있어서,
    상기 납프리 땜납 조성이, 추가로 P 를 0.001 ~ 0.01 질량% 를 함유한 것을 특징으로 하는 플립 칩 구조체의 이너 범프용 땜납 볼.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 납프리 땜납 조성을 갖는 땜납 합금의 액상선 온도가 245℃ 이하인 것을 특징으로 하는 플립 칩 구조체의 이너 범프용 땜납 볼.
KR1020127020230A 2008-03-05 2009-03-03 납프리 땜납 접속 구조체 및 땜납 볼 KR20120102803A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008055570 2008-03-05
JPJP-P-2008-055570 2008-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021732A Division KR101279291B1 (ko) 2008-03-05 2009-03-03 납프리 땜납 접속 구조체 및 땜납 볼

Publications (1)

Publication Number Publication Date
KR20120102803A true KR20120102803A (ko) 2012-09-18

Family

ID=41056013

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107021732A KR101279291B1 (ko) 2008-03-05 2009-03-03 납프리 땜납 접속 구조체 및 땜납 볼
KR1020127020230A KR20120102803A (ko) 2008-03-05 2009-03-03 납프리 땜납 접속 구조체 및 땜납 볼

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107021732A KR101279291B1 (ko) 2008-03-05 2009-03-03 납프리 땜납 접속 구조체 및 땜납 볼

Country Status (6)

Country Link
US (1) US8975757B2 (ko)
EP (2) EP2903022A3 (ko)
JP (2) JP4899115B2 (ko)
KR (2) KR101279291B1 (ko)
CN (1) CN102017111B (ko)
WO (1) WO2009110458A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
US10468553B1 (en) 2014-12-18 2019-11-05 Soraa, Inc. Contact for semiconductor device
CN105397328A (zh) * 2015-12-15 2016-03-16 瑞声光电科技(常州)有限公司 Sn-Cu系无铅钎料及其制备方法
US9818717B2 (en) 2016-02-24 2017-11-14 International Business Machines Corporation Enhanced cleaning for water-soluble flux soldering
US10510668B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
JP6708942B1 (ja) * 2019-05-27 2020-06-10 千住金属工業株式会社 はんだ合金、はんだペースト、プリフォームはんだ、はんだボール、線はんだ、脂入りはんだ、はんだ継手、電子回路基板および多層電子回路基板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186178B2 (ja) * 1992-03-06 2001-07-11 田中電子工業株式会社 半導体素子用のはんだバンプ形成材料
JP3754152B2 (ja) * 1996-11-08 2006-03-08 田中電子工業株式会社 無鉛半田材料及びそれを用いた電子部品
JPH10144718A (ja) * 1996-11-14 1998-05-29 Fukuda Metal Foil & Powder Co Ltd スズ基鉛フリーハンダワイヤー及びボール
JP3575311B2 (ja) * 1998-01-28 2004-10-13 株式会社村田製作所 Ｐｂフリー半田および半田付け物品
JP3152945B2 (ja) * 1998-03-26 2001-04-03 株式会社日本スペリア社 無鉛はんだ合金
MY116246A (en) * 1999-01-28 2003-12-31 Murata Manufacturing Co Lead-free solder and soldered article
JP3036636B1 (ja) * 1999-02-08 2000-04-24 日本アルミット株式会社 無鉛半田合金
JP3832151B2 (ja) 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
JP3544904B2 (ja) * 1999-09-29 2004-07-21 株式会社トッパンＮｅｃサーキットソリューションズ はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
HUP0104903A3 (en) * 2000-03-17 2002-05-28 Tokyo First Trading Company Lead-free solder alloy
JP2001287082A (ja) * 2000-04-05 2001-10-16 Fuji Electric Co Ltd はんだ合金
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6441499B1 (en) * 2000-08-30 2002-08-27 Lsi Logic Corporation Thin form factor flip chip ball grid array
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20020155024A1 (en) * 2000-10-27 2002-10-24 H-Technologies Group, Inc. Lead-free solder compositions
EP1231015B1 (en) * 2001-02-09 2007-01-03 Taiho Kogyo Co., Ltd. Lead-free solder and solder joint
TW592872B (en) * 2001-06-28 2004-06-21 Senju Metal Industry Co Lead-free solder alloy
HUP0402010A2 (hu) * 2001-12-15 2005-01-28 Pfarr Stanztechnik Gmbh Ólommentes lágyforraszanyag
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US7029542B2 (en) * 2002-07-09 2006-04-18 Senju Metal Industry Co., Ltd. Lead-free solder alloy
CN1477703A (zh) * 2002-08-02 2004-02-25 千住金属工业株式会社 焊球组件及其生产方法，形成焊块的方法
JP2004066305A (ja) * 2002-08-07 2004-03-04 Mitsubishi Electric Corp はんだ
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
KR20040063025A (ko) * 2003-01-04 2004-07-12 삼화비철공업 주식회사 납땜용 무연합금
US20040187976A1 (en) * 2003-03-31 2004-09-30 Fay Hua Phase change lead-free super plastic solders
US7282175B2 (en) * 2003-04-17 2007-10-16 Senju Metal Industry Co., Ltd. Lead-free solder
JP2005040847A (ja) * 2003-07-25 2005-02-17 Hitachi Metals Ltd はんだボールの製造方法
US7132746B2 (en) * 2003-08-18 2006-11-07 Delphi Technologies, Inc. Electronic assembly with solder-bonded heat sink
KR100576156B1 (ko) * 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP4731495B2 (ja) * 2004-12-13 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2005324257A (ja) * 2005-07-19 2005-11-24 Murata Mfg Co Ltd はんだ付け物品
US7628871B2 (en) * 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
JP2007141948A (ja) 2005-11-15 2007-06-07 Denso Corp 半導体装置
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP5030442B2 (ja) * 2006-03-09 2012-09-19 新日鉄マテリアルズ株式会社 鉛フリーハンダ合金、ハンダボール及び電子部材
JP5016975B2 (ja) * 2007-03-05 2012-09-05 株式会社東芝 半導体装置の製造方法
JP4389112B2 (ja) * 2008-01-17 2009-12-24 ホライゾン技術研究所株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012016748A (ja) 2012-01-26
US8975757B2 (en) 2015-03-10
JP5422826B2 (ja) 2014-02-19
KR101279291B1 (ko) 2013-06-26
JP4899115B2 (ja) 2012-03-21
EP2261964A1 (en) 2010-12-15
EP2261964A4 (en) 2011-12-07
US20110115084A1 (en) 2011-05-19
CN102017111A (zh) 2011-04-13
CN102017111B (zh) 2013-01-16
EP2903022A2 (en) 2015-08-05
WO2009110458A1 (ja) 2009-09-11
KR20110010695A (ko) 2011-02-07
EP2903022A3 (en) 2015-11-11
JPWO2009110458A1 (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
KR100722645B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP4731495B2 (ja) 半導体装置
US10090268B2 (en) Method of forming solder bump, and solder bump
US8673762B2 (en) Solder, soldering method, and semiconductor device
JP2007152385A (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
KR19980054344A (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
KR20140015242A (ko) 납프리 땜납 볼
KR20100102033A (ko) 전자 디바이스 및 납땜 방법
US7452750B2 (en) Capacitor attachment method
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP3460442B2 (ja) 鉛フリーはんだ及びそれを用いた実装品
JP3812800B2 (ja) 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置
JP3344254B2 (ja) 半導体装置製造方法
JP2005057245A (ja) バンプ接合体及び電子部品
KR20070039477A (ko) 무연 땜납 합금

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid