JP3812800B2 - 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 - Google Patents
封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 Download PDFInfo
- Publication number
- JP3812800B2 JP3812800B2 JP2000094738A JP2000094738A JP3812800B2 JP 3812800 B2 JP3812800 B2 JP 3812800B2 JP 2000094738 A JP2000094738 A JP 2000094738A JP 2000094738 A JP2000094738 A JP 2000094738A JP 3812800 B2 JP3812800 B2 JP 3812800B2
- Authority
- JP
- Japan
- Prior art keywords
- flux
- electronic circuit
- solder
- circuit module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Compositions Of Macromolecular Compounds (AREA)
Description
【発明の属する技術分野】
本発明は、封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置に関する。
【0002】
【従来の技術】
電子部品を部品搭載基板に実装した電子部品装置、半導体チップをチップ搭載基板(インターポーザと称される)に実装した電子回路モジュール、更には、電子回路モジュールをマザー基板に実装した電子回路装置において、基板に電子部品、半導体チップまたは電子回路モジュールを実装する場合、従来は、リード端子を用いるのが一般的であった。リード端子を用いる利点の一つは、基板と、その上に搭載される電子部品、半導体チップまたは電子回路モジュールとの間の線膨張率が異なっても、線膨張率の差に起因して発生する応力が、リード端子によって吸収されるため、接合信頼性に優れている点にある。
【0003】
ところが、リード端子を用いた場合、広い実装面積を必要とするため、高密度実装の市場要求に応えることができない。そこで、最近は、リード端子を用いない面接合方式へと移行している。このような面接合はフリップチップ接合と称されている。
【0004】
ところが、フリップチップ接合の場合、基板と、その上に搭載される電子部品、半導体チップまたは電子回路モジュールとの間に発生する収縮応力を緩和する手段を持たないため、リード端子による接合の場合に比べ、接合信頼性が劣る。
【0005】
フリップチップ接合における信頼性を向上させる手段として、基板側において、接合用はんだバンプの高さを調整するか、あるいは、接合界面層に封止剤層を注入する等の対策が採られる。しかし、接合される一方がセラミックス材料で構成され、他方が有機材料で構成されているような場合、両者の線膨張率の差が極めて大きくなるため、接合信頼性が著しく低下する。
【0006】
次に、例えば、部品搭載基板に対する部品のはんだ付けに当たっては、周知のように、フラックスが用いられる。フラックスの主な機能は、部品搭載基板に設けられた金属導体及び部品のはんだ付け用金属の表面の酸化皮膜を除去し、はんだの濡れ性を向上させることにある。フラックスとしては、ロジンを主成分とするものが最もよく知られている。ロジンには、アビエチン酸、レボビマル酸等のカルボン酸が含まれており、カルボキシル基の働きにより、はんだ付けされる金属表面の酸化膜を除去する。
【0007】
フラックスには、通常、上述したロジンの外、印刷性の向上及び仮止め強度を得る目的で、溶剤、可塑剤またはチキソ剤等の各種の添加物が配合される。例えば、特開平11−121915号公報は、粘性を、アルコール添加によって調整するタイプのフラックスを開示している。
【0008】
更に、別のフラックスとして、ミル規格で規定されているRMA(ハロゲンフリー)系フラックスも知られている。このフラックスの場合、リフロー後、フラックス等の洗浄工程が省略される。
【0009】
上述したフラックスは、はんだ付け後は、はんだ付けされた部品の接着に関与せず、はんだ接合は、はんだ金属の溶融接合によって達成される。従って、はんだ付けされる金属間の接合強度は、はんだ接合面積に依存する。
【0010】
ところが、各種電子機器において、高密度実装が進むにつれ、部品が小型化され、部品の配置間隔が狭ピッチ化され、これに伴い、はんだ接合面積の狭小化が急速に進展しつつあり、現段階でも、既に、十分なはんだ付け強度を確保することが困難になっている。しかも、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化は、更に進展する傾向にあり、はんだ接合面積のみによってはんだ接合強度を確保する従来手段では、この技術動向に対応することが、ますます困難になる傾向にある。
【0011】
一般に、はんだ接合強度を確保する手段として、はんだのフィレット部を形成し、部品の端子と部品搭載基板上の導体(ランドまたははんだバンプ)とのはんだ接合面積を拡大する手段が採られている。ところが、高密度実装においては、フィレット部の接合面積も小さくなってしまうため、フィレット部による接合強度の増大手段も採りにくい。
【0012】
また、例えば、各種の電子回路モジュールでは、両面実装タイプの部品搭載基板を用い、部品搭載基板の一面上に高温はんだを用いて部品をはんだ付け(通炉)した後、他面に部品を搭載し、再び通炉する。従って、部品搭載基板の他面側における部品のはんだ付けに当たっては、一面側の高温はんだよりも低い融点を持つ低温はんだを用いてはんだ付けする必要がある。従来、はんだの融点はPbの含有量によって調整するのが一般的であった。
【0013】
ところが、地球環境保全の立場から、Pbを含有しないはんだ(Pbフリーはんだ)が要求され、そのようなはんだ組成の開発が盛んに行われている。しかし、Pbフリーはんだで、従来の高温はんだに匹敵する高温融点のはんだ組成は、現在のところ、実用化されていない。理由として、Pbフリーはんだ自体の融点が220℃前後と、共晶はんだに比較し、約40℃も上昇するため、Pb以外の代替組成が見つからないからである。このため、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとることができず、部品を部品搭載基板上に実装する際、部品が浮動し、または脱落する等の不具合が生じる。
【0014】
更に、半導体チップを用いた電子回路モジュールにおいては、半導体チップをチップ搭載基板にはんだ付けした後、封止剤層を接合界面に流し込み、半導体チップと、チップ搭載基板とを封止剤層で接着固定する作業が付加される。
【0015】
ところが、封止剤層注入時にフラックスの残渣が残っていると、フラックスのために、封止剤層が、半導体チップと基板との間の界面に十分に到達せず、接着力が発揮できない。そこで、封止剤層を注入する前、フラックスを洗浄する工程が付加される。フラックスの洗浄は、通常、揮発性有機溶剤を用い、数回に分けて行なわれる。ところが、環境保全等の目的から、揮発性有機溶剤の使用が規制されており、フラックスの洗浄工程は、コストおよび環境保全の両面から、負担の大きい工程となっている。
【0016】
更に、上述のようにして得られた電子回路モジュールをマザー基板に搭載して、電子回路装置を構成する場合、チップ搭載基板にセラミックを用い、マザー基板に有機樹脂基板を用いた組み合わせでは、搭載後の熱衝撃試験などにおいて、セラミック基板及び有機樹脂基板の熱膨張率の違いから、はんだ接合部に収縮応力が集中し、クラックが入り易く、接合寿命が短いとされている。よってはんだ接合強度向上を図るため、封止剤層の注入を行ないたいが、マザー基板全体を、フラックス洗浄工程及び封止剤層注入工程に付することは、かなりのコストアップを招くため、実際には行われていない。
【0017】
【発明が解決しようとする課題】
本発明の課題は、部品間接合の熱的信頼性を向上させ得る封止材料、はんだ付け用フラックス及びはんだペーストを提供することである。
【0018】
本発明のもう1つの課題は、部品間接合の熱的信頼性を向上させた電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【0019】
本発明の更にもう一つの課題は、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得る封止材料、はんだ付け用フラックス及びはんだペーストを提供することである。
【0020】
本発明のもう一つの課題は、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとらなくとも、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペーストを提供することである。
【0021】
本発明の更にもう一つの課題は、フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【0022】
本発明の更にもう一つの課題は、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【0023】
【課題を解決するための手段】
上述した課題を解決するため、本発明は新規な封止材料、はんだ付け用フラックス及びはんだペーストを開示する。更に、これらを適用した電子部品装置、電子回路モジュール及び電子回路装置を開示する。
【0024】
<封止材料及びその適用>
まず、本発明に係る封止材料は、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する。
【0025】
この封止材料は、電子部品装置において、封止剤層として用いられる。本発明に係る電子部品装置は、少なくとも1つの電子部品と、部品搭載基板と、封止剤層とを含む。前記電子部品は、部品搭載基板の上にはんだ付けされている。前記封止剤層は、上述した本発明に係る封止材料でなり、前記電子部品と前記部品搭載基板との間に介在し、両者を接着する。
【0026】
封止剤層を構成する封止材料は、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、部品搭載基板と部品を固定する接着剤として機能させることができる。このため、衝撃に対し、電子部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0027】
しかも、封止剤層を構成する封止材料は、無機粉末を含有するから、封止剤層は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子部品をセラミック電子部品とし、部品搭載基板を有機系基板とした場合に生じる線膨張率の差を、封止剤層によって緩和し、熱ストレスに起因する電子部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0028】
無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよい。有機粉末としては、線膨張率が封止材料に含まれる接着性樹脂の線膨張率とは異なるものが用いられる。具体的には、接着性樹脂の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有するものである。
【0029】
本発明に係る封止材料は、電子回路モジュールにも適用できる。電子回路モジュールは、半導体チップと、チップ搭載基板と、封止剤層とを含む。前記半導体チップは、少なくとも1つの半導体素子を含み、チップ搭載基板の上にはんだ付けされている。前記封止剤層は、本発明に係る封止材料でなり、前記半導体チップと前記チップ搭載基板との間に介在し、両者を接着している。
【0030】
電子回路モジュールにおいて、封止剤層を構成する封止材料は、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、チップ搭載基板と半導体チップとを固定する接着剤として機能させることができる。このため、衝撃に対し、半導体チップの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0031】
しかも、封止剤層を構成する封止樹脂は、無機粉末を含有するから、封止剤層は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、半導体チップと、チップ搭載基板との間の線膨張率の差を、封止剤層によって緩和し、熱ストレスに起因する半導体チップの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよいことは前述した通りである。
【0032】
本発明に係る封止材料は、更に、電子回路装置にも適用できる。電子回路装置は、電子回路モジュールと、マザー基板と、封止剤層とを含む。前記電子回路モジュールは、前記マザー基板上にはんだ付けされている。前記封止剤層は、本発明に係る封止材料でなり、前記電子回路モジュールと前記マザー基板との間に介在し、両者を接着している。
【0033】
電子回路装置において、封止剤層を構成する封止材料は、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、マザー基板と電子回路モジュールとを固定する接着剤として機能させることができる。このため、衝撃に対し、電子回路モジュールの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0034】
しかも、本発明に係る封止材料によって構成された封止剤層は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストが安価になる。
【0035】
更に、封止剤層を構成する封止材料は、無機粉末を含有するから、封止剤層は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子回路モジュールのチップ搭載基板をセラミック基板とし、マザー基板を有機系基板とした場合の両者間の線膨張率の差を、封止剤層によって緩和し、熱ストレスに起因する電子回路モジュールの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。この場合も、無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよい。
【0036】
<はんだ付け用フラックス及びその適用>
本発明に係るはんだ付け用フラックスは、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する。このはんだ付け用フラックスは、電子部品装置のはんだ付けに用いられる。はんだ付け用フラックスは、電子部品と部品搭載基板との間に介在し、両者を接着する。
【0037】
ここで、本発明に係るフラックスは、接着性樹脂と、硬化剤とを含有するから、はんだ付け後に、接着性樹脂を、部品搭載基板と電子部品を固定する接着剤として機能させることができる。このため、衝撃や熱ストレスに対し、電子部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。この点、はんだ付け後に、接着機能を持たない従来のロジン系フラックスと著しく異なる。
【0038】
また、本発明に係るフラックスを使用することにより、フィレット部がなくても、十分な固着強度を確保できる。このため、部品搭載基板上に形成される部品接続用導体(ランド)に、フィレット部を生じさせるための領域を設ける必要がなくなるので、実装密度を向上させることが可能となる。
【0039】
しかも、本発明に係るフラックスによって構成された封止剤層は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストが安価になる。
【0040】
更に、本発明に係るはんだ付け用フラックスは、無機粉末を含有するから、はんだ付け後に接着性樹脂及び無機粉末によって構成される封止剤層は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子部品をセラミック電子部品とし、部品搭載基板を有機系基板とした場合に生じる線膨張率の差を、はんだ付け用フラックスによって緩和し、熱ストレスに起因する電子部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよいことは前述した通りである。
【0041】
本発明に係るはんだ付け用フラックスは、電子回路モジュールにも適用できる。はんだ付け用フラックスは、半導体チップとチップ搭載基板との間に介在し、両者を接着する。
【0042】
電子回路モジュールにおいて、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、チップ搭載基板と半導体チップとを固定する接着剤として機能させることができる。このため、衝撃に対し、半導体チップの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0043】
しかも、はんだ付け用フラックスは無機粉末を含有するから、はんだ付け後に接着性樹脂及び無機粉末によって構成される封止剤層は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、半導体チップと、チップ搭載基板との間の線膨張率の差を、接着性樹脂及び無機粉末によって構成される封止剤層によって緩和し、熱ストレスに起因する半導体チップの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよいことは前述した通りである。
【0044】
本発明に係るはんだ付け用フラックスは、更に、電子回路装置にも適用できる。はんだ付け用フラックスは、電子回路モジュールとマザー基板との間に介在し、両者を接着する。
【0045】
電子回路装置において、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、マザー基板と電子回路モジュールとを固定する接着剤として機能させることができる。このため、衝撃に対し、電子回路モジュールの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0046】
また、本発明に係るフラックスによって構成された封止剤層は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストが安価になる。
【0047】
しかも、はんだ付け用フラックスは、無機粉末を含有するから、はんだ付け後に、接着性樹脂及び無機粉末によって構成される封止剤層が、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子回路モジュールのチップ搭載基板をセラミック基板とし、マザー基板を有機系基板とした場合の両者間の線膨張率の差を、封止剤層によって緩和し、熱ストレスに起因する電子回路モジュールの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。無機粉末の代わりに、あるいは、無機粉末とともに、有機粉末を用いてもよいことは前述した通りである。
【0048】
<はんだペースト及びその適用>
更に、本発明に係るはんだペーストは、はんだ粉末と、フラックスとを含む。前記フラックスは、本発明に係るはんだ付けようフラックスである。前記はんだ粉末は、前記フラックスと混合される。
【0049】
このはんだペーストは、電子部品装置、電子回路モジュール及び電子回路装置において、そのはんだ付けに用いられる。このはんだペーストは、本発明に係るはんだ付け用フラックスを含有するので、はんだ付け用フラックスに関して述べた作用効果を奏する。しかも、はんだ粉末を含有するので、そのまま、はんだ付けを行うことができる。
【0050】
本発明は、更に、接着性樹脂、硬化剤及び無機粉末の好ましい具体例を開示する他、無機粉末の好ましい含有量、粒径等についても開示する。
【0051】
【発明の実施の形態】
<封止材料及びその適用>
本発明に係る封止材料は、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する。本発明に係る封止材料において、好ましい接着性樹脂は、熱硬化性樹脂である。熱硬化性樹脂の具体例としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂または変性樹脂またはアクリル樹脂から選択された少なくとも一種を挙げることができる。例示された樹脂材料の種類及び配合量は、接着温度帯及び目標とする皮膜硬度等に応じて選択することができる。硬化剤は、接着性樹脂を硬化させるものであればよい。
【0052】
また、無機粉末または有機粉末の少なくとも一種としては、金属酸化物を用いることができる。具体的には、セラミックスまたはガラスの少なくとも一種が含まれる。
【0053】
無機粉末の添加量は、封止材料に対して、好ましくは、30wt%〜80wt%の範囲である。また、無機粉末の好ましい粒径は、5μm以下、特に好ましくは3μm以下である。5μm以上であると、無機粉末の分散性が悪くなる。
【0054】
本発明に係る封止材料は液状またはペーストの形態を採ることができる。このような封止材料は、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって容易に塗布できる。
【0055】
本発明に係る封止材料は、溶剤、可塑剤及びチキソ剤等を含んでいてもよい。溶剤は、接着性樹脂の硬化温度及び硬化速度を調整すると共に、塗布形態に応じて粘度を調整するために加えられる。可塑剤及びチキソ剤も、塗布形態に応じて、粘度を調整するために加えられる。溶剤、可塑剤及びチキソ剤等は、その使用目的に合うように、配合量が選択される。本発明に係る封止材料は、接着性樹脂、溶剤または硬化剤を封入したマイクロカプセルの形態であってもよい。
【0056】
次に、本発明に係る封止材料を、電子部品装置、電子回路モジュール及び電子回路装置へ適用した例を具体的に説明する。
【0057】
図1は封止材料を用いた電子部品装置の正面部分断面図である。図示された電子部品装置は、少なくとも1つの電子部品4と、部品搭載基板1と、封止剤層300とを含む。用いられる電子部品4には、特に限定はない。図示された電子部品4は、両端に端子電極41、42を有するチップ部品であり、端子電極41、42が、部品搭載基板1の上に形成されたランド21、22に、はんだ210、220によってはんだ付けされている。封止剤層300は、本発明に係る封止材料でなり、電子部品4と部品搭載基板1との間に介在し、両者4、1を接着し、封止している。
【0058】
本発明において、封止剤層300を構成する封止材料は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を硬化させ、部品搭載基板1と電子部品4とを固定する接着剤として機能させることができる。このため、衝撃に対し、電子部品4の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0059】
また、封止剤層300は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストが安価になる。
【0060】
本発明において、封止剤層300を構成する封止材料は、更に、無機粉末を含有する。従って、封止剤層300は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子部品4をセラミック電子部品とし、部品搭載基板1を有機系基板とした場合に生じる線膨張率の差を、封止剤層300によって緩和し、熱ストレスに起因する電子部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0061】
図2は図1に示した電子部品装置のはんだ付け方法を説明する図である。まず、図2(a)に示すように、面上に、予め所定のパターンとなるように、ランド21、22を形成し、ランド21、22の表面にはんだ層210、220を形成した部品搭載基板1を準備する。
【0062】
次に、図2(b)に示すように、はんだ層210、220を付着させたランド21、22の周りに、封止剤層300を形成する。封止剤層300は、封止材料を、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって塗布することにより、容易に形成できる。
【0063】
次に、図2(c)に示すように、電子部品4を、部品搭載基板1の所定位置に位置決めして搭載する。そして、必要な熱処理等を実行する。これにより、図1に示した電子部品装置が得られる。
【0064】
図3は本発明に係る封止材料を用いた電子回路モジュールの部分断面図である。図示された電子回路モジュールは、半導体チップ100と、チップ搭載基板200と、封止剤層300とを含む。
【0065】
用いられる半導体チップ100には、特に限定はない。一般には、半導体素子(図示しない)または受動回路素子が含まれる。チップサイズパッケージ(CSP)と称される電子回路モジュールも、当然用いることができる。図示された半導体チップ100は、下面等の適当な位置に、適当数の端子電極110、120が形成してあって、この端子電極110、120を、はんだ210、220によって、チップ搭載基板200の上のランド230、240に接合してある。
【0066】
チップ搭載基板200は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。チップ搭載基板200の内部には、一般に、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されている。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【0067】
封止剤層300は、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有し、半導体チップ100と、チップ搭載基板200との間に介在し、両者を接着している。封止剤層300は接着剤として機能する。図示実施例において、封止剤層300は、半導体チップ100とチップ搭載基板200との間の隙間を、ほぼ埋めるように充填されている。
【0068】
封止剤層300を構成する封止材料は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を硬化させることにより、チップ搭載基板200と半導体チップ100とを固定する接着剤として機能させることができる。このため、衝撃に対し、半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0069】
また、封止剤層300は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストが安価になる。
【0070】
封止剤層300を構成する封止材料は、更に、無機粉末を含有する。従って、封止剤層300は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、半導体チップ100を樹脂成形品とし、チップ搭載基板200をセラミック系基板とした場合に生じる線膨張率の差を、封止剤層300によって緩和し、熱ストレスに起因する半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0071】
図4は図3に示した電子回路モジュールのはんだ付け方法を説明する図である。接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する封止剤層300を、チップ搭載基板200の上に塗布し、はんだペースト等でなるはんだバンプ210、220を形成したランド230、240の周りを埋める。
【0072】
そして、このチップ搭載基板200の上に半導体チップ100を搭載する。半導体チップ100は、端子電極110、120がはんだバンプ210、220上に位置するようにして、チップ搭載基板200上に配置する。その後、半導体チップ100を搭載したチップ搭載基板200を、リフロー炉に通炉し、半導体チップ100の下面に設けられた端子電極110、120をはんだバンプ210、220にはんだ接合する。これにより、図3に示した電子回路モジュールが得られる。
【0073】
図5は本発明に係る封止材料を用いて組み立てた電子回路装置の正面部分断面図である。図示された電子回路装置は、電子回路モジュールAと、マザー基板500と、封止剤層310とを含む。
【0074】
電子回路モジュールAは、従来タイプの電子回路モジュールを用いることもできるが、好ましくは、図3に示した構造のものを用いる。電子回路モジュールAは、下面等の適当な位置に、適当数の端子電極250、260が形成してあって、この端子電極250、260を、はんだバンプ510、520によって、マザー基板500の上のランド530、540に接合してある。
【0075】
マザー基板500は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。マザー基板500の内部には、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されることがある。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【0076】
封止剤層310は、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有し、電子回路モジュールAと、マザー基板500との間に介在し、両者を接着している。封止剤層310は、接着剤として機能する。図示実施例において、封止剤層310は、電子回路モジュールAとマザー基板500との間の隙間を、ほぼ埋めるように充填されている。
【0077】
封止剤層310を構成する封止材料は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を硬化させることにより、マザー基板500と電子回路モジュールAとを固定する接着剤として機能させることができる。このため、衝撃に対し、電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0078】
しかも、封止剤層310は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。
【0079】
封止剤層310を構成する封止材料は、更に、無機粉末を含有する。従って、封止剤層310は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子回路モジュールAのチップ搭載基板200をセラミック基板とし、マザー基板500を有機系基板とした場合に生じる線膨張率の差を、封止剤層310によって緩和し、熱ストレスに起因する電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0080】
図6は図5に示した電子回路装置のはんだ付け方法を説明する図である。接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する封止剤層310を、予め、はんだバンプ510、520を形成したマザー基板500の上に塗布する。
【0081】
はんだバンプ510、520はマザー基板500の表面に設けられたランド530、540の上に形成されている。そして、このマザー基板500の上に電子回路モジュールAを搭載する。電子回路モジュールAは、端子電極250、260がはんだバンプ510、520上に位置するようにして、マザー基板500上に配置する。電子回路モジュールAを搭載したマザー基板500を、リフロー炉に通炉し、電子回路モジュールAの端子電極250、260をはんだバンプ510、520にはんだ接合する。これにより、図5に示した電子回路装置が得られる。
【0082】
<はんだ付け用フラックス及びその適用>
本発明に係るはんだ付け用フラックスは、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有する。本発明に係るフラックスにおいて、好ましい接着性樹脂は、封止材料の説明において例示した熱硬化性樹脂である。
【0083】
硬化剤は、接着性樹脂を硬化させるものであればよい。好ましくは、カルボン酸を含む。カルボン酸を含む硬化剤は、熱硬化性樹脂に対する硬化作用のみならず、はんだ付けされる金属表面の酸化膜を除去するフラックス作用も兼ね備える。本発明に係るフラックスにおいて、無機粉末の含有量、粒径、及び、種類は封止材料の場合と同じである。
【0084】
本発明に係るフラックスは、溶剤、可塑剤及びチキソ剤等を含んでいてもよい。溶剤は、接着性樹脂の硬化温度及び硬化速度を調整すると共に、塗布形態に応じて粘度を調整するために加えられる。可塑剤及びチキソ剤も、塗布形態に応じて、粘度を調整するために加えられる。溶剤、可塑剤及びチキソ剤等は、その使用目的に合うように、配合量が選択される。
【0085】
本発明に係るフラックスは、接着性樹脂、還元作用をもたらす有機酸、カルボン酸、溶剤または硬化剤を封入したマイクロカプセルの形態であってもよい。
【0086】
次に、本発明に係るはんだ付け用フラックスを、電子部品装置、電子回路モジュール及び電子回路装置へ適用した例を具体的に説明する。
【0087】
図7は本発明に係るはんだ付け用フラックスを用いてはんだ付けした電子部品装置の正面部分断面図である。フラックス400は、電子部品4と部品搭載基板1との間に介在し、両者を接着する。
【0088】
ここで、本発明に係るフラックス400は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を硬化させ、部品搭載基板1と電子部品4を固定する接着剤として機能させることができる。このため、衝撃や熱ストレスに対し、電子部品4の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。この点、はんだ付け後に、接着機能を持たない従来のロジン系フラックスと著しく異なる。
【0089】
しかも、本発明に係るフラックス400を使用することにより、フィレット部がなくても、その接着力により、十分な固着強度を確保できる。このため、部品搭載基板1上に形成されランド21、22に、フィレット部を生じさせるための領域を設ける必要がなくなるので、実装密度を向上させることが可能となる。
【0090】
また、硬化したフラックス400は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。
【0091】
更に、本発明に係るフラックス400は、無機粉末を含有するから、硬化後に、接着性樹脂及び無機粉末を含有する封止剤層として機能し、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子部品4をセラミック電子部品とし、部品搭載基板1を有機系基板とした場合に生じる線膨張率の差を、接着性樹脂及び無機粉末を含有するフラックス400によって緩和し、熱ストレスに起因する電子部品4の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0092】
本発明に係るフラックス400において、接着性樹脂としては、多数の樹脂材料から、温度に応じて、高い接着力を示す樹脂を選択し、これを接着性樹脂として用いることができる。従って、両面実装タイプの部品搭載基板1の1面目に本発明に係るフラックス400を用いて、部品をはんだ付けした後、部品搭載基板1の2面目に通常の共晶はんだを用い、リフロー炉を通炉した場合でも、1面目に搭載された部品がシフティング、マンハッタン現象(部品立ち現象)または脱落等の不具合を起こすことはない。勿論、1面目及び2面目の両はんだ付け処理において、本発明に係るフラックス400を用いることができる。
【0093】
本発明に係るフラックス400は液状またはペーストの形態を採ることができる。このようなフラックス400は、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって、部品搭載基板1に容易に塗布できる。
【0094】
図8は図7に示した電子部品装置の組立方法を説明する図である。まず、図8(a)に示すように、面上に、予め所定のパターンとなるように、ランド21、22を形成し、ランド21、22の表面にはんだ層210、220の金属層を形成した部品搭載基板1を準備する。
【0095】
次に、図8(b)に示すように、ランド21、22の上に形成されたはんだ層210、220を覆うように、フラックス400を形成する。フラックス400は、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって、塗布することにより、容易に形成できる。
【0096】
次に、図8(c)に示すように、電子部品4を、部品搭載基板1の所定位置に位置決めして搭載し、必要な熱処理等を実行することにより、はんだ付けを実行するとともに、フラックス400の接着性樹脂を硬化させる。これにより、図7に示した電子部品装置が得られる。
【0097】
図9は本発明に係るはんだ付け用フラックスを用いて組み立てた電子回路モジュールの正面部分断面図である。フラックス400は、半導体チップ100とチップ搭載基板200との間に介在し、両者を接着する。
【0098】
フラックス400は、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を硬化させ、チップ搭載基板200と半導体チップ100とを固定する接着剤として機能させることができる。このため、衝撃に対し、半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0099】
しかも、フラックス400は無機粉末を含有するから、フラックス400は、硬化後に、接着性樹脂及び無機粉末を含有する封止剤層として機能し、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば有機系成形品となる半導体チップ100と、セラミック基板で構成されるチップ搭載基板200との間の線膨張率の差を、接着性樹脂及び無機粉末を含有するフラックス400によって緩和し、熱ストレスに起因する半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0100】
更に、硬化したフラックス400は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。
【0101】
図10は図9に示した電子回路モジュールのはんだ付け方法を説明する図である。接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有するフラックス400を、予め、はんだバンプ210、220を形成したチップ搭載基板200の上に塗布する。はんだバンプ210、220はチップ搭載基板200の表面に設けられたランド230、240の上に形成されている。
【0102】
そして、このチップ搭載基板200の上に半導体チップ100を搭載する。半導体チップ100は、端子電極110、120がはんだバンプ210、220上に位置するようにして、チップ搭載基板200上に配置する。その後、半導体チップ100を搭載したチップ搭載基板200を、リフロー炉に通炉し、半導体チップ100の基体40の両端に設けられた端子電極110、120をはんだバンプ210、220にはんだ接合すると共に、フラックス400に含まれる接着性樹脂を硬化させる。これにより、図9に示した電子回路モジュールが得られる。接着性樹脂、硬化剤及び無機粉末の詳細は既に述べた通りである。
【0103】
図11は本発明に係るはんだ付け用フラックスを用いて組み立てた電子回路装置の正面部分断面図である。図において、図5に図示された構成部分と同一の構成部分については、同一の参照符号を付してある。図示された電子回路装置は、電子回路モジュールAと、マザー基板500と、はんだ付け用フラックス410とを含む。
【0104】
電子回路モジュールAは、従来タイプの電子回路モジュールを用いることもできるが、好ましくは、図3、9に示した構造のものを用いる。電子回路モジュールAは、下面等の適当な位置に、適当数の端子電極250、260が形成してあって、この端子電極250、260を、はんだバンプ510、520によって、マザー基板500の上のランド530、540に接合してある。マザー基板200は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。
【0105】
はんだ付け用フラックス410は、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有し、電子回路モジュールAと、マザー基板500との間に介在し、両者を接着している。はんだ付け用フラックス410は、接着剤として機能する。図示実施例において、はんだ付け用フラックス410は、電子回路モジュールAとマザー基板500との間の隙間を、ほぼ埋めるように充填されている。
【0106】
はんだ付け用フラックス410は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を硬化させることにより、マザー基板500と電子回路モジュールAとを固定する接着剤として機能させることができる。このため、衝撃に対し、電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0107】
はんだ付け用フラックス410を構成する封止材料は、更に、無機粉末を含有する。従って、はんだ付け用フラックス410は、硬化後に、接着性樹脂及び無機粉末を含有する封止剤層として機能し、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子回路モジュールAのチップ搭載基板200をセラミック基板とし、マザー基板500を有機系基板とした場合に生じる線膨張率の差を、接着性樹脂及び無機粉末を含有するはんだ付け用フラックス410によって緩和し、熱ストレスに起因する電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0108】
しかも、はんだ付け用フラックス410は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。
【0109】
図12は図11に示した電子回路装置のはんだ付け方法を説明する図である。接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有するはんだ付け用フラックス410を、予め、はんだバンプ510、520を形成したマザー基板500の上に塗布する。
【0110】
はんだバンプ510、520はマザー基板500の表面に設けられたランド530、540の上に形成されている。そして、このマザー基板500の上に電子回路モジュールAを搭載する。電子回路モジュールAは、端子電極250、260がはんだバンプ510、520上に位置するようにして、マザー基板500上に配置する。電子回路モジュールAを搭載したマザー基板500を、リフロー炉に通炉し、電子回路モジュールAの端子電極250、260をはんだバンプ510、520にはんだ接合するとともに、フラックス410を硬化させる。これにより、図10に示した電子回路装置が得られる。
【0111】
<はんだペースト及びその適用>
本発明に係るはんだペーストは、はんだ粉末と、フラックスとを含む。前記フラックスは、本発明に係るはんだ付け用フラックスである。前記はんだ粉末は、前記フラックスと混合される。このはんだペーストは、本発明に係るはんだ付け用フラックスを含有するので、上記フラックスに関して述べた作用効果を奏する。しかも、はんだ粉末を含有するので、そのまま、はんだ付けを行うことができる。はんだ粉末は、Sn、Cu、Ag、Sb、Pb、In、Zn及びBiから選択することができる。Pbフリーのはんだペーストを得る場合には、はんだ粉末はPb以外のはんだ粉末で構成する。
【0112】
次に、本発明に係るはんだペーストを、電子部品装置、電子回路モジュール及び電子回路装置へ適用した例を具体的に説明する。
【0113】
図13は本発明に係るはんだペーストを用いた電子部品装置のはんだ付けを説明する図である。まず、図13(a)に示すように、面上に、予め所定のパターンとなるように、ランド21、22を形成した部品搭載基板1を準備する。ランド21、22の表面にはんだ層を設ける必要はない。
【0114】
次に、図13(b)に示すように、ランド21、22の上に、はんだペースト600を形成する。はんだペースト600は、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって、塗布することにより、容易に形成できる。
【0115】
次に、図13(c)に示すように、電子部品4を、部品搭載基板1の所定位置に位置決めして搭載し、リフロー炉等を通すことにより、必要な熱処理等を実行する。この熱処理において、はんだペースト600に含まれているはんだ粉末により、ランド21、22に電子部品の端子電極41、42がはんだ付けされるとともに、はんだペースト600に含まれる接着性樹脂が硬化する。これにより、図13(d)に示す電子部品装置が得られる。
【0116】
図13(b)において、はんだペースト600は、ランド21、22において金属化されたはんだ層601と、電子部品4と部品搭載基板1との間にあって、両者を接着するフラックス602とに分かれる。はんだ層601ははんだペースト600に含まれていたはんだ粉末によるものであり、フラックス602は、はんだペースト600に含まれていた接着性樹脂、硬化剤及び無機粉末によるものである。
【0117】
ここで、フラックス602は、接着性樹脂と、硬化剤とを含有する。従って、はんだ付け後に、接着性樹脂を硬化させ、部品搭載基板1と電子部品4を固定する接着剤として機能させることができる。このため、衝撃や熱ストレスに対し、電子部品4の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0118】
しかも、フラックス602により、フィレット部がなくても、その接着力により、十分な固着強度を確保できる。このため、部品搭載基板1上に形成されランド21、22に、フィレット部を生じさせるための領域を設ける必要がなくなるので、実装密度を向上させることが可能となる。
【0119】
更に、フラックス602は、無機粉末を含有するから、フラックス602は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子部品4をセラミック電子部品とし、部品搭載基板1を有機系基板とした場合に生じる線膨張率の差を、はんだペースト600によって緩和し、熱ストレスに起因する電子部品4の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0120】
図14は本発明に係るはんだペーストを用いた電子回路モジュールのはんだ付け方法を示す図である。まず図14(a)に示すように、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有するはんだペースト600を、チップ搭載基板200の表面に設けられたランド230、240の周りに形成する。はんだペースト600はランド230、240の上に形成する。
【0121】
そして、このチップ搭載基板200の上に半導体チップ100を搭載する。半導体チップ100は、端子電極110、120がランド230、240上に位置するようにして、チップ搭載基板200上に配置する。その後、半導体チップ100を搭載したチップ搭載基板200を、リフロー炉に通炉し、半導体チップ100の基体40の両端に設けられた端子電極110、120をランド230、240にはんだ接合する。これにより、図14(b)に示す電子回路モジュールが得られる。
【0122】
図14(b)において、はんだペースト600は、ランド230、240において金属化されたはんだ層601と、電子回路モジュール1とマザー基板500との間にあって、両者を接着するフラックス602とに分かれる。はんだ層601ははんだペースト600に含まれていたはんだ粉末によるものであり、フラックス602は、はんだペースト600に含まれていた接着性樹脂、硬化剤及び無機粉末によるものである。
【0123】
フラックス602は、接着性樹脂と、硬化剤とを含有するから、接着性樹脂を、チップ搭載基板200と半導体チップ100とを固定する接着剤として機能させることができる。このため、衝撃に対し、半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0124】
しかも、フラックス602は無機粉末を含有するから、フラックス602は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば有機系成形品となる半導体チップ100と、セラミック基板で構成されるチップ搭載基板200との間の線膨張率の差を、はんだペースト600によって緩和し、熱ストレスに起因する半導体チップ100の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0125】
更に、フラックス602は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。
【0126】
図15は本発明に係るはんだペーストを用いた電子回路装置のはんだ付け方法を示す図である。まず、図15(a)に示すように、接着性樹脂と、硬化剤と、無機粉末または有機粉末の少なくとも一種とを含有するはんだペースト610を、マザー基板500の表面に設けられたランド530、540の上に形成する。そして、このマザー基板500の上に電子回路モジュールAを搭載する。電子回路モジュールAは、端子電極250、260がランド530、540上に位置するようにして、マザー基板500上に配置する。電子回路モジュールAは、従来タイプの電子回路モジュールを用いることもできるが、好ましくは、図3、9、14に示した構造のものを用いる。
【0127】
そして、電子回路モジュールAを搭載したマザー基板500を、リフロー炉に通炉し、電子回路モジュールAの端子電極250、260をランド530、540にはんだ接合する。これにより、図15(b)に示す電子回路装置が得られる。
【0128】
図15(b)において、はんだペースト610は、ランド230、240において金属化されたはんだ層611と、電子回路モジュール1とマザー基板500との間であって、両者を接着するフラックス612とに分かれる。はんだ層611ははんだペースト610に含まれていたはんだ粉末によるものであり、フラックス612は、はんだペースト610に含まれていた接着性樹脂、硬化剤及び無機粉末によるものである。
【0129】
フラックス612は、接着性樹脂と、硬化剤とを含有する。従って、接着性樹脂を、マザー基板500と電子回路モジュールAとを固定する接着剤として機能させることができる。このため、衝撃に対し、電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0130】
フラックス612は、更に、無機粉末を含有する。従って、フラックス612は、有機系材料の線膨張率と、セラミック系材料の線膨張率との中間の線膨張率を有することとなる。このため、例えば、電子回路モジュールAのチップ搭載基板200をセラミック基板とし、マザー基板500を有機系基板とした場合に生じる線膨張率の差を、フラックス612によって緩和し、熱ストレスに起因する電子回路モジュールAの剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。
【0131】
しかも、フラックス612は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。
【0132】
次に実験データを参照して、本発明を具体的に説明する
<線膨張率の測定>
(1)熱硬化性フラックスを封止剤とした場合の線膨張率
次の組成になる本発明に係る熱硬化性フラックスを調製した。
(a)フラックス:ビスフエノールA樹脂/無水フタル酸を、重量比(1対1)で混合し、溶剤を10wt%添加した。
(b)無機添加物:粒径が1μm以下のガラスセラミックス
(c)(a)のフラックスに(b)のガラスセラミック粉末を合成し作成した。
【0133】
上述のフラックスに、粒径が1μm以下のガラスセラミック粉末を添加した後、リフロー炉に通し、硬化させた。硬化させた後、フラックス部分の線膨張率を測定した。ガラスセラミック粉末の添加量を変えながら、上記処理を繰り返した。
【0134】
(2)封止材料を用いた場合の線膨張率
一般的なエポキシ封止剤に粒経が1μm以下のガラスセラミック粉末を、所定量添加した後、150℃、60分の熱処理を施して硬化させ、線膨張率を測定した。ガラスセラミック粉末の添加量を変えながら、上記処理を繰り返した。
【0135】
(3)測定結果
図16に線膨張率測定結果を示す。図16において、横軸にガラスセラミック粉末の添加量(wt%)をとり、縦軸に線膨張率(ppm)をとってある。曲線L11は熱硬化性フラックスにおける特性を示し、曲線L12は一般的な封止材料における特性を示している。線膨張率はL11、L12ともに優位差がない。添加セラミックスの量で変動する。
【0136】
熱硬化性フラックス及び封止材料の何れの場合も、ガラスセラミック粉末の添加量の増加とともに、線膨張率が低下する傾向が認められる。熱硬化性フラックスの場合、添加量70wt%以上で、フラックス成分が硬化しなかった。従って、熱硬化性フラックスでは、ガラスセラミック粉末の最大添加量は70wt%である。ガラスセラミック粉末の添加量が30wt%未満では、線膨張率が大きくなり過ぎ、セラミック基板と有機基板との間の線膨張率の差を吸収できなくなる。従って、熱硬化性フラックスでは、ガラスセラミック粉末の適切な添加量は30〜70wt%の範囲と推測される。はんだ粉末を含有しない本発明に係るフラックスの場合も、はんだペーストと同様の傾向になると推測される。
【0137】
エポキシ封止剤にガラスセラミック粉末を添加した封止材料では、添加量80wt%以上で、粘度が上昇しすぎ、流動性が悪化する。従って、封止材料の場合、ガラスセラミックス粉末の好ましい添加範囲は30〜80wt%となる。
【0138】
<直流抵抗測定1>
(1)実施例1(本発明に係るはんだぺ一ストを用いた場合)
次の組成になる本発明に係るはんだぺ一ストを調製した。
(a)熱硬化性フラックス:ビスフエノールA樹脂/無水フタル酸を、重量比(1対1)で混合し、溶剤を10wt%添加し、更に、ガラスセラミック粉末を50wt%添加した。
(b)はんだ粉末:Sn−3.5Ag
(c)フラックスははんだ粉末に対して10wt%となるように添加した。
【0139】
次に、電子回路モジュール(フリップチップ)を、上述したはんだペーストを用いて、有機系マザー基板に実装した。フリップチップとしては、半導体チップをガラスセラミック基板(チップ搭載基板)に実装したものを用いた。また、フリップチップにおいて、有機系マザー基板と接合される接合端子に、Au下地電極にNi/Auめっきを施したものを使用した。
【0140】
フリップチップを搭載した有機系マザー基板を、熱衝撃サイクル試験に付し、所定の熱衝撃サイクル終了後にはんだ接続部分における直流抵抗(RDC)を測定した。熱衝撃試験は、(一55℃)を0.5時間保持し、次に(+125℃)を0.5時間保持し、これを1サイクルとし、2000サイクルまで行った。
【0141】
(2)比較例1(ロジン系はんだぺ一ストを用いた場合)
はんだペーストとして、ロジン系はんだぺ一ストを用いた他は、上述した実施例と同様にして、フリップチップを搭載した有機系マザー基板を組み立て、かつ、直流抵抗を測定した。
【0142】
(3)測定結果
図17は直流抵抗測定結果を示す図である。図17において、横軸に熱衝撃サイクル(サイクル)を採り、縦軸にRDC(Ω)を採ってある。特性L21はロジン系はんだペーストを用いた比較例1の特性、特性L22は本発明に係るはんだペーストを用いた実施例1の特性である。
【0143】
図17において、ロジン系はんだペーストを用いた比較例1は、特性L21で示されているように、1000サイクルを越えると、RDCが急激に増大しており、RDCが劣化している。これに対して、熱硬化性フラックスにガラス粉末を混合したものを用いた実施例1は、特性L22で示されるように、2000サイクルを経過してもRDCの劣化は見られなかった。
【0144】
<直流抵抗測定2>
(1)参考例
ロジン系はんだペーストを用いて、フリップチップを有機系マザー基板に実装した。フリップチップは、半導体チップを、ガラスセラミックよりなるチップ搭載基板に実装したもので、有機系マザー基板と接合される接合端子は、Auめっき上にはんだボールを接合し、バンプ形状としたものを使用した。
【0145】
次に、フラックスを洗浄した後、封止剤層の注入を行なった。封止剤は市販のエポキシ系封止剤に、ガラスセラミック粉末を50wt%添加したものを用いた。
【0146】
次に、フリップチップを搭載した有機系マザー基板を、熱衝撃サイクル試験に付し、所定の熱衝撃サイクル終了後にはんだ接続部分における直流抵抗(RDC)を測定した。熱衝撃試験は、(一55℃)を0.5時間保持し、次に(+125℃)を0.5時間保持し、これを1サイクルとし、4000サイクルまで行った。
【0147】
(2)比較例2
ロジン系はんだペーストを用いて、フリップチップを有機系マザー基板に実装した。フリップチップは、半導体チップを、ガラスセラミックよりなるチップ搭載基板に実装したもので、有機系マザー基板と接合される接合端子は、Auめっき上にはんだボールを接合し、バンプ形状としたものを使用した。
【0148】
次に、フラックス洗浄し封止剤層の注入を行なった。封止剤層は、市販のエポキシ系のものを用いた。
【0149】
この後、フリップチップを搭載した有機系マザー基板を、熱衝撃サイクル試験に付し、所定の熱衝撃サイクル終了後にはんだ接続部分における直流抵抗(RDC)を測定した。熱衝撃試験は、(一55℃)を0.5時間保持し、次に(+125℃)を0.5時間保持し、これを1サイクルとし、4000サイクルまで行った。
【0150】
(3)測定結果
図18は直流抵抗測定結果を示す図である。図18において、横軸に熱衝撃サイクル(サイクル)を採り、縦軸にRDC(Ω)を採ってある。特性L31はロジン系はんだペーストを用いた比較例2の特性、特性L32は本発明に係るはんだペーストを用いた参考例の特性である。
【0151】
図18において、ロジン系はんだペーストを用いた比較例2は、特性L31で示されているように、2500サイクルを越えると、RDCが急激に増大しており、RDCが劣化している。これに対して、本発明に係るはんだペーストを用いた参考例は、特性L32で示されるように、3000サイクルにおいてもRDCの劣化は見られなかった。
【0152】
本発明に係る封止材料、はんだフラックス及びはんだペーストは、単独で用いることもできるし、併用することもできる。例えば、本発明に係るはんだペーストを用いる場合、本発明に係る封止材料を併用し、電子部品と部品搭載基板、半導体チップとチップ搭載基板及び電子回路モジュールとマザー基板とを、封止剤によって接合することもできる。
【0153】
【発明の効果】
以上述べたように、本発明によれば、次のような効果が得られる。
(a)部品間接合の熱的信頼性を向上させ得る信頼性を向上させ得る封止材料、はんだ付け用フラックス及びはんだペーストを提供することができる。
(b)部品間接合の熱的信頼性を向上させた電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
(c)実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
(d)両面実装タイプの部品搭載基板において、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
(e)フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
(f)はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る封止材料を用いた電子部品装置の正面部分断面図である。
【図2】図1に示した電子部品装置の組立方法を説明する図である。
【図3】本発明に係る封止材料を用いた電子回路モジュールの部分断面図である。
【図4】図3に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図5】本発明に係る封止材料を用いて組み立てた電子回路装置の正面部分断面図である。
【図6】図5に示した電子回路装置のはんだ付け方法を説明する図である。
【図7】本発明に係るはんだ付け用フラックスを用いてはんだ付けした電子部品装置の正面部分断面図である。
【図8】図7に示した電子部品装置の組立方法を説明する図である。
【図9】本発明に係るはんだ付け用フラックスを用いて組み立てた電子回路モジュールの正面部分断面図である。
【図10】図9に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図11】本発明に係るはんだ付け用フラックスを用いて組み立てた電子回路装置の正面部分断面図である。
【図12】図11に示した電子回路装置のはんだ付け方法を説明する図である。
【図13】本発明に係るはんだペーストを用いた電子部品装置のはんだ付けを説明する図である。
【図14】本発明に係るはんだペーストを用いた電子回路モジュールのはんだ付け方法を示す図である。
【図15】本発明に係るはんだペーストを用いた電子回路装置のはんだ付け方法を示す図である。
【図16】線膨張率測定結果を示す図である。
【図17】RDC測定結果を示すグラフである。
【図18】RDC測定結果を示すグラフである。
【符号の説明】
1 部品搭載基板
4 電子部品
100 半導体チップ
200 チップ搭載基板
300 封止剤層
400 フラックス
500 マザー基板
600 はんだペースト
Claims (9)
- 接着性樹脂と、硬化剤と、無機粉末とを含有するはんだ付け用フラックスであって、
前記硬化剤は、カルボン酸を含み、
前記無機粉末の添加量は30wt%〜80wt%の範囲である、
はんだ付け用フラックス。 - 請求項1に記載されたフラックスであって、前記無機粉末は、金属酸化物である、
フラックス。 - 請求項1乃至2の何れかに記載されたフラックスであって、前記無機粉末は、粒径が5μm以下である、
フラックス。 - 請求項1乃至3の何れかに記載されたフラックスであって、
前記接着性樹脂は、熱硬化性樹脂を含み、
前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂、変性樹脂またはアクリル樹脂から選択された少なくとも一種を含む、
フラックス。 - はんだ粉末と、フラックスとを含むはんだペーストであって、
前記フラックスは、接着性樹脂と、硬化剤と、無機粉末とを含有し、
前記硬化剤は、カルボン酸を含み、
前記無機粉末の添加量は30wt%〜80wt%の範囲であり、
前記はんだ粉末は、前記フラックスと混合されている、
はんだペースト。 - 請求項5に記載されたはんだペーストであって、
前記はんだ粉末は、Sn、Cu、Ag、Sb、Pb、In、ZnまたはBiから選択された少なくとも一種を含む、
はんだペースト。 - 少なくとも1つの電子部品と、部品搭載基板と、フラックスとを含む電子部品装置であって、
前記電子部品は、部品搭載基板の上にはんだ付けされており、
前記フラックスは、請求項1乃至4の何れかに記載されたものでなり、前記電子部品と前記部品搭載基板との間に介在し、両者を接着している、
電子部品装置。 - 半導体チップと、チップ搭載基板と、フラックスとを含む電子回路モジュールであって、
前記半導体チップは、少なくとも1つの半導体素子を含み、チップ搭載基板の上にはんだ付けされており、
前記フラックスは、請求項1乃至4の何れかに記載されたものでなり、前記半導体チップと前記チップ搭載基板との間に介在し、両者を接着している、
電子回路モジュール。 - 電子回路モジュールと、マザー基板と、フラックスとを含む電子回路装置であって、
前記電子回路モジュールは、前記マザー基板上にはんだ付けされており、
前記フラックスは、請求項1乃至4の何れかに記載されたものでなり、前記電子回路モジュールと前記マザー基板との間に介在し、両者を接着している、
電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094738A JP3812800B2 (ja) | 2000-03-30 | 2000-03-30 | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094738A JP3812800B2 (ja) | 2000-03-30 | 2000-03-30 | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043184A Division JP2006152312A (ja) | 2006-02-20 | 2006-02-20 | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001279118A JP2001279118A (ja) | 2001-10-10 |
JP2001279118A5 JP2001279118A5 (ja) | 2005-12-15 |
JP3812800B2 true JP3812800B2 (ja) | 2006-08-23 |
Family
ID=18609739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094738A Expired - Lifetime JP3812800B2 (ja) | 2000-03-30 | 2000-03-30 | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812800B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007116979A1 (ja) * | 2006-04-12 | 2007-10-18 | Hitachi Chemical Company, Ltd. | 封止充填剤用樹脂組成物、それを用いたフリップチップ実装法及びフリップチップ実装品 |
CN106132086A (zh) * | 2016-07-08 | 2016-11-16 | 广东小天才科技有限公司 | 一种电路板结构及电子元件焊接方法 |
-
2000
- 2000-03-30 JP JP2000094738A patent/JP3812800B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001279118A (ja) | 2001-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
US6574859B2 (en) | Interconnection process for module assembly and rework | |
KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
US20010050181A1 (en) | Semiconductor module and circuit substrate | |
US6915944B1 (en) | Soldering flux, solder paste and method of soldering | |
KR101279291B1 (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
JP4356581B2 (ja) | 電子部品実装方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP2001170798A (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
JP2006152312A (ja) | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 | |
JP2010232388A (ja) | 半導体パッケージ及び半導体部品の実装構造 | |
JP3812800B2 (ja) | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 | |
KR100568496B1 (ko) | 주석-인듐 합금층을 갖는 필름 회로 기판 | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP5541157B2 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JPH11320176A (ja) | はんだペースト | |
JP2001313459A (ja) | 電子部品装置、電子回路モジュール、電子回路装置及びその製造方法 | |
KR20100067702A (ko) | 접착층이 형성된 솔더볼 및 제조방법 | |
JP3204142B2 (ja) | 半導体装置製造方法およびリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051031 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3812800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |