JP3849842B2 - はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 - Google Patents
はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 Download PDFInfo
- Publication number
- JP3849842B2 JP3849842B2 JP2000218046A JP2000218046A JP3849842B2 JP 3849842 B2 JP3849842 B2 JP 3849842B2 JP 2000218046 A JP2000218046 A JP 2000218046A JP 2000218046 A JP2000218046 A JP 2000218046A JP 3849842 B2 JP3849842 B2 JP 3849842B2
- Authority
- JP
- Japan
- Prior art keywords
- flux
- soldering
- electronic circuit
- solder
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法に関する。
【０００２】
【従来の技術】
例えば、部品搭載基板に対する部品のはんだ付けに当たっては、周知のように、フラックスが用いられる。フラックスの主な機能は、部品搭載基板に設けられた金属導体及び部品のはんだ付け用金属の表面の酸化皮膜を除去し、はんだの濡れ性を向上させることにある。フラックスとしては、ロジンを主成分とするものが最もよく知られている。ロジンには、アビエチン酸、レボビマル酸等のカルボン酸が含まれており、カルボキシル基の働きにより、はんだ付けされる金属表面の酸化膜を除去する。
【０００３】
フラックスには、通常、上述したロジンの外、印刷性の向上及び仮止め強度を得る目的で、溶剤、可塑剤またはチキソ剤等の各種の添加物が配合される。例えば、特開平１１−１２１９１５号公報は、粘性を、アルコール添加によって調整するタイプのフラックスを開示している。
【０００４】
更に、別のフラックスとして、ミル規格で規定されているＲＭＡ（ハロゲンフリー）系フラックスも知られている。このフラックスの場合、リフロー後、フラックス等の洗浄工程が省略される。
【０００５】
上述したフラックスは、はんだ付け後は、はんだ付けされた部品の接着に関与せず、はんだ接合は、はんだ金属の溶融接合によって達成される。従って、はんだ付けされる金属間の接合強度は、はんだ接合面積に依存する。
【０００６】
ところが、各種電子機器において、高密度実装が進むにつれ、部品が小型化され、部品の配置間隔が狭ピッチ化され、これに伴い、はんだ接合面積の狭小化が急速に進展しつつあり、現段階でも、既に、十分なはんだ付け強度を確保することが困難になっている。しかも、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化は、更に進展する傾向にあり、はんだ接合面積のみによってはんだ接合強度を確保する従来手段では、この技術動向に対応することが、ますます困難になる傾向にある。
【０００７】
一般に、はんだ接合強度を確保する手段として、はんだのフィレット部を形成し、部品の端子と部品搭載基板上の導体（ランドまたははんだバンプ）とのはんだ接合面積を拡大する手段が採られている。ところが、高密度実装においては、フィレット部の接合面積も小さくなってしまうため、フィレット部による接合強度の増大手段も採りにくい。
【０００８】
また、例えば、各種の電子回路モジュールでは、両面実装タイプの部品搭載基板を用い、部品搭載基板の一面上に高温はんだを用いて部品をはんだ付け（通炉）した後、他面に部品を搭載し、再び通炉する。従って、部品搭載基板の他面側における部品のはんだ付けに当たっては、一面側の高温はんだよりも低い融点を持つ低温はんだを用いてはんだ付けする必要がある。従来、はんだの融点はＰｂの含有量によって調整するのが一般的であった。
【０００９】
ところが、地球環境保全の立場から、Ｐｂを含有しないはんだ（Ｐｂフリーはんだ）が要求され、そのようなはんだ組成の開発が盛んに行われている。しかし、Ｐｂフリーはんだで、従来の高温はんだに匹敵する高温融点のはんだ組成は、現在のところ、実用化されていない。理由として、Ｐｂフリーはんだ自体の融点が２２０℃前後と、共晶はんだに比較し、約４０℃も上昇するため、Ｐｂ以外の代替組成が見つからないからである。このため、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとることができず、部品を部品搭載基板上に実装する際、部品が浮動し、または脱落する等の不具合が生じる。
【００１０】
更に、半導体チップを用いた電子回路モジュールにおいては、半導体チップをチップ搭載基板にはんだ付けした後、封止剤を接合界面に流し込み、半導体チップと、チップ搭載基板とを封止剤で接着固定する作業が付加される。
【００１１】
ところが、封止剤注入時にフラックスの残渣が残っていると、フラックスのために、封止剤が半導体チップと基板との間の界面に十分に到達せず、接着力が発揮できない。そこで、封止剤を注入する前、フラックスを洗浄する工程が付加される。フラックスの洗浄は、通常、揮発性有機溶剤を用い、数回に分けて行なわれる。ところが、環境保全等の目的から、揮発性有機溶剤の使用が規制されており、フラックスの洗浄工程は、コストおよび環境保全の両面から、負担の大きい工程となっている。
【００１２】
更に、上述のようにして得られた電子回路モジュールをマザー基板に搭載して、電子回路装置を構成する場合、チップ搭載基板にセラミックを用い、マザー基板に有機樹脂基板を用いた組み合わせにおいては、搭載後の熱衝撃試験などにおいて、セラミック基板及び有機樹脂基板の熱膨張率の違いから、はんだ接合部に収縮応力が集中し、クラックが入り易く、接合寿命が短いとされている。よってはんだ接合強度向上を図るため、封止剤の注入を行ないたいが、マザー基板全体を、フラックス洗浄工程及び封止剤注入工程に付することは、かなりのコストアップを招くため、実際には行われていない。
【００１３】
【発明が解決しようとする課題】
本発明の課題は、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することである。
【００１４】
本発明のもう一つの課題は、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとらなくとも、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することである。
【００１５】
本発明の更にもう一つの課題は、フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【００１６】
本発明の更にもう一つの課題は、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【００１７】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るはんだ付け用フラックスは、接着性樹脂と硬化剤とを含有する。
【００１８】
本発明に係るフラックスは、接着性樹脂と、硬化剤とを含有するから、はんだ付け後に、接着性樹脂を、部品搭載基板と部品を固定する接着剤として機能させることができる。このため、衝撃や熱ストレスに対し、部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。この点、はんだ付け後に、接着機能を持たない従来のロジン系フラックスと著しく異なる。
【００１９】
しかも、本発明に係るフラックスを使用することにより、フィレット部がなくても、十分な固着強度を確保できる。このため、部品搭載基板上に形成される部品接続用導体（ランド）に、フィレット部を生じさせるための領域を設ける必要がなくなるので、実装密度を向上させることが可能となる。
【００２０】
本発明に係るフラックスにおいて、接着性樹脂としては、多数の樹脂材料から、温度に応じて、高い接着力を示す樹脂を選択し、これを接着性樹脂として用いることができる。従って、両面実装タイプの部品搭載基板の１面目に本発明に係るフラックスを用いて、部品をはんだ付けした後、部品搭載基板の２面目に通常の共晶はんだを用い、リフロー炉を通炉した場合でも、１面目に搭載された部品がシフティング、マンハッタン現象（部品立ち現象）または脱落等の不具合を起こすことはない。勿論、１面目及び２面目の両はんだ付け処理において、本発明に係るフラックスを用いることができる。
【００２１】
本発明に係るフラックスは液状またはペーストの形態を採ることができる。このようなフラックスは、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって、部品搭載基板等に容易に塗布できる。
【００２２】
本発明に係るフラックスにおいて、好ましい接着性樹脂は、熱硬化性樹脂である。熱硬化性樹脂の具体例としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂または変性樹脂またはアクリル樹脂から選択された少なくとも１種を挙げることができる。例示された樹脂材料の種類及び配合量は、接着温度帯及び目標とする皮膜硬度等に応じて選択することができる。
【００２３】
硬化剤は、接着性樹脂を硬化させるものであればよい。好ましくは、カルボン酸を含む。カルボン酸を含む硬化剤は、熱硬化性樹脂に対する硬化作用のみならず、はんだ付けされる金属表面の酸化膜を除去するフラックス作用も兼ね備える。
【００２４】
本発明に係るフラックスは、溶剤、可塑剤及びチキソ剤等を含んでいてもよい。溶剤は、接着性樹脂の硬化温度及び硬化速度を調整すると共に、塗布形態に応じて粘度を調整するために加えられる。可塑剤及びチキソ剤も、塗布形態に応じて、粘度を調整するために加えられる。溶剤、可塑剤及びチキソ剤等は、その使用目的に合うように、配合量が選択される。
【００２５】
本発明に係るフラックスは、接着性樹脂、還元作用をもたらす有機酸、カルボン酸、溶剤または硬化剤を封入したマイクロカプセルの形態であってもよい。
【００２６】
更に、本発明に係るフラックスは、はんだ粉末と混合して、はんだペーストを構成するために用いることもできる。はんだ粉末は、Ｓｎ、Ｃｕ、Ａｇ、Ｓｂ、Ｐｂ、Ｉｎ、Ｚｎ及びＢｉから選択することができる。Ｐｂフリーのはんだペーストを得る場合には、はんだ粉末はＰｂ以外のはんだ粉末で構成する。
【００２７】
本発明は、更に、上述したフラックスを用いた電子部品装置、電子回路モジュール及び電子回路装置を開示する。まず、本発明に係る電子部品装置は、少なくとも１つの電子部品と、部品搭載基板と、はんだ付け用フラックスとを含む。前記電子部品は、部品搭載基板の上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記電子部品と前記部品搭載基板との間に介在し、両者を接着している。
【００２８】
前記電子部品と前記部品搭載基板との間に介在するはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能する。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置を得ることができる。
【００２９】
次に、本発明に係る電子回路モジュールは、半導体チップと、チップ搭載基板と、はんだ付け用フラックスとを含む。前記半導体チップは、少なくとも１つの半導体素子を含み、チップ搭載基板の上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記半導体チップと前記チップ搭載基板との間に介在し、両者を接着している。
【００３０】
前記半導体チップと前記チップ搭載基板との間に介在するはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能する。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００３１】
更に、本発明に係る電子回路装置は、電子回路モジュールと、マザー基板と、はんだ付け用フラックスとを含む。前記電子回路装置は、前記マザー基板上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記半導体チップと前記マザー基板との間に介在し、両者を接着している。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要としないから、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００３２】
本発明は、更に、上述したフラックス及びはんだペーストを用いたはんだ付け方法についても開示する。
【００３３】
【発明の実施の形態】
＜フラックス、電子部品装置＞
実施例１
熱硬化性樹脂としてビスフェノールＡを用い、硬化剤にはカルボン酸の無水物を使用した。熱硬化性樹脂及び硬化剤の配合比は重量比で１：１とした。また、粘性を確保するために、少量の溶剤及びチクソ剤を配合した。
【００３４】
上記組成にて調製したフラックス３を、予め、はんだバンプ２１、２２を施した部品搭載基板１（図１（ａ）参照）の上に塗布（図１（ｂ）参照）した。次に、図１（ｃ）に示すように、長さ１ｍｍ、幅０．５ｍｍのチップ状の電子部品４を搭載した。電子部品４は、基体４０の相対する両端に端部電極４１、４２を有し、端部電極４１、４２がはんだバンプ２１、２２上に位置するようにして、部品搭載基板１上に配置した。電子部品４を搭載した部品搭載基板１を、リフロー炉に通炉し、電子部品４の基体４０の両端に設けられた端部電極４１、４２をはんだバンプ２１、２２にはんだ接合した。これにより、本発明に係る電子部品装置が得られる。フラックス３は、電子部品４と部品搭載基板１との間に生じる間隔に充填され、接着性はんだ付け用フラックスとして機能する。得られた電子部品装置について、図２に示すように、電子部品４を横方向Ｆ１に押し、部品横押し強度を測定した。
【００３５】
比較例１
比較のために、従来のロジン系フラックスを用い、図１に従って部品を搭載し、はんだ付け処理を行い、次に、図２に示した試験方法に従い、部品横押し強度を測定した。
【００３６】
図３は横押し強度試験結果を示している。図３に示すように、従来のロジンフラックスを用いた比較例１の横押し強度平均値は８００ｇ程度であったが、本発明に係るフラックスを使用した実施例１では、平均値１６００ｇ程度の横押し強度を得ることができた。
【００３７】
電子部品４と部品搭載基板１との間に生じる間隔に充填されているフラックスは、接着性樹脂と、硬化剤とを含有しており、接着性接着剤として機能する。このフラックス（はんだ付け用フラックス）３は洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要としない製造コストの安価な電子部品装置を得ることができる。しかも、フラックス３で構成されるはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着性はんだ付け用フラックスとして機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置を得ることができる。
【００３８】
実施例２
実施例１で調製したフラックスと、はんだ粉末とを混合し、はんだぺーストを調製した。はんだ粉末に対するフラックスの配合量は１０ｗｔ％とした。このはんだペーストを用いて、チップ部品を部品搭載基板上にはんだ付けした。図４（ａ）〜（ｃ）は部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する。
【００３９】
上述した部品搭載基板１のランドの上に、本発明に係るはんだペースト８１（８２）を塗布した（図４（ａ）参照）。はんだペースト８１（８２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００４０】
そして、はんだペースト８１（８２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図４（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図４（ｃ）参照）。これにより、本発明に係る電子部品装置が得られる。
【００４１】
この後、図２に示した方法に従って横押し強度を測定した。図４（ｃ）において、参照符号３は、はんだペースト８１（８２）に含まれていた本発明に係るフラックスを示し、端部電極４１、４２の外側でフィレット状になる。
【００４２】
比較例２
比較のため、従来のロジン系フラックスを含むはんだペーストを用い、チップ部品を部品搭載基板にはんだ付けした。はんだ粉末に対するロジン系フラックスの配合量は１０ｗｔ％とした。
【００４３】
図５（ａ）〜（ｃ）は部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。図示するように、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層した２つのランドを有する。この部品搭載基板１のランドの上に、ロジン系フラックスを含有するはんだペースト９１（９２）を塗布した（図５（ａ）参照）。
【００４４】
そして、ロジン系フラックスを含有するはんだペースト９１（９２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図５（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図５（ｃ）参照）。この後、図２に示した方法に従って、部品横押し強度を測定した。
【００４５】
図６は実施例２及び比較例２の部品横押し強度試験の結果を示す図である。図示するように、比較例２の横押し強度の平均値は６００ｇ程度であったが、実施例２では平均値１５００ｇ程度の強度を得ることができた。
【００４６】
実施例３
実施例１で調製したフラックスと、はんだ粉末とを混合し、はんだぺ一ストを調製した。はんだ粉末に対するフラックスの配合量は、２０〜４５ｗｔ％まで増やした。
【００４７】
このはんだぺ一ストを用い、図７に従って、電子部品４を部品搭載基板１に搭載し、はんだ付けした。図７を参照して具体的に述べると、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する（図７（ａ）参照）。
【００４８】
上述した部品搭載基板１のランドの上に、本発明に係るはんだペースト８１（８２）を塗布した（図７（ａ）参照）。はんだペースト８１（８２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００４９】
そして、はんだペースト８１（８２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図７（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図７（ｃ）参照）。これにより、本発明に係る電子部品装置が得られる。
【００５０】
はんだ付け後の外観は、図８に示す通りである。図８は図７（ｃ）の８ー８線に沿った断面図である。実施例３では、意図的にフラックス含有量を増やしたはんだぺ一ストを用いたものであるが、実質、はんだ量が少なくて済み、電子部品４は、図８に示すように、傾斜することなく、正常な状態ではんだ付けされた。図７（ｃ）及び図１０において、参照符号３は、はんだペースト８１（８２）に含まれていた本発明に係るフラックスを示し、端部電極４１、４２の外側でフィレット状になる。
【００５１】
また、本発明に係るフラックスを含有するはんだペーストを用いたことにより、はんだ付け後の電子部品４の周辺を、フラックスが覆い、部品横押し強度の向上も認められた。このように、はんだぺ一スト中のフラックス含有率を故意に向上させることにより、はんだ厚みを、はんだぺ一ストによって制御も可能となる。特に、フラックスの含有量が３５ｗｔ％以上の領域で、斜めはんだ付けを回避し、かつ、従来品と同等以上の接合強度を得ることができた。
【００５２】
比較例３
比較のために、従来のロジン系フラックス含有のはんだペーストを用い、図９に従って、電子部品４を部品搭載基板１に搭載し、はんだ付けした。図９を参照して具体的に述べると、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する（図９（ａ）参照）。
【００５３】
上述した部品搭載基板１のランドの上に、ロジン系フラックス含有のはんだペースト９１（９２）を塗布した（図９（ａ）参照）。はんだペースト９１（９２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００５４】
そして、はんだペースト９１（９２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図９（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図９（ｃ）参照）。
【００５５】
リフローはんだ付け後の外観は、図１０に示す通りである。図１０は図９（ｃ）の１０ー１０線に沿った部分断面図である。図１０に示すように、従来のロジン系フラックス含有はんだぺ一ストではんだ付けしたものは、はんだ量が多すぎ、電子部品４が斜めにはんだ付けされた。図９（ｃ）及び図１０において、参照符号９３は、はんだペースト９１（９２）に含まれていたロジン系フラックスを示す。
【００５６】
実施例４
フラックスの配合組成について検討した。接着性樹脂として、液状エポキシ樹脂を用い、硬化剤としてアビエチン酸（カルボン酸）を用いた。液状エポキシ樹脂に対し、アビエチン酸を、表１に示す重量比で配合した。このフラックスを基板上に塗布し、２３０℃のリフロー炉に通炉し、樹脂硬化膜について検証した。
【００５７】
表１に示すように、液状エポキシ樹脂１ｗｔ％に対し、アビエチン酸１ｗｔ％の配合比のとき、硬い硬化膜となり、最も良好な結果が得られる。その他の配合比では、硬化しなかったり、ゲル状になったり、あるいは弾性硬化膜になったりするので、適当でない。リフロー温度に対しては、エポキシ樹脂の配合比、或いは、エポキシ樹脂の分子量、官能基数を変え、硬化剤（カルボン酸）の種類を検討すれば、任意の温度で、所望の硬化膜（接着性）を得ることができる。
【００５８】
実施例５
実施例４で調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。はんだ粉末としては、Ｓｎ（９６．５）Ａｇ（３．５）を用いた。フラックスの含有量は２５ｗｔ％とした。これを実施例５とする。
【００５９】
図１１は実施例５のはんだペーストを用いてチップ部品をはんだ付けした場合、及び、従来のロジン系はんだペーストを用いてチップ部品をはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。図において、曲線Ｌ１は実施例５のはんだペーストを用いた場合の特性、曲線Ｌ２は従来のロジン系はんだペーストを用いた場合の特性である。
【００６０】
図１１に示すように、フラックスを含有するはんだぺ一ストは、２２０〜２６０℃のリフロー温度範囲において、従来のロジン系はんだペーストよりも高い接合強度を示す。特に、リフロー温度２３０℃以上で高い接合強度を確保することができた。
【００６１】
実施例６
実施例５に示したはんだペーストを用いて、チップ部品を部品搭載基板にはんだ付けし、本発明に係る電子部品装置を得た。この後、部品搭載基板とチップ部品の端子極の接合性について観察したところ、フラックスを含有するはんだペーストは、ロジン系はんだペーストと同様の接合性を有していた。因に、従来の導電性接着剤や異方性導電ぺ一ストを上記フラックスと同様に評価した場合、部品搭載基板と部品の端子との接合は得られなかった。
【００６２】
上記実施例では、部品搭載基板１の一面に電子部品４を搭載する例を示したが、部品搭載基板１の両面に電子部品４を搭載することができる。この場合、部品搭載基板１の一面上に、本発明に係るはんだペーストによるはんだ付け処理を実行した後、部品搭載基板１の他面上で、本発明に係るはんだペーストとは異なるはんだ、例えば、従来のロジン系はんだペーストを用いて、電子部品４をはんだ付けすることができる。これとは異なって、部品搭載基板１の両面側において、本発明に係るはんだペーストを用いて、電子部品４をはんだ付けすることもできる。何れの場合も、電子部品４がシフティング、マンハッタン現象（部品立ち現象）または脱落等の不具合を起こすことはない。
【００６３】
＜電子回路モジュール＞
本発明に係る電子回路モジュールは、既に述べた電子部品装置との対比において、電子部品が、半導体チップに置き換わる点、及び、部品搭載基板がチップ搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路モジュールの基本構成は、実質的に、電子部品装置に開示されている。用いられる半導体チップには、特に限定はない。半導体チップには、一般には、半導体素子（図示しない）または受動回路素子が含まれる。チップサイズパッケージ（ＣＳＰ）と称される電子回路モジュールも、当然用いることができる。
【００６４】
図１２は本発明に係る電子回路モジュールの正面部分断面図である。図示された電子回路モジュールは、半導体チップ１００と、チップ搭載基板２００と、はんだ付け用フラックス４００とを含む。図示された半導体チップ１００は、下面等の適当な位置に、適当数の端子電極１１０、１２０が形成してあって、この端子電極１１０、１２０を、はんだ２１０、２２０によって、チップ搭載基板２００の上のランド２３０、２４０に接合してある。
【００６５】
チップ搭載基板２００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。チップ搭載基板２００の内部には、一般に、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されている。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【００６６】
はんだ付け用フラックス４００は、接着性樹脂と、硬化剤とを含有し、半導体チップ１００と、チップ搭載基板２００との間に介在し、両者を接着している。はんだ付け用フラックス４００は接着剤として機能する。
【００６７】
図示実施例において、はんだ付け用フラックス４００は、半導体チップ１００とチップ搭載基板２００との間の隙間を、ほぼ埋めるように充填されている。
【００６８】
既に述べたように、はんだ付け用フラックス４００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００６９】
図１３は図１２に示したＣＳＰ（チップサイズパッケ−ジ）等の電子回路モジュールのはんだ付け方法を説明する図である。このはんだ付け方法は、図１に示したはんだ付け方法を、電子回路モジュールのはんだ付けに適用したものに相当する。既に述べたように、接着性樹脂と、硬化剤とを含有するフラックス４００を、予め、はんだバンプ２１０、２２０を形成したチップ搭載基板２００の上に塗布する。はんだバンプ２１０、２２０はチップ搭載基板２００の表面に設けられたランド２３０、２４０の上に形成されている。フラックス４００の詳細は、既に述べた通りである。
【００７０】
そして、このチップ搭載基板２００の上に半導体チップ１００を搭載する。半導体チップ１００は、端子電極１１０、１２０がはんだバンプ２１０、２２０上に位置するようにして、チップ搭載基板２００上に配置する。その後、半導体チップ１００を搭載したチップ搭載基板２００を、リフロー炉に通炉し、半導体チップ１００の基体４０の両端に設けられた端子電極１１０、１２０をはんだバンプ２１０、２２０にはんだ接合する。これにより、図１２に示した電子回路モジュールが得られる。
【００７１】
図１４は本発明に係る電子回路モジュールの別の例を示す正面部分断面図である。図において、図１２に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。図示実施例において、はんだ付け用フラックス４００は、半導体チップ１００とチップ搭載基板２００との間に介在し、はんだバンプ２１０、２２０の周りで、両者を接着している。
【００７２】
この場合も、はんだ付け用フラックス４００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００７３】
図１５は図１４に示した電子回路モジュールのはんだ付け方法を説明する図である。このはんだ付け方法は、図４〜８に示したはんだ付け方法を、電子回路モジュールのはんだ付けに適用したものに相当する。既に述べた組成のはんだ粉末含有フラックス４１０、４２０を、予め、チップ搭載基板２００の表面に設けられたランド２３０、２４０の上に塗布する。
【００７４】
そして、このチップ搭載基板２００の上に半導体チップ１００を搭載する。半導体チップ１００は、端子電極１１０、１２０がはんだ粉末含有フラックス４１０、４２０上に位置するようにして、チップ搭載基板２００上に配置する。半導体チップ１００を搭載したチップ搭載基板２００を、リフロー炉に通炉し、半導体チップ１００の両端に設けられた端子電極１１０、１２０をはんだ粉末含有フラックス４１０、４２０に含まれるはんだ成分によりはんだ接合する。
【００７５】
接合状態では、はんだ粉末含有フラックス４１０、４２０に含まれる接着性樹脂及び硬化剤が、半導体チップ１００とチップ搭載基板２００との間に介在し、はんだバンプ２１０、２２０の周りで、両者を接着する。これにより、図１４に示した電子回路モジュールが得られる。図１５において、はんだ粉末含有フラックス４１０、４２０の量を増加させることにより、図１２に図示したように、はんだ付け用フラックス４００が、半導体チップ１００とチップ搭載基板２００との間の隙間を、ほぼ埋めるように充填した構造を実現することもできる。
【００７６】
次に具体的な実施例及び比較例を挙げて説明する。
【００７７】
実施例７
まず、次の組成になる熱硬化性フラックス入りのはんだぺ一ストを調製した。
【００７８】
フラックス：ビスフエノールＡ樹脂／無水フタル酸を質量比１対１で混合し、溶剤を１０質量％添加したもの
はんだ粉末：Ｓｎ−３．５Ａｇ
上記はんだ粉末に対し、上記フラックスを、１０質量％の割合で添加した。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、フラックスの配合量も任意に選択できる。
【００７９】
上述した熱硬化性フラックス入りのはんだぺ一ストを、スクリーン印刷法により、有機系チップ搭載基板上に塗布した。スクリーン印刷に当たっては、メタルマスタ厚み１００μｍのスクリーンを用いた。
【００８０】
次に、予め、はんだバンプが形成されている半導体チップを有機系チップ搭載基板上に載せ、リフロー炉に通炉した。リフロー温度は、最高温度２４０℃とし、２２０℃以上の通炉時間を３０秒とした。
【００８１】
比較例７
比較のため、封止剤を用いた従来品、および、封止剤を用いない従来品を用意した。
【００８２】
＜試験＞
実施例７に係る電子回路モジュール、及び、２種の従来電子回路モジュールを熱衝撃試験に付した。熱衝撃試験は、（一５５℃）を０．５時間保持し、次に（＋１２５℃）を０．５時間保持し、これを１サイクルとし、２０００サイクルまで行った。その後に、はんだ接続部分における直流抵抗（ＲＤＣ）を測定した。
【００８３】
図１６はＲＤＣ測定結果を示すグラフである。図１６において、横軸に熱衝撃サイクル（サイクル）を採り、縦軸にＲＤＣ（Ω）を採ってある。特性Ｌ１１は封止剤を用いない従来品の特性、特性Ｌ１２は封止剤を用いた従来品の特性、特性Ｌ１３は本発明に係る実施例７の特性である。
【００８４】
図１６において、封止剤を用いなかった従来品は、特性Ｌ１１で示されているように、１５００サイクルを越えると、ＲＤＣが急激に増大しており、ＲＤＣが劣化している。これに対して、本発明に係る実施例７は、特性Ｌ１３で示されるように、２０００サイクルを経過してもＲＤＣの劣化は見られなかった。これは、封止剤を用いた従来品の特性Ｌ１２と同等の特性である。
【００８５】
＜電子回路装置＞
本発明係る電子回路装置は、既に述べた電子部品装置との対比において、電子部品が、電子回路モジュールに置き換わる点、及び、部品搭載基板がマザー基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路装置の基本構成は、実質的に、電子部品装置に開示されている。
【００８６】
図１７は本発明に係る電子回路装置の正面部分断面図である。図示された電子回路装置は、電子回路モジュール３００と、マザー基板５００と、はんだ付け用フラックス６００とを含む。
【００８７】
電子回路モジュール３００は、従来タイプの電子回路モジュールを用いることもできるが、好ましくは、図１２、１４に示した構造のものを用いる。電子回路モジュール３００は、下面等の適当な位置に、適当数の端子電極２５０、２６０が形成してあって、この端子電極２５０、２６０を、はんだバンプ５１０、５２０によって、マザー基板５００の上のランド５３０、５４０に接合してある。
【００８８】
マザー基板２００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。マザー基板５００の内部には、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されることがある。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【００８９】
はんだ付け用フラックス６００は、接着性樹脂と、硬化剤とを含有し、電子回路モジュール３００と、マザー基板５００との間に介在し、両者を接着している。はんだ付け用フラックス６００は、接着剤として機能する。図示実施例において、はんだ付け用フラックス６００は、電子回路モジュール３００とマザー基板５００との間の隙間を、ほぼ埋めるように充填されている。
【００９０】
はんだ付け用フラックス６００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００９１】
図１８は図１７に示した電子回路装置のはんだ付け方法を説明する図である。このはんだ付け方法は、図１に示したはんだ付け方法を、電子回路装置のはんだ付けに適用したものに相当する。既に述べたように、接着性樹脂と、硬化剤とを含有するフラックス６００を、予め、はんだバンプ５１０、５２０を形成したマザー基板５００の上に塗布する。フラックス６００ははんだ粉末を含有しない。
【００９２】
はんだバンプ５１０、５２０はマザー基板５００の表面に設けられたランド５３０、５４０の上に形成されている。そして、このマザー基板５００の上に電子回路モジュール３００を搭載する。電子回路モジュール３００は、端子電極２５０、２６０がはんだバンプ５１０、５２０上に位置するようにして、マザー基板５００上に配置する。電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００の端子電極２５０、２６０をはんだバンプ５１０、５２０にはんだ接合する。これにより、図１７に示した電子回路装置が得られる。
【００９３】
図１９は本発明に係る電子回路装置の別の例を示す正面部分断面図である。図において、図１７に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。図示実施例において、はんだ付け用フラックス６００は、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着している。
【００９４】
この場合も、はんだ付け用フラックス６００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックス６００は、はんだ粉末を含む他、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００９５】
図２０は図１９に示した電子回路装置のはんだ付け方法を説明する図である。このはんだ付け方法は、図４〜８に示したはんだ付け方法を、電子回路装置のはんだ付けに適用したものに相当する。既に述べた組成にて調製したはんだ粉末含有フラックス６１０、６２０を、予め、マザー基板５００の表面に設けられたランド５３０、５４０の上に塗布する。そして、このマザー基板５００の上に電子回路モジュール３００を搭載する。電子回路モジュール３００は、端子電極２５０、２６０がはんだ粉末含有フラックス６１０、６２０上に位置するようにして、マザー基板５００上に配置する。
【００９６】
次に、電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００に設けられた端子電極２５０、２６０をはんだ粉末含有フラックス６１０、６２０に含まれるはんだ成分によりはんだ接合する。はんだ粉末含有フラックス６１０、６２０に含まれる接着性樹脂及び硬化剤が、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着する。これにより、図１９に示した電子回路装置が得られる。図２０において、はんだ粉末含有フラックス６１０、６２０の量を増加させることにより、図１７に図示したように、はんだ付け用フラックス６００が、電子回路モジュール３００とマザー基板５００との間の隙間を、ほぼ埋めるように充填した構造を実現することもできる。
【００９７】
次に具体的な実施例を挙げて説明する。
【００９８】
実施例８
まず、次の組成になる熱硬化性フラックス入りのはんだぺ一ストを調製した。
【００９９】
フラックス：ビスフエノールＡ樹脂／無水フタル酸を質量比１対１で混合し、溶剤を１０質量％添加したもの
はんだ粉末：Ｓｎ−３．５Ａｇ
上記はんだ粉末に対し、上記フラックスを、１０質量％の割合で添加した。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、フラックスの配合量も任意に選択できる。
【０１００】
マザー基板としては、有機系マザー基板を用いた。電子回路モジュールは、有機系のチップ搭載基板を用い、その上に半導体チップを搭載したものを用いた。有機系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０１】
上述した熱硬化性フラックス入りのはんだぺ一ストを、スクリーン印刷法により、有機系チップ搭載基板上に塗布した。スクリーン印刷に当たっては、メタルマスタ厚み１００μｍのスクリーンを用いた。
【０１０２】
次に、電子回路モジュールを、有機系マザー基板上に載せ、リフロー炉に通炉した。リフロー温度は、最高温度２４０℃とし、２２０℃以上の通炉時間を３０秒とした。
【０１０３】
実施例９
電子回路モジュールのチップ搭載基板を、セラミック基板とした他は、実施例８と同様にして、電子回路装置を製造した。
【０１０４】
比較例８
電子回路モジュールのチップ搭載基板を有機系材料によって構成し、この電子回路モジュールを、従来のフラックスを用いて、有機系マザー基板にはんだ付けした。有機系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０５】
比較例９
電子回路モジュールのチップ搭載基板をセラミック材料によって構成し、この電子回路モジュールを、従来のフラックスを用いて、有機系マザー基板にはんだ付けした。セラミック系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０６】
＜試験＞
実施例８、９に係る電子回路モジュール、及び、比較例８、９に係る従来電子回路モジュールを熱衝撃試験に付した。熱衝撃試験は、（一５５℃）を０．５時間保持し、次に（＋１２５℃）を０．５時間保持し、これを１サイクルとし、２０００サイクルまで行った。その後に、はんだ接続部分における直流抵抗（ＲＤＣ）を測定した。
【０１０７】
図２１はＲＤＣ測定結果を示すグラフである。図２１において、横軸に熱衝撃サイクル（サイクル）を採り、縦軸にＲＤＣ（Ω）を採ってある。特性Ｌ２１は比較例９の特性、特性Ｌ２２は実施例８、９及び比較例８の特性である。
【０１０８】
図２１において、電子回路モジュールのチップ搭載基板がセラミック材料でなり、マザー基板が有機材料でなる比較例９は、特性Ｌ２１で示されているように、１０００サイクルを越えると、ＲＤＣが急激に増大し、ＲＤＣが劣化する。これに対して、本発明に係る実施例８、９は、特性Ｌ２２で示されるように、２０００サイクルを経過してもＲＤＣの劣化は見られなかった。特に、実施例９の特性Ｌ２２と、比較例９の特性Ｌ２１との対比から明らかなように、電子回路モジュールのチップ搭載基板を、セラミック基板とし、マザー基板を有機樹脂基板とした場合、従来は著しいＲＤＣの劣化を招いていた（特性Ｌ２１参照）が、本発明によれば、このような基板の組み合わせにおいても、ＲＤＣの劣化を阻止できる（特性Ｌ２２参照）という優れた効果が得られる。
【０１０９】
上述したように、本発明では、フラックスに含まれる接着性樹脂を利用して、電子部品を部品搭載基板に接着する。この後、電子部品と部品搭載基板とが接着された状態で、はんだ付けの状態を検査する検査工程に付される。はんだ付け不良の場合、部品搭載基板から電子部品を取り外し、その電子部品を、再度、部品搭載基板にはんだ付けしたい。もし、部品搭載基板から電子部品を取り外すことができないならば、電子部品及び部品搭載基板は、廃棄することになり、コストの増大または歩留まりの低下を招く。そこで、本発明のフラックス及びはんだペーストは、はんだ付けの後で部品搭載基板から電子部品を取り外すことのできるものであることが好ましい。
【０１１０】
また、最近、地球環境保全の立場から、Ｐｂを含有しないはんだ（Ｐｂフリーはんだ）が導入されつつあり、様々な組成のはんだ成分が利用されるようになっている。はんだ成分は、その組成により、融点が異なるので、利用するはんだ成分の組成に応じて、様々な値のリフロー温度を設定しなければならない。このため、設定される任意のリフロー温度に応じて接着性樹脂を硬化できる技術が必要である。
【０１１１】
ここでは、電子部品を、部品搭載基板にはんだ付けする場合を例にとって説明したが、半導体チップをチップ搭載基板にはんだ付けする場合、及び、電子回路モジュールをマザー基板にはんだ付けする場合も同様である。
【０１１２】
次に、上述した問題点を解決するフラックス及びはんだペーストの構成を開示する。まず、フラックスにおいて、硬化剤は、少なくとも２種のカルボン酸を含み、これらのカルボン酸は、互いに異なる融点を有する。融点の低いカルボン酸は、リフロー温度で硬化剤として機能する。また、融点の高いカルボン酸は、リフロー温度より高いリペア温度で接着性樹脂の粘度を低下させる。
【０１１３】
フラックスの温度を、リペア温度前後に上昇させると、融点の高いカルボン酸も溶融し、接着性樹脂の粘度が低下するので、部品搭載基板から電子部品を取り外すことができる。従って、接着機能を保持しながら、従来のロジンフラックスと同様に電子部品をリペアすることができる。このような組成の接着性フラックスは、電子回路モジュール等の高価な大型パッケージ品をはんだ付けする場合、特に有益である。
【０１１４】
しかも、互いに融点の異なるカルボン酸を混合することにより、接着性樹脂の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。
【０１１５】
更に、混合するカルボン酸の組み合わせまたは混合比を変更することによっても、接着性樹脂の熱硬化温度を変えることができ、同様な作用及び効果が得られる。
【０１１６】
次に、はんだペーストは、上述の構成のフラックスと、はんだ粉末とを含む。従って、このはんだペーストも、上述の構成のフラックスと同様な作用及び効果を得られる。
【０１１７】
上述した作用及び効果を、実験を参照して具体的に説明する。まず、リペア性に優れたフラックス及びはんだペーストを得るため、次のような実験１を行った。
【０１１８】
実験１：複数種のカルボン酸の組み合わせによるリペア性の獲得
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、２種類のカルボン酸、具体的には、アジピン酸とピメリット酸とを用いた。アジピン酸及びピメリット酸はカルボン酸の範疇に含まれる。アジピン酸とピメリット酸とは、融点が互いに異なる。具体的には、アジピン酸の融点は１５３℃、ピメリット酸の融点は２７９℃である。ビスフェノールＡとアジピン酸とピメリット酸とを、下記の表２に示す配合比（質量％）で配合し、サンプル１〜４のフラックスを調製した。サンプル１〜４のフラックスは、アジピン酸の含有率をａ（質量％）とし、ピメリット酸の含有率をｂ（質量％）としたとき、
ａ：ｂ＝（５０：５０）〜（９５：５）（但しａ＋ｂ＝１００）
の範囲で変化させてある。また、ビスフェノールＡとアジピン酸とを、下記の表２に示す配合比（質量％）で配合し、サンプル５のフラックスを調製した。
【０１１９】
次に、調製した各サンプル１〜５のフラックスに、はんだ粉末を混合し、はんだペーストを調製した。はんだ粉末としてはＳｎ−３．５Ａｇを用いた。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、はんだ粉末に対するフラックスの配合量は２５質量％とした。フラックスの配合量も任意に選択できる。
【０１２０】
上記組成において製作したはんだぺ一ストを用いて、マザー基板上に電子回路モジュールをはんだ付けした。図２２〜図２５は、マザー基板に対する電子回路モジュールのはんだ付け工程を示す正面部分断面図である。図において、図１９に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。
【０１２１】
図２２に示すように、マザー基板５００の表面には、ランド５３０、５４０が設けられている。マザー基板５００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。図示のマザー基板５００は、有機樹脂基板でなる。
【０１２２】
図２３に示すように、マザー基板５００のランド５３０、５４０の上に、実施例１０のはんだペースト６１０、６２０を塗布した。はんだペースト６１０、６２０の塗布に当たっては、メタルマスクを用いて印刷した。
【０１２３】
そして、図２４に示すように、マザー基板５００の上に電子回路モジュール３００を搭載した。図示の電子回路モジュール３００は、図１２に図示された電子回路モジュールと同様な構成である。電子回路モジュール３００は、ＬＧＡ構造品と称されるＣＳＰ（チップサイズパッケージ）の電子回路モジュールである。電子回路モジュール３００のチップ搭載基板２００はセラミック基板でなる。図２４に示すように、電子回路モジュール３００は、端子電極２５０、２６０がはんだペースト６１０、６２０上に位置するようにして、マザー基板５００上に配置した。
【０１２４】
次に、電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００に設けられた端子電極２５０、２６０をはんだペースト６１０、６２０に含まれるはんだ成分によりはんだ接合した。はんだペースト６１０、６２０に含まれる接着性樹脂及び硬化剤が、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着する。これにより、図２５に示すように、本発明に係る電子回路装置が得られる。図２５において、参照符号６００は、はんだペースト６１０（６２０）に含まれていた実施例１０のフラックスを示し、端子電極２５０、２６０の外側でフィレット状になる。
【０１２５】
上述したように、フラックス６００は、接着性樹脂と、硬化剤とを含んでいる。硬化剤は、アジピン酸と、ピメリット酸とを含み、アジピン酸と、ピメリット酸は、互いに異なる融点を有する。融点の低いアジピン酸は、リフロー温度で硬化剤として機能する。融点の高いピメリット酸は、リフロー温度より高いリペア温度で接着性樹脂の粘度を低下させる。
【０１２６】
以下、具体的に、サンプル１〜５のフラックスについて述べる。サンプル５のフラックスを用いた場合、リフロー炉に通炉することにより、フラックスに含まれるアジピン酸が溶融し、はんだが溶融した。この結果、マザー基板のランドと、電子回路モジュールの端子電極とが接合された。
【０１２７】
サンプル１、２のフラックスを用いた場合、リフロー炉に通炉しても、フラックスに含まれるピメリット酸の硬化が進行し、はんだが溶融しなかった。このため、マザー基板のランドと電子回路モジュールの端子電極とが接合されなかった。
【０１２８】
サンプル３、４のフラックスを用いた場合、リフロー炉に通炉することにより、フラックス６００に含まれるアジピン酸が溶融し、はんだが溶融した。この結果、マザー基板５００のランド５３０、５４０と、電子回路モジュール３００の端子電極２５０、２６０とが接合された。
【０１２９】
図２６、図２７は、マザー基板から電子回路モジュールを取り外す工程を示す正面部分断面図である。図２６に示すようにフラックス６００に熱風を吹き込み、フラックス６００の温度を、リペア温度前後に上昇させると、融点の高いピメリット酸が溶融し、接着性樹脂の粘度が低下する。このため、図２７に示すように、マザー基板５００から電子回路モジュール３００を取り外すことができる。
【０１３０】
従って、接着機能を保持しながら、従来のロジンフラックスと同様に電子回路モジュール３００をリペアすることができる。かような組成の接着性フラックスは、大型パッケージ等の高価な電子回路モジュール３００をはんだ付けする場合、特に有効である。また、この接着性フラックスのリペア工法は、従来はんだ付けのリペア工法と同じ作業レベルで実行できる。
【０１３１】
以下、具体的に述べる。サンプル１〜５のフラックスのうち、リフロー実装できたサンプル３〜５のフラックスに対してリペア実験を行った。リペア実験では、電子回路モジュール３００のチップ搭載基板２００と、マザー基板５００との接合部に３００℃前後の熱風を吹き込んだ。
【０１３２】
サンプル５のフラックスは、電子回路モジュールのチップ搭載基板と、マザー基板とを接着しており、一度軟化したが、熱風により再び硬化した。このため、マザー基板から電子回路モジュールを引き剥がすことはできなかった。
【０１３３】
サンプル３、４のフラックス６００を用いた場合、電子回路モジュール３００のチップ搭載基板２００と、マザー基板５００との接合部に熱風を吹き込むと、フラックス６００に含まれるピメリット酸が再溶融し、マザー基板５００から電子回路モジュール３００を引き剥がすことができた。
【０１３４】
よって、はんだ付けされた電子回路モジュール３００をリペアするためには、接着性樹脂硬化用のアジピン酸の他に、リペア温度付近に融点を有するピメリット酸を混合しておけばよい。リペア温度で、そのピメリット酸を溶融させると、接着性樹脂の粘度が低下する。このため、マザー基板５００上にはんだ付けされた電子回路モジュール３００を、マザー基板５００から取り外し、リペアすることができる。
【０１３５】
上述した実験１の結果によれば、好ましくは、接着性樹脂硬化用のアジピン酸に、リペア用のピメリット酸を１５質量％〜５質量％添加すればよい。言い換えれば、アジピン酸の含有率ａ（質量％）と、ピメリット酸の含有率ｂ（質量％）とについて、
ａ：ｂ＝（８５：１５）〜（９５：５）（但しａ＋ｂ＝１００）
を満たせばよい。
【０１３６】
実験１で調製したフラックスは、はんだ粉末と混合され、混合により得られたはんだペーストを用いてはんだ付けを行っている。これと異なり、はんだバンプを施した基板上に実験１のフラックスを塗布してはんだ付けを行っても、同様な作用及び効果が得られる。
【０１３７】
本発明に係る電子部品装置は、既に述べた電子回路装置との対比において、電子回路モジュールが、電子部品に置き換わる点、及び、マザー基板が部品搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子部品装置の基本構成は、実質的に、電子回路装置に開示されている。
【０１３８】
同様に、本発明に係る電子回路モジュールは、既に述べた電子回路装置との対比において、電子回路モジュールが、半導体チップに置き換わる点、及び、マザー基板がチップ搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路モジュールの基本構成は、実質的に、電子回路装置に開示されている。
【０１３９】
次に、リフロー温度を変更するため、次のような実験２〜５を行った。まず、実験２では、硬化剤として一種のカルボン酸のみを配合してフラックスを調製し、フラックスの熱硬化物性を調べた。
【０１４０】
実験２：一種のカルボン酸のみを配合したフラックスの熱硬化物性
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、下記の表３に示すように、アジピン酸、マレイン酸、コハク酸またはピメリット酸の１つを用いた。熱硬化性樹脂と、上述の硬化剤とを質量比１：１の割合で配合し、フラックスを調製した。そして、調製したフラックスを２ｇ、Ｃｕ板上に塗布し、２４０℃のリフロー炉に通炉し、皮膜の挙動を比較した。
【０１４１】
表３に示すように、サンプル１１、１２のフラックスでは、皮膜が、ゲル化したり、常温で硬化したりするので適当でない。これらに対し、サンプル１３、１４のフラックスでは、皮膜がリフロー通炉により硬化し、良好な結果が得られた。
【０１４２】
サンプル１１〜１４のフラックスにおいて、硬化の進み具合を比較する。硬化剤の融点が高いと熱硬化が進み、アジピン酸を硬化剤としたフラックス（サンプル１１）の硬化が最も遅い。硬化剤としてアジピン酸とコハク酸を混合した場合、コハク酸の配合比を増やすにつれ、より硬い硬化皮膜が得られる。
【０１４３】
上述の実験２を踏まえ、アジピン酸とコハク酸とを混合してリフロー温度の変更を試みた。
【０１４４】
実験３：複数種のカルボン酸の混合によるリフロー温度の変更
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、２種類のカルボン酸、具体的には、アジピン酸とコハク酸とを用いた。アジピン酸及びコハク酸はカルボン酸の範疇に含まれる。アジピン酸とコハク酸とは、融点が互いに異なる。具体的には、アジピン酸の融点は１５３℃、コハク酸の融点は１８８℃である。ビスフェノールＡとアジピン酸とコハク酸とを、質量比１：０．５：０．５の割合で配合し、フラックスを調製した。
【０１４５】
次に、調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。はんだ粉末としてはＳｎ−３．５Ａｇを用い、はんだ粉末に対するフラックスの配合量は１５質量％とした。以下、このはんだペーストを、サンプル２２のはんだペーストと呼ぶ。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。フラックスの配合量も任意に選択できる。
【０１４６】
また、ビスフェノールＡとアジピン酸とを、質量比１：１の割合で配合し、フラックスを調製した。そして、調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。サンプル２２のはんだペーストと同様に、はんだ粉末としてはＳｎ−３．５Ａｇを用い、はんだ粉末に対するフラックスの配合量は１５質量％とした。以下、このはんだペーストを、サンプル２１のはんだペーストと呼ぶ。
【０１４７】
図２８は、サンプル２１、２２のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。試験用のコンデンサとして、１００５サイズのＳＴＤ端子コンデンサと、１００５サイズのＣＳＢ端子コンデンサとの２種類を用いた。ＳＴＤ端子コンデンサとは、コンデンサ素体の両側面に端子を形成したコンデンサである。ＣＳＢ端子コンデンサとは、コンデンサ素体の底面の両端に端子を形成したコンデンサである。
【０１４８】
図２８において、特性Ｌ３１はＳＴＤ端子コンデンサにサンプル２１のはんだペーストを用いた場合の特性、特性Ｌ３２はＳＴＤ端子コンデンサにサンプル２２のはんだペーストを用いた場合の特性、特性Ｌ４１はＣＳＢ端子コンデンサにサンプル２１のはんだペーストを用いた場合の特性、特性Ｌ４２はＣＳＢ端子コンデンサにサンプル２２のはんだペーストを用いた場合の特性である。部品横押し強度は、前述の図２に示した方法に従って測定した。
【０１４９】
図２８に示すように、ＳＴＤ端子コンデンサをはんだ付けする場合、サンプル２２のはんだペースト（特性Ｌ３２参照）は、サンプル２１のはんだペースト（特性Ｌ３１参照）よりも低いリフロ−温度で同程度の部品横押し強度を得られた。
【０１５０】
また、ＣＳＢ端子コンデンサをはんだ付けする場合、サンプル２２のはんだペースト（特性Ｌ４２参照）は、サンプル２１のはんだペースト（特性Ｌ４１参照）よりも低いリフロ−温度で同程度の部品横押し強度を得られた。例えば、部品横押し強度として０．９ｋｇ必要であると仮定すると、サンプル２１のはんだペースト（特性Ｌ４１参照）の場合、２２４〜２３０℃のリフロ−温度を必要とするが、サンプル２２のはんだペースト（特性Ｌ４２参照）の場合、２１７〜２２１℃のリフロ−温度で済む。
【０１５１】
以上述べたように、互いに融点の異なるカルボン酸（アジピン酸とコハク酸）を混合することにより、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂（ビスフェノールＡ）を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。リフロ−温度は一定の値に固定せずに済むようになる。
【０１５２】
更に、混合するカルボン酸の組み合わせ（アジピン酸及びコハク酸）を変更することによっても、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができ、同様な作用及び効果が得られる。例えば、アジピン酸とコハク酸との組み合わせを、アジピン酸とピメリット酸との組み合わせに変更すると、接着性樹脂（ビスフェノールＡ）の熱硬化温度が変わる。
【０１５３】
次に、混合するカルボン酸（アジピン酸とコハク酸）の混合比を調整して、リフロー温度の変更を試みた。
【０１５４】
実験４：カルボン酸の混合比の調整によるリフロー温度の変更
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、アジピン酸とコハク酸とを用いた。ビスフェノールＡとアジピン酸とコハク酸とを、下記の表４に示す配合比（質量％）で配合し、フラックスを調製した。これらのフラックスは、アジピン酸の含有率をａ（質量％）とし、コハク酸の含有率をｃ（質量％）としたとき、
ａ：ｃ＝（１００：０）〜（０：１００）（但しａ＋ｃ＝１００）
の範囲で変化させてある。
【０１５５】
次に、調製した各フラックスにはんだ粉末を混合し、サンプル５０〜５５のはんだペーストを調製した。はんだ粉末としては、共晶はんだ（Ｓｎ６３−Ｐｂ３７）の粉末を用いた。はんだ粉末に対するフラックスの配合量は１５質量％とした。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。フラックスの配合量も任意に選択できる。
【０１５６】
表４に示すように、サンプル５０のはんだペーストは、はんだ付けにおいて端子を良好に接続できた。しかし、サンプル５０のはんだペーストは、硬化剤としてアジピン酸しか含んでいないので、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができず、リフロー温度を変更できない。
【０１５７】
また、サンプル５５のはんだペーストは、はんだが溶融する前にフラックスが硬化してしまい、端子を接合できなかった。
【０１５８】
これに対し、サンプル５１〜５４のはんだペーストは、それぞれ、はんだ付けにおいて端子を良好に接続できた。
【０１５９】
図３２は、サンプル５０〜５４のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。試験用のコンデンサとしては、１００５サイズのＳＴＤ端子コンデンサを用いた。図２９において、特性Ｌ５０〜Ｌ５４は、それぞれ、サンプル５０〜５４のはんだペーストを用いた場合の特性である。
【０１６０】
コハク酸の配合率を増大させることにより、低いリフロー温度でも、必要な部品横押し強度を確保することができる。例えば、部品横押し強度として１．４ｋｇ必要であると仮定すると、サンプル５２のはんだペースト（特性Ｌ５２参照）は、２３０℃のリフロ−温度を必要とする。これに対し、サンプル５３のはんだペースト（特性Ｌ５３参照）は、上述のサンプル５２よりもコハク酸の配合率を増大させてあるので、２１０℃のリフロ−温度で済む。
【０１６１】
以上述べたように、混合するカルボン酸（アジピン酸とコハク酸）の混合比を変更することにより、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂（ビスフェノールＡ）を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。リフロ−温度は一定の値に固定せずに済むようになる。
【０１６２】
上述した実験４の結果によれば、はんだ成分として共晶はんだ（Ｓｎ６３−Ｐｂ３７）を用いる場合、硬化剤としてアジピン酸及びコハク酸を配合するとき、アジピン酸の含有率ａ（質量％）と、コハク酸の含有率ｃ（質量％）とについて、
ａ：ｃ＝（９５：５）〜（２５：７５）（但しａ＋ｃ＝１００）
を満たすのが好ましい。
【０１６３】
実験４では、はんだ成分として共晶はんだ（Ｓｎ６３−Ｐｂ３７）を用いている。共晶はんだ（Ｓｎ６３−Ｐｂ３７）の融点は１８３℃である。
【０１６４】
かような実験４と異なり、はんだ成分としてＳｎ−３．５Ａｇはんだを用いた実験（以下実験５と称する）を説明する。Ｓｎ−３．５Ａｇはんだの融点は２１７℃であり、共晶はんだ（Ｓｎ６３−Ｐｂ３７）の融点１８３℃よりもかなり高い。
【０１６５】
実験５：フラックスと組み合わせられるはんだ成分の変更
ビスフェノールＡとアジピン酸とコハク酸とを、下記の表５に示す配合比（質量％）で配合し、フラックスを調製した。これらのフラックスは、アジピン酸の含有率をａ（質量％）とし、コハク酸の含有率をｃ（質量％）としたとき、
ａ：ｃ＝（１００：０）〜（０：１００）（但しａ＋ｃ＝１００）
の範囲で変化させてある。
【０１６６】
次に、調製した各フラックスにはんだ粉末を混合し、サンプル７０〜７５のはんだペーストを調製した。はんだ粉末としては、Ｓｎ−３．５Ａｇはんだ粉末を用いた。はんだ粉末に対するフラックスの配合量は１５質量％とした。
【０１６７】
表５に示すように、サンプル７２〜７５のはんだペーストは、それぞれ、はんだが溶融する前にフラックスが硬化してしまい、端子を接合できなかった。
【０１６８】
また、サンプル７０、７１のはんだペーストは、それぞれ、はんだ付けにおいて端子を良好に接続できた。
【０１６９】
上述した実験５の結果によれば、はんだ成分としてＳｎ−３．５Ａｇはんだを用いる場合、硬化剤としてアジピン酸及びコハク酸を配合するとき、アジピン酸の含有率ａ（質量％）と、コハク酸の含有率ｃ（質量％）とについて、
ａ：ｃ＝（１００：０）〜（９５：５）（但しａ＋ｃ＝１００）
を満たすのが好ましい。
【０１７０】
上述した実験３〜５では、フラックスを、はんだ粉末に混合し、混合により得られたはんだペーストを用いてはんだ付けを行っている。これと異なり、はんだバンプを施した基板上にフラックスを塗布してはんだ付けを行っても、同様な作用及び効果が得られる。
【０１７１】
実験３〜５で調製したはんだペーストを利用しても、図２５に図示された電子回路装置と同様な電子回路装置を構成できることは自明である。勿論、実験３〜５のはんだペーストを利用して電子部品装置及び電子回路モジュールを構成することもできる。
【０１７２】
また、硬化剤として、互いに熱硬化速度の異なるカルボン酸を混合すると、接着性樹脂の熱硬化速度を変えることができる。従って、利用するはんだ成分に合わせてリフロー時間またはリフロー温度を変更できるようになる。例えば、アジピン酸とコハク酸の場合、コハク酸の熱硬化に必要な熱量は、アジピン酸の熱硬化に必要な熱量よりも少ないので、コハク酸の熱硬化速度は、アジピン酸の熱硬化速度よりも速い。従って、硬化剤としてアジピン酸とコハク酸とを混合すると、接着性樹脂（ビスフェノールＡ）の熱硬化速度を変更でき、リフロー時間またはリフロー温度を変更できる。他のカルボン酸の組み合わせ、例えば、アジピン酸とピメリット酸の場合も同様である。
【０１７３】
更に、混合するカルボン酸の組み合わせまたは混合比を変更することによっても、接着性樹脂の熱硬化速度を変えることができ、同様な作用及び効果が得られる。
【０１７４】
図示は省略するが、本発明に係るはんだペーストを用いる場合、本発明に係るフラックスを封止剤として用い、電子部品と部品搭載基板、半導体チップとチップ搭載基板及び電子回路モジュールとマザー基板とを、フラックスでなる封止剤によって接合することもできる。また、本発明に係るフラックスを用いた部品搭載基板において、本フラックスの上層部に一般的な封止剤を形成することもできる。
【０１７５】
【発明の効果】
以上述べたように、本発明によれば、次のような効果が得られる。
（ａ）実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
（ｂ）両面実装タイプの部品搭載基板において、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
（ｃ）フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
（ｄ）はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るフラックスを用いたチップ部品のはんだ付け方法を示す部分断面図である。
【図２】部品搭載基板にはんだ付けされたチップ部品の横押し強度試験方法を示す部分断面図である。
【図３】図２に示した部品横押し強度試験による結果を示す図である。
【図４】本発明に係るフラックスを含有するはんだペーストを用いた場合について、部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。
【図５】従来のロジン系フラックスを含有するはんだペーストを用いた場合について、部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。
【図６】図４に示す本発明に係るはんだ付け方法と、図５に示す従来のはんだ付け方法とについて、部品横押し強度試験の結果を示す図である。
【図７】本発明に係るフラックスを含有するはんだペーストを用いたはんだ付け方法を示す部分断面図である。
【図８】図７に示した本発明に係るはんだ付け方法によって、チップ部品を部品搭載基板上にはんだ付けした場合の外観を示す図であって、図７の８ー８線に沿った部分断面図である。
【図９】従来のロジン系フラックス含有のはんだペーストを用いたはんだ付け方法を示す部分断面図である。
【図１０】図９に示した従来のはんだ付け方法によって、チップ部品を部品搭載基板上にはんだ付けした場合の外観を示す図であって、図９の１０ー１０線に沿った部分断面図である。
【図１１】本発明に係るはんだペーストを用いてチップ部品をはんだ付けした場合と、従来のロジン系フラックス含有はんだペーストを用いてチップ部品をはんだ付けした場合のリフロー温度と部品横押し強度との関係を示す図である。
【図１２】本発明に係る電子回路モジュールの正面部分断面図である。
【図１３】図１２に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図１４】本発明に係る電子回路モジュールの別の例を示す正面部分断面図である。
【図１５】図１４に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図１６】ＲＤＣ測定結果を示すグラフである。
【図１７】本発明に係る電子回路装置の正面部分断面図である。
【図１８】図１７に示した電子回路装置のはんだ付け方法を説明する図である。
【図１９】本発明に係る電子回路装置の別の例を示す正面部分断面図である。
【図２０】図１９に示した電子回路装置のはんだ付け方法を説明する図である。
【図２１】ＲＤＣ測定結果を示すグラフである。
【図２２】マザー基板に対する電子回路モジュールのはんだ付け工程を示す正面部分断面図である。
【図２３】図２２に示した工程の次の工程を示す正面部分断面図である。
【図２４】図２３に示した工程の次の工程を示す正面部分断面図である。
【図２５】図２４に示した工程の次の工程を示す正面部分断面図である。
【図２６】マザー基板から電子回路モジュールを取り外す工程を示す正面部分断面図である。
【図２７】図２６に示した工程の次の工程を示す正面部分断面図である。
【図２８】サンプル２１、２２のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。
【図２９】サンプル５０〜５４のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。
【符号の説明】
１ 部品搭載基板
２１、２２ はんだバンプ
３ フラックス
４ チップ部品
８１、８２ はんだペースト
【発明の属する技術分野】
本発明は、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法に関する。
【０００２】
【従来の技術】
例えば、部品搭載基板に対する部品のはんだ付けに当たっては、周知のように、フラックスが用いられる。フラックスの主な機能は、部品搭載基板に設けられた金属導体及び部品のはんだ付け用金属の表面の酸化皮膜を除去し、はんだの濡れ性を向上させることにある。フラックスとしては、ロジンを主成分とするものが最もよく知られている。ロジンには、アビエチン酸、レボビマル酸等のカルボン酸が含まれており、カルボキシル基の働きにより、はんだ付けされる金属表面の酸化膜を除去する。
【０００３】
フラックスには、通常、上述したロジンの外、印刷性の向上及び仮止め強度を得る目的で、溶剤、可塑剤またはチキソ剤等の各種の添加物が配合される。例えば、特開平１１−１２１９１５号公報は、粘性を、アルコール添加によって調整するタイプのフラックスを開示している。
【０００４】
更に、別のフラックスとして、ミル規格で規定されているＲＭＡ（ハロゲンフリー）系フラックスも知られている。このフラックスの場合、リフロー後、フラックス等の洗浄工程が省略される。
【０００５】
上述したフラックスは、はんだ付け後は、はんだ付けされた部品の接着に関与せず、はんだ接合は、はんだ金属の溶融接合によって達成される。従って、はんだ付けされる金属間の接合強度は、はんだ接合面積に依存する。
【０００６】
ところが、各種電子機器において、高密度実装が進むにつれ、部品が小型化され、部品の配置間隔が狭ピッチ化され、これに伴い、はんだ接合面積の狭小化が急速に進展しつつあり、現段階でも、既に、十分なはんだ付け強度を確保することが困難になっている。しかも、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化は、更に進展する傾向にあり、はんだ接合面積のみによってはんだ接合強度を確保する従来手段では、この技術動向に対応することが、ますます困難になる傾向にある。
【０００７】
一般に、はんだ接合強度を確保する手段として、はんだのフィレット部を形成し、部品の端子と部品搭載基板上の導体（ランドまたははんだバンプ）とのはんだ接合面積を拡大する手段が採られている。ところが、高密度実装においては、フィレット部の接合面積も小さくなってしまうため、フィレット部による接合強度の増大手段も採りにくい。
【０００８】
また、例えば、各種の電子回路モジュールでは、両面実装タイプの部品搭載基板を用い、部品搭載基板の一面上に高温はんだを用いて部品をはんだ付け（通炉）した後、他面に部品を搭載し、再び通炉する。従って、部品搭載基板の他面側における部品のはんだ付けに当たっては、一面側の高温はんだよりも低い融点を持つ低温はんだを用いてはんだ付けする必要がある。従来、はんだの融点はＰｂの含有量によって調整するのが一般的であった。
【０００９】
ところが、地球環境保全の立場から、Ｐｂを含有しないはんだ（Ｐｂフリーはんだ）が要求され、そのようなはんだ組成の開発が盛んに行われている。しかし、Ｐｂフリーはんだで、従来の高温はんだに匹敵する高温融点のはんだ組成は、現在のところ、実用化されていない。理由として、Ｐｂフリーはんだ自体の融点が２２０℃前後と、共晶はんだに比較し、約４０℃も上昇するため、Ｐｂ以外の代替組成が見つからないからである。このため、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとることができず、部品を部品搭載基板上に実装する際、部品が浮動し、または脱落する等の不具合が生じる。
【００１０】
更に、半導体チップを用いた電子回路モジュールにおいては、半導体チップをチップ搭載基板にはんだ付けした後、封止剤を接合界面に流し込み、半導体チップと、チップ搭載基板とを封止剤で接着固定する作業が付加される。
【００１１】
ところが、封止剤注入時にフラックスの残渣が残っていると、フラックスのために、封止剤が半導体チップと基板との間の界面に十分に到達せず、接着力が発揮できない。そこで、封止剤を注入する前、フラックスを洗浄する工程が付加される。フラックスの洗浄は、通常、揮発性有機溶剤を用い、数回に分けて行なわれる。ところが、環境保全等の目的から、揮発性有機溶剤の使用が規制されており、フラックスの洗浄工程は、コストおよび環境保全の両面から、負担の大きい工程となっている。
【００１２】
更に、上述のようにして得られた電子回路モジュールをマザー基板に搭載して、電子回路装置を構成する場合、チップ搭載基板にセラミックを用い、マザー基板に有機樹脂基板を用いた組み合わせにおいては、搭載後の熱衝撃試験などにおいて、セラミック基板及び有機樹脂基板の熱膨張率の違いから、はんだ接合部に収縮応力が集中し、クラックが入り易く、接合寿命が短いとされている。よってはんだ接合強度向上を図るため、封止剤の注入を行ないたいが、マザー基板全体を、フラックス洗浄工程及び封止剤注入工程に付することは、かなりのコストアップを招くため、実際には行われていない。
【００１３】
【発明が解決しようとする課題】
本発明の課題は、実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することである。
【００１４】
本発明のもう一つの課題は、両面実装タイプの部品搭載基板において、両面側で用いられるはんだの融点差を十分にとらなくとも、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することである。
【００１５】
本発明の更にもう一つの課題は、フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【００１６】
本発明の更にもう一つの課題は、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することである。
【００１７】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るはんだ付け用フラックスは、接着性樹脂と硬化剤とを含有する。
【００１８】
本発明に係るフラックスは、接着性樹脂と、硬化剤とを含有するから、はんだ付け後に、接着性樹脂を、部品搭載基板と部品を固定する接着剤として機能させることができる。このため、衝撃や熱ストレスに対し、部品の剥離、脱落を防ぎ、はんだ接合の信頼性を向上させることができる。この点、はんだ付け後に、接着機能を持たない従来のロジン系フラックスと著しく異なる。
【００１９】
しかも、本発明に係るフラックスを使用することにより、フィレット部がなくても、十分な固着強度を確保できる。このため、部品搭載基板上に形成される部品接続用導体（ランド）に、フィレット部を生じさせるための領域を設ける必要がなくなるので、実装密度を向上させることが可能となる。
【００２０】
本発明に係るフラックスにおいて、接着性樹脂としては、多数の樹脂材料から、温度に応じて、高い接着力を示す樹脂を選択し、これを接着性樹脂として用いることができる。従って、両面実装タイプの部品搭載基板の１面目に本発明に係るフラックスを用いて、部品をはんだ付けした後、部品搭載基板の２面目に通常の共晶はんだを用い、リフロー炉を通炉した場合でも、１面目に搭載された部品がシフティング、マンハッタン現象（部品立ち現象）または脱落等の不具合を起こすことはない。勿論、１面目及び２面目の両はんだ付け処理において、本発明に係るフラックスを用いることができる。
【００２１】
本発明に係るフラックスは液状またはペーストの形態を採ることができる。このようなフラックスは、印刷、ディスペンサー塗布、スプレー、はけ塗り等の手段によって、部品搭載基板等に容易に塗布できる。
【００２２】
本発明に係るフラックスにおいて、好ましい接着性樹脂は、熱硬化性樹脂である。熱硬化性樹脂の具体例としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂または変性樹脂またはアクリル樹脂から選択された少なくとも１種を挙げることができる。例示された樹脂材料の種類及び配合量は、接着温度帯及び目標とする皮膜硬度等に応じて選択することができる。
【００２３】
硬化剤は、接着性樹脂を硬化させるものであればよい。好ましくは、カルボン酸を含む。カルボン酸を含む硬化剤は、熱硬化性樹脂に対する硬化作用のみならず、はんだ付けされる金属表面の酸化膜を除去するフラックス作用も兼ね備える。
【００２４】
本発明に係るフラックスは、溶剤、可塑剤及びチキソ剤等を含んでいてもよい。溶剤は、接着性樹脂の硬化温度及び硬化速度を調整すると共に、塗布形態に応じて粘度を調整するために加えられる。可塑剤及びチキソ剤も、塗布形態に応じて、粘度を調整するために加えられる。溶剤、可塑剤及びチキソ剤等は、その使用目的に合うように、配合量が選択される。
【００２５】
本発明に係るフラックスは、接着性樹脂、還元作用をもたらす有機酸、カルボン酸、溶剤または硬化剤を封入したマイクロカプセルの形態であってもよい。
【００２６】
更に、本発明に係るフラックスは、はんだ粉末と混合して、はんだペーストを構成するために用いることもできる。はんだ粉末は、Ｓｎ、Ｃｕ、Ａｇ、Ｓｂ、Ｐｂ、Ｉｎ、Ｚｎ及びＢｉから選択することができる。Ｐｂフリーのはんだペーストを得る場合には、はんだ粉末はＰｂ以外のはんだ粉末で構成する。
【００２７】
本発明は、更に、上述したフラックスを用いた電子部品装置、電子回路モジュール及び電子回路装置を開示する。まず、本発明に係る電子部品装置は、少なくとも１つの電子部品と、部品搭載基板と、はんだ付け用フラックスとを含む。前記電子部品は、部品搭載基板の上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記電子部品と前記部品搭載基板との間に介在し、両者を接着している。
【００２８】
前記電子部品と前記部品搭載基板との間に介在するはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能する。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置を得ることができる。
【００２９】
次に、本発明に係る電子回路モジュールは、半導体チップと、チップ搭載基板と、はんだ付け用フラックスとを含む。前記半導体チップは、少なくとも１つの半導体素子を含み、チップ搭載基板の上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記半導体チップと前記チップ搭載基板との間に介在し、両者を接着している。
【００３０】
前記半導体チップと前記チップ搭載基板との間に介在するはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能する。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００３１】
更に、本発明に係る電子回路装置は、電子回路モジュールと、マザー基板と、はんだ付け用フラックスとを含む。前記電子回路装置は、前記マザー基板上にはんだ付けされている。前記はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有し、前記半導体チップと前記マザー基板との間に介在し、両者を接着している。このはんだ付け用フラックスは洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要としないから、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００３２】
本発明は、更に、上述したフラックス及びはんだペーストを用いたはんだ付け方法についても開示する。
【００３３】
【発明の実施の形態】
＜フラックス、電子部品装置＞
実施例１
熱硬化性樹脂としてビスフェノールＡを用い、硬化剤にはカルボン酸の無水物を使用した。熱硬化性樹脂及び硬化剤の配合比は重量比で１：１とした。また、粘性を確保するために、少量の溶剤及びチクソ剤を配合した。
【００３４】
上記組成にて調製したフラックス３を、予め、はんだバンプ２１、２２を施した部品搭載基板１（図１（ａ）参照）の上に塗布（図１（ｂ）参照）した。次に、図１（ｃ）に示すように、長さ１ｍｍ、幅０．５ｍｍのチップ状の電子部品４を搭載した。電子部品４は、基体４０の相対する両端に端部電極４１、４２を有し、端部電極４１、４２がはんだバンプ２１、２２上に位置するようにして、部品搭載基板１上に配置した。電子部品４を搭載した部品搭載基板１を、リフロー炉に通炉し、電子部品４の基体４０の両端に設けられた端部電極４１、４２をはんだバンプ２１、２２にはんだ接合した。これにより、本発明に係る電子部品装置が得られる。フラックス３は、電子部品４と部品搭載基板１との間に生じる間隔に充填され、接着性はんだ付け用フラックスとして機能する。得られた電子部品装置について、図２に示すように、電子部品４を横方向Ｆ１に押し、部品横押し強度を測定した。
【００３５】
比較例１
比較のために、従来のロジン系フラックスを用い、図１に従って部品を搭載し、はんだ付け処理を行い、次に、図２に示した試験方法に従い、部品横押し強度を測定した。
【００３６】
図３は横押し強度試験結果を示している。図３に示すように、従来のロジンフラックスを用いた比較例１の横押し強度平均値は８００ｇ程度であったが、本発明に係るフラックスを使用した実施例１では、平均値１６００ｇ程度の横押し強度を得ることができた。
【００３７】
電子部品４と部品搭載基板１との間に生じる間隔に充填されているフラックスは、接着性樹脂と、硬化剤とを含有しており、接着性接着剤として機能する。このフラックス（はんだ付け用フラックス）３は洗浄する必要がなく、そのまま接着はんだ付け用フラックスとして用いることができる。従って、フラックス洗浄工程を必要としない製造コストの安価な電子部品装置を得ることができる。しかも、フラックス３で構成されるはんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着性はんだ付け用フラックスとして機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置を得ることができる。
【００３８】
実施例２
実施例１で調製したフラックスと、はんだ粉末とを混合し、はんだぺーストを調製した。はんだ粉末に対するフラックスの配合量は１０ｗｔ％とした。このはんだペーストを用いて、チップ部品を部品搭載基板上にはんだ付けした。図４（ａ）〜（ｃ）は部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する。
【００３９】
上述した部品搭載基板１のランドの上に、本発明に係るはんだペースト８１（８２）を塗布した（図４（ａ）参照）。はんだペースト８１（８２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００４０】
そして、はんだペースト８１（８２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図４（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図４（ｃ）参照）。これにより、本発明に係る電子部品装置が得られる。
【００４１】
この後、図２に示した方法に従って横押し強度を測定した。図４（ｃ）において、参照符号３は、はんだペースト８１（８２）に含まれていた本発明に係るフラックスを示し、端部電極４１、４２の外側でフィレット状になる。
【００４２】
比較例２
比較のため、従来のロジン系フラックスを含むはんだペーストを用い、チップ部品を部品搭載基板にはんだ付けした。はんだ粉末に対するロジン系フラックスの配合量は１０ｗｔ％とした。
【００４３】
図５（ａ）〜（ｃ）は部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。図示するように、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層した２つのランドを有する。この部品搭載基板１のランドの上に、ロジン系フラックスを含有するはんだペースト９１（９２）を塗布した（図５（ａ）参照）。
【００４４】
そして、ロジン系フラックスを含有するはんだペースト９１（９２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図５（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図５（ｃ）参照）。この後、図２に示した方法に従って、部品横押し強度を測定した。
【００４５】
図６は実施例２及び比較例２の部品横押し強度試験の結果を示す図である。図示するように、比較例２の横押し強度の平均値は６００ｇ程度であったが、実施例２では平均値１５００ｇ程度の強度を得ることができた。
【００４６】
実施例３
実施例１で調製したフラックスと、はんだ粉末とを混合し、はんだぺ一ストを調製した。はんだ粉末に対するフラックスの配合量は、２０〜４５ｗｔ％まで増やした。
【００４７】
このはんだぺ一ストを用い、図７に従って、電子部品４を部品搭載基板１に搭載し、はんだ付けした。図７を参照して具体的に述べると、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する（図７（ａ）参照）。
【００４８】
上述した部品搭載基板１のランドの上に、本発明に係るはんだペースト８１（８２）を塗布した（図７（ａ）参照）。はんだペースト８１（８２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００４９】
そして、はんだペースト８１（８２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図７（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図７（ｃ）参照）。これにより、本発明に係る電子部品装置が得られる。
【００５０】
はんだ付け後の外観は、図８に示す通りである。図８は図７（ｃ）の８ー８線に沿った断面図である。実施例３では、意図的にフラックス含有量を増やしたはんだぺ一ストを用いたものであるが、実質、はんだ量が少なくて済み、電子部品４は、図８に示すように、傾斜することなく、正常な状態ではんだ付けされた。図７（ｃ）及び図１０において、参照符号３は、はんだペースト８１（８２）に含まれていた本発明に係るフラックスを示し、端部電極４１、４２の外側でフィレット状になる。
【００５１】
また、本発明に係るフラックスを含有するはんだペーストを用いたことにより、はんだ付け後の電子部品４の周辺を、フラックスが覆い、部品横押し強度の向上も認められた。このように、はんだぺ一スト中のフラックス含有率を故意に向上させることにより、はんだ厚みを、はんだぺ一ストによって制御も可能となる。特に、フラックスの含有量が３５ｗｔ％以上の領域で、斜めはんだ付けを回避し、かつ、従来品と同等以上の接合強度を得ることができた。
【００５２】
比較例３
比較のために、従来のロジン系フラックス含有のはんだペーストを用い、図９に従って、電子部品４を部品搭載基板１に搭載し、はんだ付けした。図９を参照して具体的に述べると、部品搭載基板１は、Ｃｕ膜５１（５２）、Ｎｉ膜６１（６２）及びＡｕ膜７１（７２）を順次に積層して形成した２つのランドを有する（図９（ａ）参照）。
【００５３】
上述した部品搭載基板１のランドの上に、ロジン系フラックス含有のはんだペースト９１（９２）を塗布した（図９（ａ）参照）。はんだペースト９１（９２）の塗布に当たっては、厚み１００μｍのメタルマスクを用いて印刷した。メタルマスクの開口寸法は０．５ｍｍ×０．３ｍｍとし、電子部品４の搭載されるランド寸法と同寸法とした。
【００５４】
そして、はんだペースト９１（９２）の上に、長さ１ｍｍ、幅０．５ｍｍの電子部品４を搭載（図９（ｂ）参照）し、リフロー炉に通炉することにより、電子部品４を部品搭載基板１上にはんだ付けした（図９（ｃ）参照）。
【００５５】
リフローはんだ付け後の外観は、図１０に示す通りである。図１０は図９（ｃ）の１０ー１０線に沿った部分断面図である。図１０に示すように、従来のロジン系フラックス含有はんだぺ一ストではんだ付けしたものは、はんだ量が多すぎ、電子部品４が斜めにはんだ付けされた。図９（ｃ）及び図１０において、参照符号９３は、はんだペースト９１（９２）に含まれていたロジン系フラックスを示す。
【００５６】
実施例４
フラックスの配合組成について検討した。接着性樹脂として、液状エポキシ樹脂を用い、硬化剤としてアビエチン酸（カルボン酸）を用いた。液状エポキシ樹脂に対し、アビエチン酸を、表１に示す重量比で配合した。このフラックスを基板上に塗布し、２３０℃のリフロー炉に通炉し、樹脂硬化膜について検証した。
表１に示すように、液状エポキシ樹脂１ｗｔ％に対し、アビエチン酸１ｗｔ％の配合比のとき、硬い硬化膜となり、最も良好な結果が得られる。その他の配合比では、硬化しなかったり、ゲル状になったり、あるいは弾性硬化膜になったりするので、適当でない。リフロー温度に対しては、エポキシ樹脂の配合比、或いは、エポキシ樹脂の分子量、官能基数を変え、硬化剤（カルボン酸）の種類を検討すれば、任意の温度で、所望の硬化膜（接着性）を得ることができる。
【００５８】
実施例５
実施例４で調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。はんだ粉末としては、Ｓｎ（９６．５）Ａｇ（３．５）を用いた。フラックスの含有量は２５ｗｔ％とした。これを実施例５とする。
【００５９】
図１１は実施例５のはんだペーストを用いてチップ部品をはんだ付けした場合、及び、従来のロジン系はんだペーストを用いてチップ部品をはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。図において、曲線Ｌ１は実施例５のはんだペーストを用いた場合の特性、曲線Ｌ２は従来のロジン系はんだペーストを用いた場合の特性である。
【００６０】
図１１に示すように、フラックスを含有するはんだぺ一ストは、２２０〜２６０℃のリフロー温度範囲において、従来のロジン系はんだペーストよりも高い接合強度を示す。特に、リフロー温度２３０℃以上で高い接合強度を確保することができた。
【００６１】
実施例６
実施例５に示したはんだペーストを用いて、チップ部品を部品搭載基板にはんだ付けし、本発明に係る電子部品装置を得た。この後、部品搭載基板とチップ部品の端子極の接合性について観察したところ、フラックスを含有するはんだペーストは、ロジン系はんだペーストと同様の接合性を有していた。因に、従来の導電性接着剤や異方性導電ぺ一ストを上記フラックスと同様に評価した場合、部品搭載基板と部品の端子との接合は得られなかった。
【００６２】
上記実施例では、部品搭載基板１の一面に電子部品４を搭載する例を示したが、部品搭載基板１の両面に電子部品４を搭載することができる。この場合、部品搭載基板１の一面上に、本発明に係るはんだペーストによるはんだ付け処理を実行した後、部品搭載基板１の他面上で、本発明に係るはんだペーストとは異なるはんだ、例えば、従来のロジン系はんだペーストを用いて、電子部品４をはんだ付けすることができる。これとは異なって、部品搭載基板１の両面側において、本発明に係るはんだペーストを用いて、電子部品４をはんだ付けすることもできる。何れの場合も、電子部品４がシフティング、マンハッタン現象（部品立ち現象）または脱落等の不具合を起こすことはない。
【００６３】
＜電子回路モジュール＞
本発明に係る電子回路モジュールは、既に述べた電子部品装置との対比において、電子部品が、半導体チップに置き換わる点、及び、部品搭載基板がチップ搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路モジュールの基本構成は、実質的に、電子部品装置に開示されている。用いられる半導体チップには、特に限定はない。半導体チップには、一般には、半導体素子（図示しない）または受動回路素子が含まれる。チップサイズパッケージ（ＣＳＰ）と称される電子回路モジュールも、当然用いることができる。
【００６４】
図１２は本発明に係る電子回路モジュールの正面部分断面図である。図示された電子回路モジュールは、半導体チップ１００と、チップ搭載基板２００と、はんだ付け用フラックス４００とを含む。図示された半導体チップ１００は、下面等の適当な位置に、適当数の端子電極１１０、１２０が形成してあって、この端子電極１１０、１２０を、はんだ２１０、２２０によって、チップ搭載基板２００の上のランド２３０、２４０に接合してある。
【００６５】
チップ搭載基板２００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。チップ搭載基板２００の内部には、一般に、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されている。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【００６６】
はんだ付け用フラックス４００は、接着性樹脂と、硬化剤とを含有し、半導体チップ１００と、チップ搭載基板２００との間に介在し、両者を接着している。はんだ付け用フラックス４００は接着剤として機能する。
【００６７】
図示実施例において、はんだ付け用フラックス４００は、半導体チップ１００とチップ搭載基板２００との間の隙間を、ほぼ埋めるように充填されている。
【００６８】
既に述べたように、はんだ付け用フラックス４００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００６９】
図１３は図１２に示したＣＳＰ（チップサイズパッケ−ジ）等の電子回路モジュールのはんだ付け方法を説明する図である。このはんだ付け方法は、図１に示したはんだ付け方法を、電子回路モジュールのはんだ付けに適用したものに相当する。既に述べたように、接着性樹脂と、硬化剤とを含有するフラックス４００を、予め、はんだバンプ２１０、２２０を形成したチップ搭載基板２００の上に塗布する。はんだバンプ２１０、２２０はチップ搭載基板２００の表面に設けられたランド２３０、２４０の上に形成されている。フラックス４００の詳細は、既に述べた通りである。
【００７０】
そして、このチップ搭載基板２００の上に半導体チップ１００を搭載する。半導体チップ１００は、端子電極１１０、１２０がはんだバンプ２１０、２２０上に位置するようにして、チップ搭載基板２００上に配置する。その後、半導体チップ１００を搭載したチップ搭載基板２００を、リフロー炉に通炉し、半導体チップ１００の基体４０の両端に設けられた端子電極１１０、１２０をはんだバンプ２１０、２２０にはんだ接合する。これにより、図１２に示した電子回路モジュールが得られる。
【００７１】
図１４は本発明に係る電子回路モジュールの別の例を示す正面部分断面図である。図において、図１２に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。図示実施例において、はんだ付け用フラックス４００は、半導体チップ１００とチップ搭載基板２００との間に介在し、はんだバンプ２１０、２２０の周りで、両者を接着している。
【００７２】
この場合も、はんだ付け用フラックス４００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路モジュールを得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路モジュールを得ることができる。
【００７３】
図１５は図１４に示した電子回路モジュールのはんだ付け方法を説明する図である。このはんだ付け方法は、図４〜８に示したはんだ付け方法を、電子回路モジュールのはんだ付けに適用したものに相当する。既に述べた組成のはんだ粉末含有フラックス４１０、４２０を、予め、チップ搭載基板２００の表面に設けられたランド２３０、２４０の上に塗布する。
【００７４】
そして、このチップ搭載基板２００の上に半導体チップ１００を搭載する。半導体チップ１００は、端子電極１１０、１２０がはんだ粉末含有フラックス４１０、４２０上に位置するようにして、チップ搭載基板２００上に配置する。半導体チップ１００を搭載したチップ搭載基板２００を、リフロー炉に通炉し、半導体チップ１００の両端に設けられた端子電極１１０、１２０をはんだ粉末含有フラックス４１０、４２０に含まれるはんだ成分によりはんだ接合する。
【００７５】
接合状態では、はんだ粉末含有フラックス４１０、４２０に含まれる接着性樹脂及び硬化剤が、半導体チップ１００とチップ搭載基板２００との間に介在し、はんだバンプ２１０、２２０の周りで、両者を接着する。これにより、図１４に示した電子回路モジュールが得られる。図１５において、はんだ粉末含有フラックス４１０、４２０の量を増加させることにより、図１２に図示したように、はんだ付け用フラックス４００が、半導体チップ１００とチップ搭載基板２００との間の隙間を、ほぼ埋めるように充填した構造を実現することもできる。
【００７６】
次に具体的な実施例及び比較例を挙げて説明する。
【００７７】
実施例７
まず、次の組成になる熱硬化性フラックス入りのはんだぺ一ストを調製した。
【００７８】
フラックス：ビスフエノールＡ樹脂／無水フタル酸を質量比１対１で混合し、溶剤を１０質量％添加したもの
はんだ粉末：Ｓｎ−３．５Ａｇ
上記はんだ粉末に対し、上記フラックスを、１０質量％の割合で添加した。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、フラックスの配合量も任意に選択できる。
【００７９】
上述した熱硬化性フラックス入りのはんだぺ一ストを、スクリーン印刷法により、有機系チップ搭載基板上に塗布した。スクリーン印刷に当たっては、メタルマスタ厚み１００μｍのスクリーンを用いた。
【００８０】
次に、予め、はんだバンプが形成されている半導体チップを有機系チップ搭載基板上に載せ、リフロー炉に通炉した。リフロー温度は、最高温度２４０℃とし、２２０℃以上の通炉時間を３０秒とした。
【００８１】
比較例７
比較のため、封止剤を用いた従来品、および、封止剤を用いない従来品を用意した。
【００８２】
＜試験＞
実施例７に係る電子回路モジュール、及び、２種の従来電子回路モジュールを熱衝撃試験に付した。熱衝撃試験は、（一５５℃）を０．５時間保持し、次に（＋１２５℃）を０．５時間保持し、これを１サイクルとし、２０００サイクルまで行った。その後に、はんだ接続部分における直流抵抗（ＲＤＣ）を測定した。
【００８３】
図１６はＲＤＣ測定結果を示すグラフである。図１６において、横軸に熱衝撃サイクル（サイクル）を採り、縦軸にＲＤＣ（Ω）を採ってある。特性Ｌ１１は封止剤を用いない従来品の特性、特性Ｌ１２は封止剤を用いた従来品の特性、特性Ｌ１３は本発明に係る実施例７の特性である。
【００８４】
図１６において、封止剤を用いなかった従来品は、特性Ｌ１１で示されているように、１５００サイクルを越えると、ＲＤＣが急激に増大しており、ＲＤＣが劣化している。これに対して、本発明に係る実施例７は、特性Ｌ１３で示されるように、２０００サイクルを経過してもＲＤＣの劣化は見られなかった。これは、封止剤を用いた従来品の特性Ｌ１２と同等の特性である。
【００８５】
＜電子回路装置＞
本発明係る電子回路装置は、既に述べた電子部品装置との対比において、電子部品が、電子回路モジュールに置き換わる点、及び、部品搭載基板がマザー基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路装置の基本構成は、実質的に、電子部品装置に開示されている。
【００８６】
図１７は本発明に係る電子回路装置の正面部分断面図である。図示された電子回路装置は、電子回路モジュール３００と、マザー基板５００と、はんだ付け用フラックス６００とを含む。
【００８７】
電子回路モジュール３００は、従来タイプの電子回路モジュールを用いることもできるが、好ましくは、図１２、１４に示した構造のものを用いる。電子回路モジュール３００は、下面等の適当な位置に、適当数の端子電極２５０、２６０が形成してあって、この端子電極２５０、２６０を、はんだバンプ５１０、５２０によって、マザー基板５００の上のランド５３０、５４０に接合してある。
【００８８】
マザー基板２００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。マザー基板５００の内部には、単層または複数層の導体パターン、及び、厚み方向に設けられたビヤホール等が形成されることがある。導体パターンは、単に、回路引き回しのために備えられる他、キャパシタまたはインダクタ等を構成するために備えられることもある。
【００８９】
はんだ付け用フラックス６００は、接着性樹脂と、硬化剤とを含有し、電子回路モジュール３００と、マザー基板５００との間に介在し、両者を接着している。はんだ付け用フラックス６００は、接着剤として機能する。図示実施例において、はんだ付け用フラックス６００は、電子回路モジュール３００とマザー基板５００との間の隙間を、ほぼ埋めるように充填されている。
【００９０】
はんだ付け用フラックス６００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックスは、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００９１】
図１８は図１７に示した電子回路装置のはんだ付け方法を説明する図である。このはんだ付け方法は、図１に示したはんだ付け方法を、電子回路装置のはんだ付けに適用したものに相当する。既に述べたように、接着性樹脂と、硬化剤とを含有するフラックス６００を、予め、はんだバンプ５１０、５２０を形成したマザー基板５００の上に塗布する。フラックス６００ははんだ粉末を含有しない。
【００９２】
はんだバンプ５１０、５２０はマザー基板５００の表面に設けられたランド５３０、５４０の上に形成されている。そして、このマザー基板５００の上に電子回路モジュール３００を搭載する。電子回路モジュール３００は、端子電極２５０、２６０がはんだバンプ５１０、５２０上に位置するようにして、マザー基板５００上に配置する。電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００の端子電極２５０、２６０をはんだバンプ５１０、５２０にはんだ接合する。これにより、図１７に示した電子回路装置が得られる。
【００９３】
図１９は本発明に係る電子回路装置の別の例を示す正面部分断面図である。図において、図１７に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。図示実施例において、はんだ付け用フラックス６００は、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着している。
【００９４】
この場合も、はんだ付け用フラックス６００は洗浄する必要がなく、そのまま接着剤として用いることができる。従って、フラックス洗浄工程を必要とせず、製造コストの安価な電子回路装置を得ることができる。しかも、はんだ付け用フラックス６００は、はんだ粉末を含む他、接着性樹脂と、硬化剤とを含有しており、接着剤として機能するから、はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子回路装置を得ることができる。
【００９５】
図２０は図１９に示した電子回路装置のはんだ付け方法を説明する図である。このはんだ付け方法は、図４〜８に示したはんだ付け方法を、電子回路装置のはんだ付けに適用したものに相当する。既に述べた組成にて調製したはんだ粉末含有フラックス６１０、６２０を、予め、マザー基板５００の表面に設けられたランド５３０、５４０の上に塗布する。そして、このマザー基板５００の上に電子回路モジュール３００を搭載する。電子回路モジュール３００は、端子電極２５０、２６０がはんだ粉末含有フラックス６１０、６２０上に位置するようにして、マザー基板５００上に配置する。
【００９６】
次に、電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００に設けられた端子電極２５０、２６０をはんだ粉末含有フラックス６１０、６２０に含まれるはんだ成分によりはんだ接合する。はんだ粉末含有フラックス６１０、６２０に含まれる接着性樹脂及び硬化剤が、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着する。これにより、図１９に示した電子回路装置が得られる。図２０において、はんだ粉末含有フラックス６１０、６２０の量を増加させることにより、図１７に図示したように、はんだ付け用フラックス６００が、電子回路モジュール３００とマザー基板５００との間の隙間を、ほぼ埋めるように充填した構造を実現することもできる。
【００９７】
次に具体的な実施例を挙げて説明する。
【００９８】
実施例８
まず、次の組成になる熱硬化性フラックス入りのはんだぺ一ストを調製した。
【００９９】
フラックス：ビスフエノールＡ樹脂／無水フタル酸を質量比１対１で混合し、溶剤を１０質量％添加したもの
はんだ粉末：Ｓｎ−３．５Ａｇ
上記はんだ粉末に対し、上記フラックスを、１０質量％の割合で添加した。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、フラックスの配合量も任意に選択できる。
【０１００】
マザー基板としては、有機系マザー基板を用いた。電子回路モジュールは、有機系のチップ搭載基板を用い、その上に半導体チップを搭載したものを用いた。有機系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０１】
上述した熱硬化性フラックス入りのはんだぺ一ストを、スクリーン印刷法により、有機系チップ搭載基板上に塗布した。スクリーン印刷に当たっては、メタルマスタ厚み１００μｍのスクリーンを用いた。
【０１０２】
次に、電子回路モジュールを、有機系マザー基板上に載せ、リフロー炉に通炉した。リフロー温度は、最高温度２４０℃とし、２２０℃以上の通炉時間を３０秒とした。
【０１０３】
実施例９
電子回路モジュールのチップ搭載基板を、セラミック基板とした他は、実施例８と同様にして、電子回路装置を製造した。
【０１０４】
比較例８
電子回路モジュールのチップ搭載基板を有機系材料によって構成し、この電子回路モジュールを、従来のフラックスを用いて、有機系マザー基板にはんだ付けした。有機系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０５】
比較例９
電子回路モジュールのチップ搭載基板をセラミック材料によって構成し、この電子回路モジュールを、従来のフラックスを用いて、有機系マザー基板にはんだ付けした。セラミック系チップ搭載基板の下面に備えられた端子電極の表面には、有機系マザー基板とはんだ付けが可能なように、Ａｕめっき処理を施した。
【０１０６】
＜試験＞
実施例８、９に係る電子回路モジュール、及び、比較例８、９に係る従来電子回路モジュールを熱衝撃試験に付した。熱衝撃試験は、（一５５℃）を０．５時間保持し、次に（＋１２５℃）を０．５時間保持し、これを１サイクルとし、２０００サイクルまで行った。その後に、はんだ接続部分における直流抵抗（ＲＤＣ）を測定した。
【０１０７】
図２１はＲＤＣ測定結果を示すグラフである。図２１において、横軸に熱衝撃サイクル（サイクル）を採り、縦軸にＲＤＣ（Ω）を採ってある。特性Ｌ２１は比較例９の特性、特性Ｌ２２は実施例８、９及び比較例８の特性である。
【０１０８】
図２１において、電子回路モジュールのチップ搭載基板がセラミック材料でなり、マザー基板が有機材料でなる比較例９は、特性Ｌ２１で示されているように、１０００サイクルを越えると、ＲＤＣが急激に増大し、ＲＤＣが劣化する。これに対して、本発明に係る実施例８、９は、特性Ｌ２２で示されるように、２０００サイクルを経過してもＲＤＣの劣化は見られなかった。特に、実施例９の特性Ｌ２２と、比較例９の特性Ｌ２１との対比から明らかなように、電子回路モジュールのチップ搭載基板を、セラミック基板とし、マザー基板を有機樹脂基板とした場合、従来は著しいＲＤＣの劣化を招いていた（特性Ｌ２１参照）が、本発明によれば、このような基板の組み合わせにおいても、ＲＤＣの劣化を阻止できる（特性Ｌ２２参照）という優れた効果が得られる。
【０１０９】
上述したように、本発明では、フラックスに含まれる接着性樹脂を利用して、電子部品を部品搭載基板に接着する。この後、電子部品と部品搭載基板とが接着された状態で、はんだ付けの状態を検査する検査工程に付される。はんだ付け不良の場合、部品搭載基板から電子部品を取り外し、その電子部品を、再度、部品搭載基板にはんだ付けしたい。もし、部品搭載基板から電子部品を取り外すことができないならば、電子部品及び部品搭載基板は、廃棄することになり、コストの増大または歩留まりの低下を招く。そこで、本発明のフラックス及びはんだペーストは、はんだ付けの後で部品搭載基板から電子部品を取り外すことのできるものであることが好ましい。
【０１１０】
また、最近、地球環境保全の立場から、Ｐｂを含有しないはんだ（Ｐｂフリーはんだ）が導入されつつあり、様々な組成のはんだ成分が利用されるようになっている。はんだ成分は、その組成により、融点が異なるので、利用するはんだ成分の組成に応じて、様々な値のリフロー温度を設定しなければならない。このため、設定される任意のリフロー温度に応じて接着性樹脂を硬化できる技術が必要である。
【０１１１】
ここでは、電子部品を、部品搭載基板にはんだ付けする場合を例にとって説明したが、半導体チップをチップ搭載基板にはんだ付けする場合、及び、電子回路モジュールをマザー基板にはんだ付けする場合も同様である。
【０１１２】
次に、上述した問題点を解決するフラックス及びはんだペーストの構成を開示する。まず、フラックスにおいて、硬化剤は、少なくとも２種のカルボン酸を含み、これらのカルボン酸は、互いに異なる融点を有する。融点の低いカルボン酸は、リフロー温度で硬化剤として機能する。また、融点の高いカルボン酸は、リフロー温度より高いリペア温度で接着性樹脂の粘度を低下させる。
【０１１３】
フラックスの温度を、リペア温度前後に上昇させると、融点の高いカルボン酸も溶融し、接着性樹脂の粘度が低下するので、部品搭載基板から電子部品を取り外すことができる。従って、接着機能を保持しながら、従来のロジンフラックスと同様に電子部品をリペアすることができる。このような組成の接着性フラックスは、電子回路モジュール等の高価な大型パッケージ品をはんだ付けする場合、特に有益である。
【０１１４】
しかも、互いに融点の異なるカルボン酸を混合することにより、接着性樹脂の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。
【０１１５】
更に、混合するカルボン酸の組み合わせまたは混合比を変更することによっても、接着性樹脂の熱硬化温度を変えることができ、同様な作用及び効果が得られる。
【０１１６】
次に、はんだペーストは、上述の構成のフラックスと、はんだ粉末とを含む。従って、このはんだペーストも、上述の構成のフラックスと同様な作用及び効果を得られる。
【０１１７】
上述した作用及び効果を、実験を参照して具体的に説明する。まず、リペア性に優れたフラックス及びはんだペーストを得るため、次のような実験１を行った。
【０１１８】
実験１：複数種のカルボン酸の組み合わせによるリペア性の獲得
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、２種類のカルボン酸、具体的には、アジピン酸とピメリット酸とを用いた。アジピン酸及びピメリット酸はカルボン酸の範疇に含まれる。アジピン酸とピメリット酸とは、融点が互いに異なる。具体的には、アジピン酸の融点は１５３℃、ピメリット酸の融点は２７９℃である。ビスフェノールＡとアジピン酸とピメリット酸とを、下記の表２に示す配合比（質量％）で配合し、サンプル１〜４のフラックスを調製した。サンプル１〜４のフラックスは、アジピン酸の含有率をａ（質量％）とし、ピメリット酸の含有率をｂ（質量％）としたとき、
ａ：ｂ＝（５０：５０）〜（９５：５）（但しａ＋ｂ＝１００）
の範囲で変化させてある。また、ビスフェノールＡとアジピン酸とを、下記の表２に示す配合比（質量％）で配合し、サンプル５のフラックスを調製した。
次に、調製した各サンプル１〜５のフラックスに、はんだ粉末を混合し、はんだペーストを調製した。はんだ粉末としてはＳｎ−３．５Ａｇを用いた。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。また、はんだ粉末に対するフラックスの配合量は２５質量％とした。フラックスの配合量も任意に選択できる。
【０１２０】
上記組成において製作したはんだぺ一ストを用いて、マザー基板上に電子回路モジュールをはんだ付けした。図２２〜図２５は、マザー基板に対する電子回路モジュールのはんだ付け工程を示す正面部分断面図である。図において、図１９に図示された構成部分と同一の構成部分には、同一の参照符号を付してある。
【０１２１】
図２２に示すように、マザー基板５００の表面には、ランド５３０、５４０が設けられている。マザー基板５００は、セラミック基板、有機樹脂基板またはそれらの組み合わせによって構成することができる。図示のマザー基板５００は、有機樹脂基板でなる。
【０１２２】
図２３に示すように、マザー基板５００のランド５３０、５４０の上に、実施例１０のはんだペースト６１０、６２０を塗布した。はんだペースト６１０、６２０の塗布に当たっては、メタルマスクを用いて印刷した。
【０１２３】
そして、図２４に示すように、マザー基板５００の上に電子回路モジュール３００を搭載した。図示の電子回路モジュール３００は、図１２に図示された電子回路モジュールと同様な構成である。電子回路モジュール３００は、ＬＧＡ構造品と称されるＣＳＰ（チップサイズパッケージ）の電子回路モジュールである。電子回路モジュール３００のチップ搭載基板２００はセラミック基板でなる。図２４に示すように、電子回路モジュール３００は、端子電極２５０、２６０がはんだペースト６１０、６２０上に位置するようにして、マザー基板５００上に配置した。
【０１２４】
次に、電子回路モジュール３００を搭載したマザー基板５００を、リフロー炉に通炉し、電子回路モジュール３００に設けられた端子電極２５０、２６０をはんだペースト６１０、６２０に含まれるはんだ成分によりはんだ接合した。はんだペースト６１０、６２０に含まれる接着性樹脂及び硬化剤が、電子回路モジュール３００とマザー基板５００との間に介在し、はんだバンプ５１０、５２０の周りで、両者を接着する。これにより、図２５に示すように、本発明に係る電子回路装置が得られる。図２５において、参照符号６００は、はんだペースト６１０（６２０）に含まれていた実施例１０のフラックスを示し、端子電極２５０、２６０の外側でフィレット状になる。
【０１２５】
上述したように、フラックス６００は、接着性樹脂と、硬化剤とを含んでいる。硬化剤は、アジピン酸と、ピメリット酸とを含み、アジピン酸と、ピメリット酸は、互いに異なる融点を有する。融点の低いアジピン酸は、リフロー温度で硬化剤として機能する。融点の高いピメリット酸は、リフロー温度より高いリペア温度で接着性樹脂の粘度を低下させる。
【０１２６】
以下、具体的に、サンプル１〜５のフラックスについて述べる。サンプル５のフラックスを用いた場合、リフロー炉に通炉することにより、フラックスに含まれるアジピン酸が溶融し、はんだが溶融した。この結果、マザー基板のランドと、電子回路モジュールの端子電極とが接合された。
【０１２７】
サンプル１、２のフラックスを用いた場合、リフロー炉に通炉しても、フラックスに含まれるピメリット酸の硬化が進行し、はんだが溶融しなかった。このため、マザー基板のランドと電子回路モジュールの端子電極とが接合されなかった。
【０１２８】
サンプル３、４のフラックスを用いた場合、リフロー炉に通炉することにより、フラックス６００に含まれるアジピン酸が溶融し、はんだが溶融した。この結果、マザー基板５００のランド５３０、５４０と、電子回路モジュール３００の端子電極２５０、２６０とが接合された。
【０１２９】
図２６、図２７は、マザー基板から電子回路モジュールを取り外す工程を示す正面部分断面図である。図２６に示すようにフラックス６００に熱風を吹き込み、フラックス６００の温度を、リペア温度前後に上昇させると、融点の高いピメリット酸が溶融し、接着性樹脂の粘度が低下する。このため、図２７に示すように、マザー基板５００から電子回路モジュール３００を取り外すことができる。
【０１３０】
従って、接着機能を保持しながら、従来のロジンフラックスと同様に電子回路モジュール３００をリペアすることができる。かような組成の接着性フラックスは、大型パッケージ等の高価な電子回路モジュール３００をはんだ付けする場合、特に有効である。また、この接着性フラックスのリペア工法は、従来はんだ付けのリペア工法と同じ作業レベルで実行できる。
【０１３１】
以下、具体的に述べる。サンプル１〜５のフラックスのうち、リフロー実装できたサンプル３〜５のフラックスに対してリペア実験を行った。リペア実験では、電子回路モジュール３００のチップ搭載基板２００と、マザー基板５００との接合部に３００℃前後の熱風を吹き込んだ。
【０１３２】
サンプル５のフラックスは、電子回路モジュールのチップ搭載基板と、マザー基板とを接着しており、一度軟化したが、熱風により再び硬化した。このため、マザー基板から電子回路モジュールを引き剥がすことはできなかった。
【０１３３】
サンプル３、４のフラックス６００を用いた場合、電子回路モジュール３００のチップ搭載基板２００と、マザー基板５００との接合部に熱風を吹き込むと、フラックス６００に含まれるピメリット酸が再溶融し、マザー基板５００から電子回路モジュール３００を引き剥がすことができた。
【０１３４】
よって、はんだ付けされた電子回路モジュール３００をリペアするためには、接着性樹脂硬化用のアジピン酸の他に、リペア温度付近に融点を有するピメリット酸を混合しておけばよい。リペア温度で、そのピメリット酸を溶融させると、接着性樹脂の粘度が低下する。このため、マザー基板５００上にはんだ付けされた電子回路モジュール３００を、マザー基板５００から取り外し、リペアすることができる。
【０１３５】
上述した実験１の結果によれば、好ましくは、接着性樹脂硬化用のアジピン酸に、リペア用のピメリット酸を１５質量％〜５質量％添加すればよい。言い換えれば、アジピン酸の含有率ａ（質量％）と、ピメリット酸の含有率ｂ（質量％）とについて、
ａ：ｂ＝（８５：１５）〜（９５：５）（但しａ＋ｂ＝１００）
を満たせばよい。
【０１３６】
実験１で調製したフラックスは、はんだ粉末と混合され、混合により得られたはんだペーストを用いてはんだ付けを行っている。これと異なり、はんだバンプを施した基板上に実験１のフラックスを塗布してはんだ付けを行っても、同様な作用及び効果が得られる。
【０１３７】
本発明に係る電子部品装置は、既に述べた電子回路装置との対比において、電子回路モジュールが、電子部品に置き換わる点、及び、マザー基板が部品搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子部品装置の基本構成は、実質的に、電子回路装置に開示されている。
【０１３８】
同様に、本発明に係る電子回路モジュールは、既に述べた電子回路装置との対比において、電子回路モジュールが、半導体チップに置き換わる点、及び、マザー基板がチップ搭載基板に置き換わる点を除けば、本質的に異なる点はない。換言すれば、本発明に係る電子回路モジュールの基本構成は、実質的に、電子回路装置に開示されている。
【０１３９】
次に、リフロー温度を変更するため、次のような実験２〜５を行った。まず、実験２では、硬化剤として一種のカルボン酸のみを配合してフラックスを調製し、フラックスの熱硬化物性を調べた。
【０１４０】
実験２：一種のカルボン酸のみを配合したフラックスの熱硬化物性
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、下記の表３に示すように、アジピン酸、マレイン酸、コハク酸またはピメリット酸の１つを用いた。熱硬化性樹脂と、上述の硬化剤とを質量比１：１の割合で配合し、フラックスを調製した。そして、調製したフラックスを２ｇ、Ｃｕ板上に塗布し、２４０℃のリフロー炉に通炉し、皮膜の挙動を比較した。
表３に示すように、サンプル１１、１２のフラックスでは、皮膜が、ゲル化したり、常温で硬化したりするので適当でない。これらに対し、サンプル１３、１４のフラックスでは、皮膜がリフロー通炉により硬化し、良好な結果が得られた。
【０１４２】
サンプル１１〜１４のフラックスにおいて、硬化の進み具合を比較する。硬化剤の融点が高いと熱硬化が進み、アジピン酸を硬化剤としたフラックス（サンプル１１）の硬化が最も遅い。硬化剤としてアジピン酸とコハク酸を混合した場合、コハク酸の配合比を増やすにつれ、より硬い硬化皮膜が得られる。
【０１４３】
上述の実験２を踏まえ、アジピン酸とコハク酸とを混合してリフロー温度の変更を試みた。
【０１４４】
実験３：複数種のカルボン酸の混合によるリフロー温度の変更
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、２種類のカルボン酸、具体的には、アジピン酸とコハク酸とを用いた。アジピン酸及びコハク酸はカルボン酸の範疇に含まれる。アジピン酸とコハク酸とは、融点が互いに異なる。具体的には、アジピン酸の融点は１５３℃、コハク酸の融点は１８８℃である。ビスフェノールＡとアジピン酸とコハク酸とを、質量比１：０．５：０．５の割合で配合し、フラックスを調製した。
【０１４５】
次に、調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。はんだ粉末としてはＳｎ−３．５Ａｇを用い、はんだ粉末に対するフラックスの配合量は１５質量％とした。以下、このはんだペーストを、サンプル２２のはんだペーストと呼ぶ。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。フラックスの配合量も任意に選択できる。
【０１４６】
また、ビスフェノールＡとアジピン酸とを、質量比１：１の割合で配合し、フラックスを調製した。そして、調製したフラックスと、はんだ粉末とを混合し、はんだペーストを調製した。サンプル２２のはんだペーストと同様に、はんだ粉末としてはＳｎ−３．５Ａｇを用い、はんだ粉末に対するフラックスの配合量は１５質量％とした。以下、このはんだペーストを、サンプル２１のはんだペーストと呼ぶ。
【０１４７】
図２８は、サンプル２１、２２のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。試験用のコンデンサとして、１００５サイズのＳＴＤ端子コンデンサと、１００５サイズのＣＳＢ端子コンデンサとの２種類を用いた。ＳＴＤ端子コンデンサとは、コンデンサ素体の両側面に端子を形成したコンデンサである。ＣＳＢ端子コンデンサとは、コンデンサ素体の底面の両端に端子を形成したコンデンサである。
【０１４８】
図２８において、特性Ｌ３１はＳＴＤ端子コンデンサにサンプル２１のはんだペーストを用いた場合の特性、特性Ｌ３２はＳＴＤ端子コンデンサにサンプル２２のはんだペーストを用いた場合の特性、特性Ｌ４１はＣＳＢ端子コンデンサにサンプル２１のはんだペーストを用いた場合の特性、特性Ｌ４２はＣＳＢ端子コンデンサにサンプル２２のはんだペーストを用いた場合の特性である。部品横押し強度は、前述の図２に示した方法に従って測定した。
【０１４９】
図２８に示すように、ＳＴＤ端子コンデンサをはんだ付けする場合、サンプル２２のはんだペースト（特性Ｌ３２参照）は、サンプル２１のはんだペースト（特性Ｌ３１参照）よりも低いリフロ−温度で同程度の部品横押し強度を得られた。
【０１５０】
また、ＣＳＢ端子コンデンサをはんだ付けする場合、サンプル２２のはんだペースト（特性Ｌ４２参照）は、サンプル２１のはんだペースト（特性Ｌ４１参照）よりも低いリフロ−温度で同程度の部品横押し強度を得られた。例えば、部品横押し強度として０．９ｋｇ必要であると仮定すると、サンプル２１のはんだペースト（特性Ｌ４１参照）の場合、２２４〜２３０℃のリフロ−温度を必要とするが、サンプル２２のはんだペースト（特性Ｌ４２参照）の場合、２１７〜２２１℃のリフロ−温度で済む。
【０１５１】
以上述べたように、互いに融点の異なるカルボン酸（アジピン酸とコハク酸）を混合することにより、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂（ビスフェノールＡ）を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。リフロ−温度は一定の値に固定せずに済むようになる。
【０１５２】
更に、混合するカルボン酸の組み合わせ（アジピン酸及びコハク酸）を変更することによっても、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができ、同様な作用及び効果が得られる。例えば、アジピン酸とコハク酸との組み合わせを、アジピン酸とピメリット酸との組み合わせに変更すると、接着性樹脂（ビスフェノールＡ）の熱硬化温度が変わる。
【０１５３】
次に、混合するカルボン酸（アジピン酸とコハク酸）の混合比を調整して、リフロー温度の変更を試みた。
【０１５４】
実験４：カルボン酸の混合比の調整によるリフロー温度の変更
熱硬化性樹脂としてビスフェノールＡを用いた。硬化剤としては、アジピン酸とコハク酸とを用いた。ビスフェノールＡとアジピン酸とコハク酸とを、下記の表４に示す配合比（質量％）で配合し、フラックスを調製した。これらのフラックスは、アジピン酸の含有率をａ（質量％）とし、コハク酸の含有率をｃ（質量％）としたとき、
ａ：ｃ＝（１００：０）〜（０：１００）（但しａ＋ｃ＝１００）
の範囲で変化させてある。
【０１５５】
次に、調製した各フラックスにはんだ粉末を混合し、サンプル５０〜５５のはんだペーストを調製した。はんだ粉末としては、共晶はんだ（Ｓｎ６３−Ｐｂ３７）の粉末を用いた。はんだ粉末に対するフラックスの配合量は１５質量％とした。はんだ粉末の組成はリフロー温度に応じて選択できるもので、他の組成系でもよい。フラックスの配合量も任意に選択できる。
表４に示すように、サンプル５０のはんだペーストは、はんだ付けにおいて端子を良好に接続できた。しかし、サンプル５０のはんだペーストは、硬化剤としてアジピン酸しか含んでいないので、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができず、リフロー温度を変更できない。
【０１５７】
また、サンプル５５のはんだペーストは、はんだが溶融する前にフラックスが硬化してしまい、端子を接合できなかった。
【０１５８】
これに対し、サンプル５１〜５４のはんだペーストは、それぞれ、はんだ付けにおいて端子を良好に接続できた。
【０１５９】
図３２は、サンプル５０〜５４のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。試験用のコンデンサとしては、１００５サイズのＳＴＤ端子コンデンサを用いた。図２９において、特性Ｌ５０〜Ｌ５４は、それぞれ、サンプル５０〜５４のはんだペーストを用いた場合の特性である。
【０１６０】
コハク酸の配合率を増大させることにより、低いリフロー温度でも、必要な部品横押し強度を確保することができる。例えば、部品横押し強度として１．４ｋｇ必要であると仮定すると、サンプル５２のはんだペースト（特性Ｌ５２参照）は、２３０℃のリフロ−温度を必要とする。これに対し、サンプル５３のはんだペースト（特性Ｌ５３参照）は、上述のサンプル５２よりもコハク酸の配合率を増大させてあるので、２１０℃のリフロ−温度で済む。
【０１６１】
以上述べたように、混合するカルボン酸（アジピン酸とコハク酸）の混合比を変更することにより、接着性樹脂（ビスフェノールＡ）の熱硬化温度を変えることができる。従って、任意のリフロー温度で接着性樹脂（ビスフェノールＡ）を硬化できるようになり、利用するはんだ成分の融点に合わせてリフロー温度を変更できるようになる。リフロ−温度は一定の値に固定せずに済むようになる。
【０１６２】
上述した実験４の結果によれば、はんだ成分として共晶はんだ（Ｓｎ６３−Ｐｂ３７）を用いる場合、硬化剤としてアジピン酸及びコハク酸を配合するとき、アジピン酸の含有率ａ（質量％）と、コハク酸の含有率ｃ（質量％）とについて、
ａ：ｃ＝（９５：５）〜（２５：７５）（但しａ＋ｃ＝１００）
を満たすのが好ましい。
【０１６３】
実験４では、はんだ成分として共晶はんだ（Ｓｎ６３−Ｐｂ３７）を用いている。共晶はんだ（Ｓｎ６３−Ｐｂ３７）の融点は１８３℃である。
【０１６４】
かような実験４と異なり、はんだ成分としてＳｎ−３．５Ａｇはんだを用いた実験（以下実験５と称する）を説明する。Ｓｎ−３．５Ａｇはんだの融点は２１７℃であり、共晶はんだ（Ｓｎ６３−Ｐｂ３７）の融点１８３℃よりもかなり高い。
【０１６５】
実験５：フラックスと組み合わせられるはんだ成分の変更
ビスフェノールＡとアジピン酸とコハク酸とを、下記の表５に示す配合比（質量％）で配合し、フラックスを調製した。これらのフラックスは、アジピン酸の含有率をａ（質量％）とし、コハク酸の含有率をｃ（質量％）としたとき、
ａ：ｃ＝（１００：０）〜（０：１００）（但しａ＋ｃ＝１００）
の範囲で変化させてある。
【０１６６】
次に、調製した各フラックスにはんだ粉末を混合し、サンプル７０〜７５のはんだペーストを調製した。はんだ粉末としては、Ｓｎ−３．５Ａｇはんだ粉末を用いた。はんだ粉末に対するフラックスの配合量は１５質量％とした。
表５に示すように、サンプル７２〜７５のはんだペーストは、それぞれ、はんだが溶融する前にフラックスが硬化してしまい、端子を接合できなかった。
【０１６８】
また、サンプル７０、７１のはんだペーストは、それぞれ、はんだ付けにおいて端子を良好に接続できた。
【０１６９】
上述した実験５の結果によれば、はんだ成分としてＳｎ−３．５Ａｇはんだを用いる場合、硬化剤としてアジピン酸及びコハク酸を配合するとき、アジピン酸の含有率ａ（質量％）と、コハク酸の含有率ｃ（質量％）とについて、
ａ：ｃ＝（１００：０）〜（９５：５）（但しａ＋ｃ＝１００）
を満たすのが好ましい。
【０１７０】
上述した実験３〜５では、フラックスを、はんだ粉末に混合し、混合により得られたはんだペーストを用いてはんだ付けを行っている。これと異なり、はんだバンプを施した基板上にフラックスを塗布してはんだ付けを行っても、同様な作用及び効果が得られる。
【０１７１】
実験３〜５で調製したはんだペーストを利用しても、図２５に図示された電子回路装置と同様な電子回路装置を構成できることは自明である。勿論、実験３〜５のはんだペーストを利用して電子部品装置及び電子回路モジュールを構成することもできる。
【０１７２】
また、硬化剤として、互いに熱硬化速度の異なるカルボン酸を混合すると、接着性樹脂の熱硬化速度を変えることができる。従って、利用するはんだ成分に合わせてリフロー時間またはリフロー温度を変更できるようになる。例えば、アジピン酸とコハク酸の場合、コハク酸の熱硬化に必要な熱量は、アジピン酸の熱硬化に必要な熱量よりも少ないので、コハク酸の熱硬化速度は、アジピン酸の熱硬化速度よりも速い。従って、硬化剤としてアジピン酸とコハク酸とを混合すると、接着性樹脂（ビスフェノールＡ）の熱硬化速度を変更でき、リフロー時間またはリフロー温度を変更できる。他のカルボン酸の組み合わせ、例えば、アジピン酸とピメリット酸の場合も同様である。
【０１７３】
更に、混合するカルボン酸の組み合わせまたは混合比を変更することによっても、接着性樹脂の熱硬化速度を変えることができ、同様な作用及び効果が得られる。
【０１７４】
図示は省略するが、本発明に係るはんだペーストを用いる場合、本発明に係るフラックスを封止剤として用い、電子部品と部品搭載基板、半導体チップとチップ搭載基板及び電子回路モジュールとマザー基板とを、フラックスでなる封止剤によって接合することもできる。また、本発明に係るフラックスを用いた部品搭載基板において、本フラックスの上層部に一般的な封止剤を形成することもできる。
【０１７５】
【発明の効果】
以上述べたように、本発明によれば、次のような効果が得られる。
（ａ）実装の高密度化、部品の小型化及び部品の配置間隔の狭ピッチ化等に対しても、十分な接合強度をもって対応し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
（ｂ）両面実装タイプの部品搭載基板において、部品の浮動または脱落等の不具合を確実に阻止し得るはんだ付け用フラックス及びはんだペースト及びはんだ付け方法を提供することができる。
（ｃ）フラックス洗浄工程を必要とせず、製造コストの安価な電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
（ｄ）はんだ接合寿命を、従来よりも著しく長期化させた高信頼度の電子部品装置、電子回路モジュール及び電子回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るフラックスを用いたチップ部品のはんだ付け方法を示す部分断面図である。
【図２】部品搭載基板にはんだ付けされたチップ部品の横押し強度試験方法を示す部分断面図である。
【図３】図２に示した部品横押し強度試験による結果を示す図である。
【図４】本発明に係るフラックスを含有するはんだペーストを用いた場合について、部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。
【図５】従来のロジン系フラックスを含有するはんだペーストを用いた場合について、部品搭載基板の詳細と、部品搭載基板に対するチップ部品のはんだ付け工程を示す部分断面図である。
【図６】図４に示す本発明に係るはんだ付け方法と、図５に示す従来のはんだ付け方法とについて、部品横押し強度試験の結果を示す図である。
【図７】本発明に係るフラックスを含有するはんだペーストを用いたはんだ付け方法を示す部分断面図である。
【図８】図７に示した本発明に係るはんだ付け方法によって、チップ部品を部品搭載基板上にはんだ付けした場合の外観を示す図であって、図７の８ー８線に沿った部分断面図である。
【図９】従来のロジン系フラックス含有のはんだペーストを用いたはんだ付け方法を示す部分断面図である。
【図１０】図９に示した従来のはんだ付け方法によって、チップ部品を部品搭載基板上にはんだ付けした場合の外観を示す図であって、図９の１０ー１０線に沿った部分断面図である。
【図１１】本発明に係るはんだペーストを用いてチップ部品をはんだ付けした場合と、従来のロジン系フラックス含有はんだペーストを用いてチップ部品をはんだ付けした場合のリフロー温度と部品横押し強度との関係を示す図である。
【図１２】本発明に係る電子回路モジュールの正面部分断面図である。
【図１３】図１２に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図１４】本発明に係る電子回路モジュールの別の例を示す正面部分断面図である。
【図１５】図１４に示した電子回路モジュールのはんだ付け方法を説明する図である。
【図１６】ＲＤＣ測定結果を示すグラフである。
【図１７】本発明に係る電子回路装置の正面部分断面図である。
【図１８】図１７に示した電子回路装置のはんだ付け方法を説明する図である。
【図１９】本発明に係る電子回路装置の別の例を示す正面部分断面図である。
【図２０】図１９に示した電子回路装置のはんだ付け方法を説明する図である。
【図２１】ＲＤＣ測定結果を示すグラフである。
【図２２】マザー基板に対する電子回路モジュールのはんだ付け工程を示す正面部分断面図である。
【図２３】図２２に示した工程の次の工程を示す正面部分断面図である。
【図２４】図２３に示した工程の次の工程を示す正面部分断面図である。
【図２５】図２４に示した工程の次の工程を示す正面部分断面図である。
【図２６】マザー基板から電子回路モジュールを取り外す工程を示す正面部分断面図である。
【図２７】図２６に示した工程の次の工程を示す正面部分断面図である。
【図２８】サンプル２１、２２のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。
【図２９】サンプル５０〜５４のはんだペーストを用いてコンデンサをはんだ付けした場合について、リフロー温度と部品横押し強度との関係を示す図である。
【符号の説明】
１ 部品搭載基板
２１、２２ はんだバンプ
３ フラックス
４ チップ部品
８１、８２ はんだペースト
Claims (25)
- 接着性樹脂と、硬化剤とを含有するはんだ付け用フラックスであって、
前記接着性樹脂は、熱硬化性樹脂を含み、
前記硬化剤は、少なくとも２種のカルボン酸を含み、
前記少なくとも２種のカルボン酸のうち、１種はアジピン酸であり、
前記少なくとも２種のカルボン酸は、互いに異なる融点を有する、
はんだ付け用フラックス。 - 請求項１に記載されたはんだ付け用フラックスであって、
前記少なくとも２種のカルボン酸のうち、１種はアジピン酸であり、
他の１種はコハク酸又は、ピメリット酸から選択される、
はんだ付け用フラックス。 - 接着性樹脂と、硬化剤とを含有するはんだ付け用フラックスであって、
前記硬化剤は、少なくとも２種のカルボン酸を含み、
前記少なくとも２種のカルボン酸は、互いに異なる融点を有し、
前記少なくとも２種のカルボン酸のうち、１種はアジピン酸であり、他の１種はコハク酸又は、ピメリット酸から選択される、
はんだ付け用フラックス。 - 接着性樹脂と、硬化剤とを含有するはんだ付け用フラックスであって、
前記硬化剤は、少なくとも２種のカルボン酸を含み、
前記少なくとも２種のカルボン酸は、互いに異なる融点を有し、
前記２種のカルボン酸の少なくとも１種は、リフロー温度より低い融点をもち、他の１種は、前記リフロー温度より高い融点をもつ、
はんだ付け用フラックス。 - 接着性樹脂と、硬化剤とを含有するはんだ付け用フラックスであって、
前記硬化剤は、少なくとも２種のカルボン酸を含み、
前記少なくとも２種のカルボン酸は、互いに異なる融点を有し、
前記２種のカルボン酸の少なくとも１種は、リフロー温度で前記接着性樹脂を硬化させ、他の１種のカルボン酸は、前記リフロー温度より高い温度で前記接着性樹脂の粘度を低下させる、
はんだ付け用フラックス。 - 請求項１乃至５に記載されたフラックスであって、液状またはペースト状であるフラックス。
- 請求項３乃至６の何れかに記載されたフラックスであって、前記接着性樹脂は、熱硬化性樹脂を含む
フラックス。 - 請求項１、２、７の何れかに記載されたフラックスであって、
前記熱硬化性樹脂はリフロー温度において硬化を始め、リフロー温度より高い温度において粘度が低下する、
フラックス。 - 請求項１、２、７、８に記載されたフラックスであって、
前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂、変性樹脂またはアクリル樹脂から選択された少なくとも１種を含む、
フラックス。 - 請求項２乃至３に記載されたフラックスであって、
前記アジピン酸の含有率をａ（質量％）とし、前記ピメリット酸の含有率をｂ（質量％）としたとき、
ａ：ｂ＝（８５：１５）〜（９５：５）
を満たす、
フラックス。 - 請求項２乃至３に記載されたフラックスであって、
前記アジピン酸の含有率をａ（質量％）とし、前記コハク酸の含有率をｃ（質量％）としたとき、
ａ：ｃ＝（９５：５）〜（２５：７５）
を満たす、
フラックス。 - はんだ粉末と、フラックスとを含むはんだペーストであって、
前記フラックスは、請求項１乃至１１の何れかに記載されたものでなり、
前記はんだ粉末は、前記フラックスと混合されている、
はんだペースト。 - 請求項１２に記載されたはんだペーストであって、
前記はんだ粉末は、Ｓｎ、Ｃｕ、Ａｇ、Ｓｂ、Ｐｂ、Ｉｎ、ＺｎまたはＢｉから選択された少なくとも１種を含む、
はんだペースト。 - 少なくとも１つの電子部品と、部品搭載基板と、はんだ付け用フラックスとを含む電子部品装置であって、
前記電子部品は、前記部品搭載基板の上にはんだ付けされており、
前記はんだ付け用フラックスは、請求項１乃至１１の何れかに記載されたフラックスでなり、前記電子部品と前記部品搭載基板との間に介在し、両者を接着している、
電子部品装置。 - 半導体チップと、チップ搭載基板と、はんだ付け用フラックスとを含む電子回路モジュールであって、
前記半導体チップは、少なくとも１つの半導体素子を含み、前記チップ搭載基板の上にはんだ付けされており、
前記はんだ付け用フラックスは、請求項１乃至１１の何れかに記載されたものでなり、前記半導体チップと前記チップ搭載基板との間に介在し、両者を接着している、
電子回路モジュール。 - 請求項１５に記載された電子回路モジュールであって、
少なくとも一面上にはんだ付けされ、
前記はんだ付けは、はんだ付け用フラックス、又ははんだペーストから選択されるものを用い、
前記はんだ付け用フラックスは請求項１乃至１１に記載のものであり、
前記はんだペーストは請求項１２又は１３に記載のものである、
両面実装電子回路モジュール。 - 電子回路モジュールと、マザー基板と、はんだ付け用フラックスとを含む電子回路装置であって、
前記電子回路モジュールは、前記マザー基板上にはんだ付けされており、
前記はんだ付け用フラックスは、請求項１乃至１１の何れかに記載されたものでなり、前記電子回路モジュールと前記マザー基板との間に介在し、両者を接着している、
電子回路装置。 - 請求項１７に記載された電子回路装置であって、前記電子回路モジュールは、請求項１５又は１６に記載されたものでなる、
電子回路装置。 - 請求項１乃至１１の何れかに記載されたフラックスを用いてはんだ付けする方法。
- 請求項１２または１３に記載されたはんだペーストを用いてはんだ付けする方法。
- フラックスによって部品搭載基板に接合された電子部品を、前記部品搭載基板から取り外すリペア方法であって、
前記フラックスは請求項１、３、４、５で記載されたものより選択されるものであり、
前記フラックスの温度をリペア温度に上昇させ、
次に、前記電子部品を取り外す、
工程を含むリペア方法。 - はんだペーストによって部品搭載基板に接合された電子部品を、前記部品搭載基板から取り外すリペア方法であって、
前記はんだペーストは請求項１２又は１３で記載されたものより選択されるものであり、
はんだペーストの温度をリペア温度に上昇させ、
次に、前記電子部品を取り外す、
工程を含むリペア方法。 - 請求項１９又は２０に記載された方法であって、
基板の上に電子部品、電子回路モジュールまたは半導体チップをはんだ付けする、
はんだ付け方法。 - 請求項２３に記載された方法であって、
前記基板の一面上に、前記はんだペーストによるはんだ付け処理を実行し、
次に、前記基板の他面上で、前記はんだペーストとは異なるはんだを用いて、電子部品をはんだ付けする工程を含む、
はんだ付け方法。 - はんだ付け方法であって、
基板の一面に請求項１２または１３に記載されたはんだペーストを用いてはんだ付けし、前記はんだペーストに含まれる前記接着性樹脂によって部品搭載基板と部品を固定し、
更に、前記基板の他面上で、前記はんだペーストとは異なるはんだを用いてはんだ付けする方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000218046A JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
| TW089120637A TW527253B (en) | 1999-10-05 | 2000-10-04 | Soldering flux, soldering paste and soldering process |
| PCT/JP2000/006957 WO2001024968A1 (fr) | 1999-10-05 | 2000-10-05 | Flux de soudure, pate de soudure et procede de soudage |
| US10/089,067 US6915944B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, solder paste and method of soldering |
| EP06076345A EP1762329B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, soldering paste and method of soldering |
| DE60033552T DE60033552T2 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
| DE60040311T DE60040311D1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, Lötpaste und Lötverfahren |
| AT06076345T ATE408475T1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
| EP00964695A EP1231016B1 (en) | 1999-10-05 | 2000-10-05 | Soldering flux, solder paste and method of soldering |
| AT00964695T ATE354451T1 (de) | 1999-10-05 | 2000-10-05 | Lötmittel, lötpaste und lötverfahren |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-284859 | 1999-10-05 | ||
| JP28485999 | 1999-10-05 | ||
| JP2000218046A JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001170797A JP2001170797A (ja) | 2001-06-26 |
| JP2001170797A5 JP2001170797A5 (ja) | 2005-12-15 |
| JP3849842B2 true JP3849842B2 (ja) | 2006-11-22 |
Family
ID=26555632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000218046A Expired - Lifetime JP3849842B2 (ja) | 1999-10-05 | 2000-07-18 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849842B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10319888A1 (de) | 2003-04-25 | 2004-11-25 | Siemens Ag | Lotmaterial auf SnAgCu-Basis |
| JP2005072173A (ja) * | 2003-08-22 | 2005-03-17 | Senju Metal Ind Co Ltd | 電子部品およびソルダペースト |
| EP1914035B1 (en) | 2005-08-11 | 2014-08-06 | Senju Metal Industry Co., Ltd. | Lead free solder paste and application thereof |
| JP4535050B2 (ja) * | 2005-09-27 | 2010-09-01 | パナソニック電工株式会社 | 熱硬化性樹脂組成物及びその製造方法 |
| EP2052805B1 (en) * | 2006-08-04 | 2016-09-28 | Panasonic Intellectual Property Management Co., Ltd. | Bonding material, bonded portion and circuit board |
| JP5411503B2 (ja) * | 2006-08-28 | 2014-02-12 | パナソニック株式会社 | 熱硬化性樹脂組成物及びその製造方法並びに回路基板 |
| JP5052857B2 (ja) * | 2006-10-13 | 2012-10-17 | 株式会社フジクラ | 導電性組成物およびこれを用いた導電体、導電回路の形成方法 |
| JP5468199B2 (ja) * | 2006-11-22 | 2014-04-09 | 日立化成株式会社 | 導電性接着剤組成物、電子部品搭載基板及び半導体装置 |
| WO2009044801A1 (ja) | 2007-10-03 | 2009-04-09 | Hitachi Chemical Company, Ltd. | 接着剤組成物及びそれを用いた電子部品搭載基板並びに半導体装置 |
| JP5373464B2 (ja) * | 2008-04-23 | 2013-12-18 | パナソニック株式会社 | 導電性ペーストおよびこれを用いた実装構造体 |
| JP5464463B2 (ja) * | 2008-09-25 | 2014-04-09 | パナソニック株式会社 | 熱硬化性樹脂組成物及び回路基板 |
| US20100101845A1 (en) * | 2008-10-27 | 2010-04-29 | Arata Kishi | Electronic Device and Manufacturing Method for Electronic Device |
| CN102576766A (zh) * | 2009-10-15 | 2012-07-11 | 日立化成工业株式会社 | 导电性粘接剂、太阳能电池及其制造方法、以及太阳能电池模块 |
| CN103328596A (zh) * | 2011-01-27 | 2013-09-25 | 日立化成株式会社 | 导电性粘接剂组合物、连接体及太阳能电池模块 |
| JP5952849B2 (ja) | 2014-03-25 | 2016-07-13 | 岡村製油株式会社 | フラックス及びソルダペースト |
| KR102329367B1 (ko) * | 2018-06-22 | 2021-11-22 | 인듐 코포레이션 | 접착제 물질의 활용을 통한 vippo 납땜 접합부의 포스트 리플로우 상호연결부 고장의 방지 |
-
2000
- 2000-07-18 JP JP2000218046A patent/JP3849842B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001170797A (ja) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
| US6574859B2 (en) | Interconnection process for module assembly and rework | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| JP2008510620A (ja) | 半田組成物および半田接合方法ならびに半田接合構造 | |
| JP3454509B2 (ja) | 導電性材料の使用方法 | |
| US6915944B1 (en) | Soldering flux, solder paste and method of soldering | |
| JP5093766B2 (ja) | 導電性ボール等搭載半導体パッケージ基板の製造方法 | |
| JP2008510621A (ja) | 半田組成物及び半田接合方法並びに半田接合構造 | |
| WO2010050185A1 (ja) | 半導体の実装構造体およびその製造方法 | |
| KR20060126677A (ko) | 납땜용 플럭스 및 납땜 방법 | |
| JP4356581B2 (ja) | 電子部品実装方法 | |
| KR20120102803A (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| US10756039B2 (en) | Fluxes effective in suppressing non-wet-open at BGA assembly | |
| JP2001170798A (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
| JP2015220396A (ja) | はんだバンプの形成方法及びはんだボール固定用はんだペースト | |
| JP4134976B2 (ja) | 半田接合方法 | |
| KR20150111403A (ko) | 전자부품을 접합하기 위한 무연납땜용 플럭스 및 페이스트, 이를 이용하여 납땜하는 방법 | |
| JP5579996B2 (ja) | はんだ接合方法 | |
| JP2006152312A (ja) | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 | |
| JP3812800B2 (ja) | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 | |
| JPH11320176A (ja) | はんだペースト | |
| JP4312996B2 (ja) | はんだペーストおよび半導体装置の製造方法 | |
| JP4259431B2 (ja) | 半田ペーストおよび半田接合方法 | |
| KR20100067702A (ko) | 접착층이 형성된 솔더볼 및 제조방법 | |
| JP2001313459A (ja) | 電子部品装置、電子回路モジュール、電子回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051031 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3849842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |