KR20100067702A - 접착층이 형성된 솔더볼 및 제조방법 - Google Patents

접착층이 형성된 솔더볼 및 제조방법 Download PDF

Info

Publication number
KR20100067702A
KR20100067702A KR1020080126205A KR20080126205A KR20100067702A KR 20100067702 A KR20100067702 A KR 20100067702A KR 1020080126205 A KR1020080126205 A KR 1020080126205A KR 20080126205 A KR20080126205 A KR 20080126205A KR 20100067702 A KR20100067702 A KR 20100067702A
Authority
KR
South Korea
Prior art keywords
solder ball
flux
adhesive layer
solder
present
Prior art date
Application number
KR1020080126205A
Other languages
English (en)
Other versions
KR101545962B1 (ko
Inventor
김성철
배상준
박호인
추용철
손윤상
Original Assignee
(주)덕산테코피아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)덕산테코피아 filed Critical (주)덕산테코피아
Priority to KR1020080126205A priority Critical patent/KR101545962B1/ko
Publication of KR20100067702A publication Critical patent/KR20100067702A/ko
Application granted granted Critical
Publication of KR101545962B1 publication Critical patent/KR101545962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 접착층이 형성된 솔더볼 및 제조방법에 관한 것으로, 보다 자세하게는 플럭스가 코팅된 솔더볼 표면에 에폭시 레진층을 추가로 형성하거나 플럭스와 에폭시 레진층이 혼합된 혼합층을 코팅함으로써, 회로기판과 솔더볼 사이에 접합력을 향상시킬 수 있는 접착층이 형성된 솔더볼 및 제조방법에 관한 것이다.
본 발명의 접착층이 형성된 솔더볼은 솔더볼; 상기 볼더볼 표면에 코팅된 플럭스; 및 상기 플럭스 표면에 형성된 접착층을 포함함에 기술적 특징이 있다.
솔더볼, 플럭스, 접착층, 에폭시, 레진

Description

접착층이 형성된 솔더볼 및 제조방법{Fabricating method for solder ball having adhesion coating layer and the same}
본 발명은 접착층이 형성된 솔더볼 및 제조방법에 관한 것으로, 보다 자세하게는 플럭스가 코팅된 솔더볼 표면에 에폭시 레진층을 추가로 형성하거나 플럭스와 에폭시 레진층이 혼합된 혼합층을 코팅함으로써, 회로기판과 솔더볼 사이에 접합력을 향상시킬 수 있는 접착층이 형성된 솔더볼 및 제조방법에 관한 것이다.
최근 전자기기의 소형화 및 경량화에 따라 이를 구성하는 전자부품 역시 소형화 및 고밀도화가 요구되고 있다. 이로 인하여 종래의 와이어 본딩을 대체하기 위한 패키징 기술로 LSI 칩을 전자부품으로서 회로 기판에 직접 탑재하는 베이스업 팁(base up chip) 실장 구조나, 칩 사이즈 패키지(chip size package, CSP)가 제안 되고 있다. 이러한 패키징의 특징은 소자의 실장 밀도를 향상시키기 위하여 소자가 형성된 기판 하부에 전극을 배치한다.
그러나 이러한 패키징은 전자부품과 이러한 전자부품이 실장되는 회로 기판 과의 사이의 열팽창 계수의 부정합에 의하여 회로 기판과의 접속부에 열응력에 기인하는 열 왜곡이 발생한다. 이 왜곡에 따라서 접속부를 형성하는 금속에 피로가 생기고 균열이 발생함에 따라 전자기기의 동작 불량을 초래한다는 문제가 발생한다.
이와 같은 문제를 해결하기 위하여 접속부에 열응력을 완화하는 열응력 완화 구조가 필요하지만, 이와 같은 열응력 완화 구조는 전자부품의 경박 단소화나 다핀화가 진행되는 최근의 기술로는 적용하기가 어렵다.
도 1은 종래의 전자부품과 회로 기판과의 사이의 접속부를 나타내는 단면도이다
도시된 바와 같이 회로기판(11)에 형성된 랜드(12)와 전자부품(5)이 형성된 기판에 형성된 랜드(6) 사이에 솔더볼(14)이 솔더링되어 접합부를 형성하고 있다.
앞서 설명한 바와 같이 이러한 접합부에 온도의 상승과 하강을 반복하는 열 사이클(cycle)이 작용한다면, 상기 전자부품(5)와 회로기판(11)과의 열팽창 계수의 차이로부터, 솔더볼(14)과 랜드(12,6)이 접합된 접합부에 금속 피로가 생긴다. 이 금속 피로에 의하여 균열이 발생하고 접속부가 단락된다. 접속부에, 실장시에 양호한 납땜 접속이 얻어지고 있는 경우라도, 전자부품(5)와 회로기판(11)과의 팽창 계수의 차이가 큰 경우, 예를 들면, 상기 전자부품 5가 대부분 Si 팁(chip)에서 형성되는 웨이퍼 레벨(wafer level) CSP인 것과 동시에,상기 회로기판(11)이 유기재료로 되는 프린트 기판인 등의 경우에는,상기 단선의 문제가 발생할 수 있다.
이러한 문제점을 해결하기 위하여 양 기판사이에 언더필(underfill) 공정을 이용하여 에폭시 레진을 채워 경화시킨 후 마무리한다.
그러나 언더필 공정을 추가로 시행할 경우, 양 기판 사이의 접착력은 강화되나, 언더필 공정 전에 발생하는 솔더볼이 떨어지는 단점은 근본적으로 해결이 어렵다는 단점이 있다.
따라서, 추가된 공정으로 인하여 비용 및 시간이 소요되는 단점 또한 발생하며, 에폭시 레진이 양 기판 사이에 균일하게 도포가 어렵다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 종래의 다른 솔더볼은 솔더볼에 도펀트로 다른 금속을 첨가하여 합금으로 형성하는 경우도 있으나, 이러한 솔더볼의 조성변화는 오히려 기판과 접착력을 저하시키는 단점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 솔더 부재 표면에 형성된 플럭스에 에폭시 레진이 포함된 접착층 또는 플럭스와 에폭시가 혼합된 혼합층을 코팅함으로써, 솔더링시 에폭시 레진이 솔더볼과 기판간의 접착력을 향상시킬 수 있는 접착성 코팅층이 형성된 솔더볼을 제공함에 목적이 있다.
본 발명의 상기 목적은 솔더볼; 상기 볼더볼 표면에 코팅된 플럭스; 및 상기 플럭스 표면에 형성된 접착층을 포함하는 접착층이 형성된 솔더볼에 의해 달성된다.
본 발명의 상기 다른 목적은 솔더볼; 및 상기 볼더볼 표면에 코팅된 플럭스와 접착제의 혼합층를 포함하는 솔더볼에 의해 달성된다.
따라서, 본 발명의 접착층이 형성된 솔더볼 및 제조방법은 기판에 형성된 랜드와 솔더부재 사이에 접착력을 향상시킬 수 있는 현저하고도 유리한 효과가 있다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미 로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명이 제1실시예에 따른 접착층이 형성된 솔더볼의 단면도이다.
접착층이 형성된 솔더볼은 솔더 부재(110) 표면에 플럭스(120)가 코팅되어 있으며, 플럭스 외부를 다시 접착층(130)이 형성된다.
본 발명에 따른 솔더볼을 구성하는 솔더 부재(110)로는 전기적 접속의 신뢰성을 손상시키지 않는 용접류 및 금속으로부터 선택하는 것이 바람직하며, 이러한 것으로는 납이 0.1wt% 이하가 포함된 합금소재의 무연 소재를 사용하거나 Sn, Cu, Ag, Bi, In 및 Pb 중 어느 하나 이상을 포함하는 합금소재를 사용할 수 있다.
솔더 부재(110)의 표면은 플럭스(120)로 코팅처리된다. 플럭스(120)는 로진계를 사용하거나 유기계 플럭스를 사용할 수 있으며, 무연 플럭스를 사용할 수 있다. 로진계의 경우 액상 또는 페이스트상을 이용하여 솔더 부재의 젖음성(wetting)을 향상시킨다.
플럭스(120)가 코팅된 솔더 부재(110)의 표면은 다시 에폭시 레진이 포함된 접착층(130)으로 코팅된다. 이때, 에폭시 레진으로는 비스페놀(Bisphenol A type, F type), 또는 페놀 노블락(Phenol Novolac) 등의 에폭시 수지를 사용할 수 있다.
본 발명에 따른 에폭시 레진은 고상 단독, 고상과 액상 혼합 또는 고상과 고상을 혼합하거나 상업적으로 시판되는 에폭시(YD-011, YD-014)를 사용한다. 에폭시는 MEL, MIBK 및 아세톤 등의 용제에 녹여 액상으로 형성한 후, 경화를 위하여 imidazole류, DICY(dicyandiamide류), 아민변성인 아지큐어류 및 노바큐어 중 어느 하나 이상의 잠재성 경화제를 함께 첨가하여 교반함으로써, 솔루션상태로 형성한다. 이때, 접착력을 향상시키는 Si 또는 Ti 커플링 에이전트, 아크릴계의 레벨링 에이전트 등의 첨가제를 포함할 수 있다.
이렇게 형성된 에폭시 솔루션을 플럭스(120) 표면에 코팅한 후, 건조함으로써, 플럭스(120)와 접착층(130)이 형성된 솔더볼이 형성된다.
이때, 접착층(130)은 용제만 증발된 상태이거나 일부 경화가 진행되어 경화도가 50%이하 형성하는 것이 바람직하다.
도 3 내지 도 6은 본 발명에 따른 접착층이 형성된 솔더볼을 이용한 솔더링 공정을 도시한 것이다.
먼저, Cu등의 전도성 전극패드로 사용되는 랜드(320)가 형성된 기판(310)을 준비하고(도 3), 랜드(320)상에 접착층(130)이 형성된 솔더볼(100)을 장착한다(도 4).
본 발명에 따른 기판(310)으로는 플라스틱(PBGA), 칩어레이BGA(CABGA), 캐비티 다운(CDBGA), 파인피치BGA(FPBGA), 힛-슬러그 파인피치BGA(HSFBGA), 테이프BGA (TBGA), 또는 고성능BGA(HPBGA)를 사용할 수 있다.
다음으로 접착층(130)이 형성된 솔더볼(100)이 장착된 기판(310)을 예열처리를 한다. 제1열처리를 통하여 솔더 부재(110)을 감싸고 있던 접착층(130)은 솔더 부재(110)의 하부, 랜드(320) 및 기판(310) 일부 영역으로 흘러 내린다. 다음으로 제2열처리 공정을 통하여 솔더 부재(110) 표면의 일부가 노출되면서 플럭스(120)는 랜드(320)로 흘러 내린다(도 5).
본 발명에 따른 제1열처리 온도는 30 ~ 150℃로 30 ~ 50초 동안 진행되며, 제2열처리 온도는 150 ~ 200℃로 50 ~ 170초 동안 진행된다.
마지막으로 200 ~ 260℃의 온도로 170 ~ 230초 동안 제3열처리를 통하여 솔더 부재(110)를 리플로우 한다(도 6).
이렇게 공정이 완료되면, 리플로우된 솔더볼(110) 하부에는 에폭시(130)가 존재함으로써, 랜드(320)와 솔더 부재(110)사이의 접착성이 향상된 상태로 고정된다.
[제1실시예]
본 발명의 제1실시예에 따르면, 접착층을 구성하는 연화점이 서로 다른 에폭시 레진을 2종 이상을 혼합하여 접착층 솔더볼을 형성한 후, 기판에 솔더링하였다.
[제2실시예]
본 발명의 제2실시예에 따르면, 접착층을 구성하는 연화점이 높은 에폭시 레진을 단일 종으로 접착층 솔더볼을 형성한 후, 기판에 솔더링하였다.
[비교예]
비교예로써, 플럭스를 솔더부재에 코팅하지 않고 기판에 플럭스를 도포한 후, 솔더부재를 장착하고 솔더링을 하였다.
아래 [표 1]은 본 발명의 실시예와 비교예에 따른 접착층이 형성된 솔더볼을 조성을 나타낸 표이다.
[표 1]
구분 조성 실시예1 실시예2 비교예
솔더부재 무연솔더 SAC305 SAC305 SAC305
내부 코팅층 무연용 플럭스 X
외부 코팅층



 에폭시 레진
 YD-014:80 YD-017u X
YDCN-500:20
 -
경화제 DICY:당량비 PN-23:당량비 X
[표 2]는 본 발명에 따른 접착층이 형성된 솔더볼의 접착강도를 나타낸 표이다.
[표 2]
구분 실시예1 실시예2 비교예
접착강도(gf) 960~1200 940~1100 800~900
도 7은 본 발명의 제2실시예에 따른 에폭시와 플럭스가 혼합된 혼합층이 형성된 솔더볼의 단면도이다.
제1실시예의 솔더 부재(110) 표면에 플럭스와 에폭시가 혼합된 혼합층을 코팅하여 형성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1은 종래의 솔더링 공정의 흐름도,
도 2는 본 발명의 제1실시예에 따른 접착층이 형성된 솔더볼의 단면도,
도 3 내지 도 6은 본 발명에 따른 접착층이 형성된 솔더볼을 이용한 솔더링 공정도,
도 7은 본 발명의 제2실시예에 따른 에폭시와 플럭스가 혼합된 혼합층이 형성된 솔더볼의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110: 솔더볼 120: 플럭스
130: 접착층 310: 기판
320: 랜드 710: 혼합층

Claims (1)

  1. 솔더부재;
    상기 볼더부재 표면에 코팅된 플럭스; 및
    상기 플럭스 표면에 형성된 접착층
    을 포함하는 접착층이 형성된 솔더볼.
KR1020080126205A 2008-12-12 2008-12-12 접착층이 형성된 솔더볼 KR101545962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080126205A KR101545962B1 (ko) 2008-12-12 2008-12-12 접착층이 형성된 솔더볼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080126205A KR101545962B1 (ko) 2008-12-12 2008-12-12 접착층이 형성된 솔더볼

Publications (2)

Publication Number Publication Date
KR20100067702A true KR20100067702A (ko) 2010-06-22
KR101545962B1 KR101545962B1 (ko) 2015-08-24

Family

ID=42366260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080126205A KR101545962B1 (ko) 2008-12-12 2008-12-12 접착층이 형성된 솔더볼

Country Status (1)

Country Link
KR (1) KR101545962B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478510B1 (ko) * 2013-03-29 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
CN117727723A (zh) * 2024-02-15 2024-03-19 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070789A (en) 1997-11-18 2000-06-06 S. A. Day Mfg. Co., Inc. Method for soldering aluminum and soldering rod therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478510B1 (ko) * 2013-03-29 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
CN117727723A (zh) * 2024-02-15 2024-03-19 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺
CN117727723B (zh) * 2024-02-15 2024-04-26 江门市和美精艺电子有限公司 一种封装基板中bga防翘曲封装结构及封装工艺

Also Published As

Publication number Publication date
KR101545962B1 (ko) 2015-08-24

Similar Documents

Publication Publication Date Title
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
US8581403B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JPH04262890A (ja) フラックス剤および金属粒子を有する接着剤
JPH04280443A (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
JP2003211289A (ja) 導電性接合材料、それを用いた接合方法及び電子機器
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP2011040606A (ja) 半導体装置の製造方法
JP3821471B2 (ja) 硬化性フラックス、半田接合用レジスト、該硬化性フラックスにより補強された半導体パッケージ及び半導体装置並びに該半導体パッケージ及び半導体装置の製造方法
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
US20200306893A1 (en) Solder paste and mount structure
JP5385822B2 (ja) 半導体部品の実装方法
KR101102369B1 (ko) 도전돌기의 접합구조 및 접합방법
JP2002190497A (ja) フリップチップ実装用の封止樹脂
JP2010129664A (ja) 電子装置及びその製造方法
JP4677968B2 (ja) はんだペーストおよび接合部品
JP2006265484A (ja) 接着性樹脂組成物及び電子装置
KR101545962B1 (ko) 접착층이 형성된 솔더볼
JP2010232388A (ja) 半導体パッケージ及び半導体部品の実装構造
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP5621019B2 (ja) 半導体部品の実装構造
JP5579996B2 (ja) はんだ接合方法
WO2018134860A1 (ja) 半導体実装品
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right