WO2018134860A1 - 半導体実装品 - Google Patents

半導体実装品 Download PDF

Info

Publication number
WO2018134860A1
WO2018134860A1 PCT/JP2017/001307 JP2017001307W WO2018134860A1 WO 2018134860 A1 WO2018134860 A1 WO 2018134860A1 JP 2017001307 W JP2017001307 W JP 2017001307W WO 2018134860 A1 WO2018134860 A1 WO 2018134860A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
semiconductor package
semiconductor
wiring
bump
Prior art date
Application number
PCT/JP2017/001307
Other languages
English (en)
French (fr)
Inventor
山口 敦史
福原 康雄
Original Assignee
パナソニックIpマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックIpマネジメント株式会社 filed Critical パナソニックIpマネジメント株式会社
Priority to JP2018562737A priority Critical patent/JPWO2018134860A1/ja
Priority to US16/476,071 priority patent/US20190355655A1/en
Priority to PCT/JP2017/001307 priority patent/WO2018134860A1/ja
Publication of WO2018134860A1 publication Critical patent/WO2018134860A1/ja
Priority to US17/697,184 priority patent/US20220208671A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/13698Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699Material of the matrix
    • H01L2224/1379Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/13698Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798Fillers
    • H01L2224/13799Base material
    • H01L2224/138Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13801Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13811Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499Material of the matrix
    • H01L2224/8159Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/81498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598Fillers
    • H01L2224/81599Base material
    • H01L2224/816Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • This technical field relates to semiconductor mounted products using semiconductor components.
  • a bump formed by using solder as a component on the lower surface of the semiconductor component is soldered to an electrode of a wiring substrate to make it conductive.
  • the holding force for holding the semiconductor component on the wiring board is insufficient only by the solder bonding between the bump and the electrode.
  • the bonding between the semiconductor component and the substrate is reinforced using a thermosetting resin such as an epoxy resin.
  • Patent Document 1 As a resin reinforcing method, methods such as solder fill and side fill have been proposed (for example, Patent Document 1). A technique using a resin-reinforced solder paste made of a thermosetting resin composition containing solder powder and a flux component has been proposed (for example, Patent Document 2). In addition, a technique for adhering a resin composition not containing solder to the surface of a solder ball has been proposed (for example, Patent Document 3).
  • FIGS. 29A to 29C are cross-sectional views showing an example of surface mounting using a conventional resin-reinforced solder paste.
  • thermosetting resin composition 1 is previously printed on the electrode 3 formed on the surface of the circuit board 2.
  • sealing material 5 is apply
  • the semiconductor device 6 is mounted on the circuit board 2 to which the sealing material 5 is applied. That is, the terminal 7 formed on one surface of the semiconductor device 6 is directed to the circuit board 2, and the semiconductor device 6 is landed on the circuit board 3 as indicated by an arrow.
  • FIG. 29C corresponds to a cross-sectional view of the semiconductor device 6 after mounting.
  • the semiconductor package of the present invention has a semiconductor package, a wiring board, four or more solder joints, and a resin reinforcement.
  • the wiring board has a mounting surface on which wiring is formed, and a semiconductor package is mounted on the mounting surface.
  • Each of the solder joints electrically connects the semiconductor package and the wiring.
  • the resin reinforcing portion is formed on each side surface of the solder joint portion.
  • Each of the solder joints has a first solder region formed closer to the semiconductor package than the wiring substrate, and a second solder region formed closer to the wiring substrate than the semiconductor package.
  • the ratio of the voids is 10% or more and 99% or less with respect to the total of the voids existing in the polygon connecting the centers of the solder joints located at the outermost part of the solder joints and the resin reinforcing portion.
  • the ratio of the air gap is evaluated on a plane that is separated from the mounting surface by a quarter of the distance between the semiconductor package and the wiring board and is parallel to the mounting surface. Alternatively, the evaluation is performed on a surface of the resin reinforcing portion that is separated from the mounting surface by 1/3 of the distance from the position farthest from the wiring to the mounting surface and parallel to the mounting surface.
  • This configuration improves the repairability of semiconductor mounted products.
  • FIG. 1A is a cross-sectional view of a semiconductor component according to Embodiment 1 of the present invention.
  • 1B is a perspective view of the semiconductor component shown in FIG. 1A.
  • 2A is an enlarged cross-sectional view of a main part (near a bump) of the semiconductor component shown in FIG. 1A.
  • 2B is an enlarged cross-sectional view of a main part (near the bump) of another configuration of the semiconductor component shown in FIG. 1A.
  • FIG. 3A is an explanatory view showing the procedure for manufacturing the semiconductor component according to the first embodiment of the present invention.
  • FIG. 3B is an explanatory diagram illustrating a manufacturing procedure of the semiconductor component subsequent to FIG. 3A.
  • FIG. 4A is a partial cross-sectional view of a semiconductor mounted product to which the semiconductor component according to Embodiment 1 of the present invention is applied.
  • 4B is a perspective view of the semiconductor mounted product shown in FIG. 4A.
  • FIG. 5 is an explanatory diagram illustrating a procedure for mounting the semiconductor component shown in FIG. 1A on the surface of the wiring board.
  • FIG. 6 is an enlarged view of a main part in the procedure shown in FIG.
  • FIG. 7 is an enlarged cross-sectional view of a main part showing a state before reflowing in a state where semiconductor components are mounted on the surface of the wiring board by the procedure shown in FIG. 5 or
  • FIG. 8 is an enlarged cross-sectional view of a main part of the semiconductor mounted product shown in FIG. 4A.
  • FIG. 4A is a partial cross-sectional view of a semiconductor mounted product to which the semiconductor component according to Embodiment 1 of the present invention is applied.
  • FIG. 4B is a perspective view of the semiconductor
  • FIG. 9 is a plan view schematically showing a mounting surface of the semiconductor mounted product according to the first embodiment of the present invention.
  • FIG. 10 is a cross-sectional view for explaining a mounting example of a semiconductor component shown as one comparative example.
  • FIG. 11 is a cross-sectional view showing a state before reflowing in the mounting example according to the comparative example shown in FIG.
  • FIG. 12 is a cross-sectional view for explaining a mounting state after reflowing in the mounting example according to the comparative example shown in FIG. 10.
  • FIG. 13 is a cross-sectional view of main parts of a semiconductor component according to the second embodiment of the present invention.
  • FIG. 14 is an explanatory diagram of a method of manufacturing the semiconductor component shown in FIG. FIG.
  • FIG. 15A is a cross-sectional view of a principal part for explaining the manufacturing procedure of the semiconductor component shown in FIG.
  • FIG. 15B is a cross-sectional view of the principal part for explaining the manufacturing procedure of the semiconductor component shown in FIG. 13.
  • FIG. 16A is a fragmentary cross-sectional view of another semiconductor component according to Embodiment 2 of the present invention.
  • FIG. 16B is a fragmentary cross-sectional view of still another semiconductor component according to Embodiment 2 of the present invention.
  • FIG. 17 is a cross-sectional view of main parts of a semiconductor component according to the third embodiment of the present invention.
  • FIG. 18 is a cross-sectional view schematically illustrating an enlarged solder joint structure for a semiconductor package according to the third embodiment of the present invention.
  • FIG. 19A is a cross-sectional view of relevant parts for explaining the procedure for manufacturing a semiconductor component according to Embodiment 3 of the present invention.
  • FIG. 19B is a cross-sectional view of the main part for explaining the next procedure of the procedure shown in FIG. 19A.
  • FIG. 19C is a cross-sectional view of the main part for explaining the next procedure of the procedure shown in FIG. 19B.
  • FIG. 20A is a plan view showing the shape and positional relationship between the two when a first thermosetting resin binder is applied to the bumps in Embodiment 4 of the present invention.
  • FIG. 20B is a plan view showing other shapes and positional relationships between the two when applying the first thermosetting resin binder to the bumps in Embodiment 4 of the present invention.
  • FIG. 20A is a plan view showing the shape and positional relationship between the two when a first thermosetting resin binder is applied to the bumps in Embodiment 4 of the present invention.
  • FIG. 20B is a plan view showing
  • FIG. 21 is a cross-sectional view schematically illustrating an enlarged solder joint structure of a semiconductor mounted product in the fourth embodiment of the present invention.
  • FIG. 22A is a diagram showing the heights of the left and right resin reinforcing portions of various examples in which solder joint portions are produced using the first thermosetting resin binder shown in FIG. 20A.
  • FIG. 22B is a diagram illustrating the heights of the left and right resin reinforcing portions of various examples in which solder joints are manufactured by shifting the center further from the center of the bump than the first thermosetting resin binder shown in FIG. 20A.
  • FIG. 23A is a longitudinal cross-sectional view of a semiconductor package according to the fifth embodiment of the present invention.
  • FIG. 23B is a cross-sectional view taken along line 23B-23B in FIG. 23A.
  • FIG. 24A is a longitudinal sectional view of another semiconductor mounted product according to the fifth embodiment of the present invention.
  • 24B is a cross-sectional view taken along line 24B-24B in FIG. 24A.
  • FIG. 24C is a cross-sectional view showing an example of the configuration along line 24C-24C in FIG. 24A.
  • FIG. 24D is a cross-sectional view showing another example of the configuration along line 24D-24D in FIG. 24A.
  • FIG. 25A is a cross-sectional view illustrating an example of a configuration of a space provided in the resin reinforcing portion and four solder joint portions surrounding the space.
  • FIG. 25B is a cross-sectional view showing another example of the configuration of the space provided in the resin reinforcing portion and the four solder joint portions surrounding the space.
  • FIG. 25C is a cross-sectional view showing still another example of the configuration of the space provided in the resin reinforcing portion and the four solder joint portions surrounding the space.
  • FIG. 26 is a first schematic cross-sectional view showing the height position at which the porosity is evaluated.
  • FIG. 27 is a second schematic cross-sectional view showing the height position at which the porosity is evaluated.
  • FIG. 28A is a schematic cross-sectional view of a semiconductor package for explaining the porosity.
  • FIG. 28B is a schematic cross-sectional view of a semiconductor package for explaining the arrangement of solder joints.
  • FIG. 29A is a cross-sectional view illustrating a surface mounting procedure using a conventional resin-reinforced solder paste.
  • FIG. 29B is a cross-sectional view illustrating a procedure following FIG. 29A.
  • FIG. 29C is a cross-sectional view showing a procedure following FIG. 29B.
  • the sealing material 5 and the thermosetting resin composition 1 may adhere to the surface of the terminal 7.
  • the sealing material 5 and the thermosetting resin composition 1 adhering to the surface of the terminal 7 are electrically connected between the solder portion 8 and the electrode 3 when forming the joint portion 10 as shown in FIG. 29C.
  • thermosetting resin composition 1 when the convex terminal 7 is pressed onto the thermosetting resin composition 1 that has been printed and formed in advance, the thermosetting resin composition 1 is spread downward. For this reason, the height of the resin cured portion 9 that reinforces the periphery of the solder portion 8 is not sufficient, and the periphery of the solder portion 8 may not be completely reinforced by the resin cured portion 9.
  • Embodiments 1 to 4 can be applied in combination with each other.
  • FIG. 1A is a cross-sectional view of a semiconductor component 110 according to Embodiment 1 of the present invention.
  • FIG. 1B is a perspective view of the semiconductor component 110 shown in FIG. 1A.
  • the semiconductor component 110 includes a semiconductor package 120 having a mounting surface 150, bumps 130, and a covering portion 140.
  • the bumps 130 are formed on the mounting surface 150.
  • the covering portion 140 covers the tip portion of the bump 130.
  • a plurality of bumps 130 are formed on the mounting surface 150 of the semiconductor package 120 at predetermined intervals.
  • the covering portions 140 provided on the surfaces of the respective bumps 130 are separated from each other, and the electrical insulation between the adjacent bumps 130 is maintained.
  • FIG. 2A and 2B are enlarged cross-sectional views of the main part (near the bump 130) of the semiconductor component 110.
  • FIG. The difference between FIG. 2A and FIG. 2B is the size of the covering portion 140.
  • the bump 130 is formed from the first solder.
  • the covering part 140 includes a solder powder 170 composed of second solder, a flux component (not shown), and a first thermosetting resin binder (hereinafter referred to as a first binder) 160. Formed from.
  • the semiconductor package 120 is not particularly limited as long as the bump 130 made of a solder ball or the like is formed on the mounting surface of the semiconductor package 120.
  • An example of the semiconductor package 120 is a BGA (Ball Grid Array Package) or CSP (Chip Scale) in which solder balls are provided as bumps 130 on the lower surface of an organic substrate interposer, a semiconductor chip is mounted on the upper surface, and sealed with a sealing resin. Package).
  • the solder material constituting the first solder is not particularly limited.
  • a solder material based on Sn can be used as the first solder.
  • a solder material having a melting point higher than that of the solder powder 170 (second solder) contained in the covering portion 140 is preferable.
  • SAC305 solder material
  • the bumps 130 melt after the solder powder 170 during reflow.
  • the melting temperature of the bumps 130 can be lowered.
  • the first solder for forming the bump 130 can be appropriately selected according to the application.
  • the second solder constituting the solder powder 170 is not particularly limited, but for example, a solder alloy based on Sn can be used.
  • a solder alloy based on Sn can be used.
  • the second solder for example, a solder alloy containing Sn and Ag, Cu, Bi, Zn, In, or the like is desirably used.
  • a solder material having a melting point lower than that of the bump 130 (first solder) is particularly preferable. It is useful to use a solder material having a relatively low melting point as the second solder. When a solder material having a low melting point is used as the second solder, the solder powder 170 is melted before the bumps 130 at the time of reflow, and the semiconductor package 120 and the wiring board are suitably soldered.
  • a specific example of the low melting point of the second solder is, for example, an Sn—Bi solder material containing Bi as an essential component.
  • the eutectic point of Sn—Bi solder is 139 ° C.
  • the melting point of the second solder can be set between 139 ° C. and 232 ° C.
  • the wettability with respect to the bump 130 and the wettability with respect to the wiring on the wiring board can be improved.
  • the melting temperature of the solder powder 170 is lowered, and the melting behavior of the solder powder 170 and the thermosetting behavior of the first binder 160 can be matched.
  • the content of the solder powder 170 in the first composition is preferably in the range of 40% by mass to 95% by mass. Within this range, in addition to electrical bondability, a reinforcing effect by a resin reinforcing portion to be described later can be sufficiently exhibited. Furthermore, it is more preferable that the content be in the range of 70% by mass or more and 95% by mass or less because a decrease in coating workability due to increase in viscosity of the first composition can be suppressed.
  • the solder powder 170 exists in a dispersed state in the first composition, and the dispersed state of the solder powder 170 is also maintained in the covering portion 140.
  • the flux component is not particularly limited, and rosin component materials represented by abietic acid, various amines and salts thereof, organic acids such as sebacin salt, adipic acid and glutaric acid can be used. These flux components may be one type of component, or two or more types of components may be mixed.
  • the content of the flux component is preferably in the range of 1% by mass to 50% by mass with respect to the total amount of the flux component and the first binder 160. In this range, the flux component can exhibit an excellent flux action, and the flux component further improves the mechanical bondability and electrical bondability by the cured product of the covering portion 140.
  • the first binder 160 exists in the coating part 140 in an uncured state or a B-stage state.
  • the first binder 160 forms a resin reinforcing portion 290 that surrounds the side surface of the solder joint portion 270 as shown in FIG. Therefore, the first binder 160 is not particularly limited as long as it is a resin capable of forming the resin reinforcing portion 290 surrounding the side surface of the solder joint portion 270 during reflow.
  • the first binder 160 is preferably a resin containing an epoxy resin and a curing agent as main components. Epoxy resins cure at relatively low temperatures and have high adhesion. By using a resin containing an epoxy resin and a curing agent as main components as the first binder 160, sufficient curability and sufficient reinforcement effect required for component mounting even at a solder reflow temperature lower than the conventional solder reflow temperature. Is obtained.
  • the epoxy resin it is preferable to use an epoxy resin that is liquid at room temperature.
  • an epoxy resin that is liquid at room temperature.
  • other components such as the solder powder 170 can be easily dispersed in the epoxy resin.
  • “Liquid at normal temperature” means having fluidity in a temperature range of 5 to 28 ° C. under atmospheric pressure, particularly around room temperature of 18 ° C.
  • the epoxy resin that is liquid at room temperature the molecular weight and molecular structure are not particularly limited as long as they have two or more epoxy groups in one molecule, and various types can be used.
  • various liquid epoxy resins such as glycidyl ether type, glycidyl amine type, glycidyl ester type, and olefin oxidation type (alicyclic) can be used.
  • bisphenol type epoxy resins such as bisphenol A type epoxy resins and bisphenol F type epoxy resins
  • hydrogenated bisphenol type epoxy resins such as hydrogenated bisphenol A type epoxy resins and hydrogenated bisphenol F type epoxy resins
  • bisphenol type epoxy resins such as bisphenol A type epoxy resins and bisphenol F type epoxy resins
  • hydrogenated bisphenol type epoxy resins such as hydrogenated bisphenol A type epoxy resins and hydrogenated bisphenol F
  • bisphenol-type epoxy resins and hydrogenated bisphenol-type epoxy resins are preferable as the epoxy resin that is liquid at room temperature.
  • an epoxy resin that is solid at room temperature can be used in combination with the epoxy resin that is liquid at room temperature as described above.
  • an epoxy resin that is solid at room temperature for example, a biphenyl type epoxy resin, a dicyclopentadiene type epoxy resin, a triazine skeleton epoxy resin, or the like can be used.
  • an epoxy resin curing agent acid anhydrides, phenol novolacs, various thiol compounds, various amines, dicyandiamide, imidazoles, metal complexes, and adduct compounds thereof, for example, polyamine adduct modification products can be used.
  • curing agent is set suitably, it is desirable to set it as the range of 3 mass parts or more and 20 mass parts or less with respect to 100 mass parts of an epoxy resin, for example. Moreover, it is more desirable to set it within the range of 5 parts by mass or more and 15 parts by mass or less. Moreover, it is desirable that the stoichiometric equivalent ratio of the curing agent to the epoxy equivalent of the epoxy resin be within a range of 0.8 or more and 1.2 or less.
  • the 1st binder 160 can mix
  • Curing accelerators include imidazoles, tertiary amines, cyclic amines such as 1,8-diazabicyclo (5.4.0) undecene-7 and 1,5-diazabicyclo (4.3.0) nonene-5.
  • Quaternary phosphonium salts such as tetraphenylborate salts thereof, trialkylphosphines such as tributylphosphine, triarylphosphines such as triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetra (n-butyl) phosphonium tetraphenylborate , Metal complexes such as Fe acetylacetonate and adduct compounds thereof can be used. What is necessary is just to set the compounding quantity of these hardening accelerators suitably considering the gelatinization time and storage stability.
  • the first composition 230 may contain, in addition to the above components, commonly used modifiers and additives. Moreover, in the 1st composition 230, you may add a low boiling-point solvent and a plasticizer in order to adjust a viscosity and fluidity
  • the preparation method of the 1st composition 230 is not specifically limited, For example, it can prepare with the following method. First, the solder powder 170, a part or all of the epoxy resin, and the flux component are mixed to prepare a mixture. Then, a curing agent is added to the mixture and mixed. When a part of the epoxy resin is used at the time of preparing the mixture, the remainder of the epoxy resin and a curing agent are added to the mixture and mixed.
  • the alternate long and short dash line 180 indicates the position of the tip of the bump 130.
  • the auxiliary line 190 indicates the position of the end portion of the covering portion 140 that covers the surface of the bump 130.
  • An arrow 200 indicates the height of the covering portion 140 that covers the surface of the bump 130 from the tip portion of the bump 130.
  • the covering portion 140 covers the surface of the bump 130 from the tip end portion of the bump 130 to the side surface thereof. That is, it is preferable that the covering portion 140 continuously covers the tip portion of the bump 130 and at least a part of the side surface of the bump 130.
  • the covering portion 140 is preferably 40% or more of the height of the bump 130.
  • the end portion of the covering portion 140 on the side surface of the bump 130 is preferably closer to the mounting surface 150 than the position that is 40% of the height of the bump 130 with respect to the tip portion of the bump 130.
  • the height of the covering portion 140 is more preferably 60% or more of the height of the bump 130.
  • the resin reinforcing portion 290 is made higher or thicker in FIG. Can be reinforced.
  • the height of the covering portion 140 being 100% means that the entire surface of the bump 130 is covered with the covering portion 140.
  • this state is a state in which the bump 130 is continuously covered with the covering portion 140 from the tip portion to the mounting surface 150 of the semiconductor package 120.
  • the solder powder 170 included in the covering part 140 may directly contact the mounting surface of the semiconductor package 120 between two adjacent bumps 130. In this case, it is useful to perform the processes shown in FIGS. 14 and 19A to 19C and FIG. 17 described in the second and third embodiments.
  • the height of the covering portion 140 is 40% of the height of the bump 130 as shown in FIG. 2A, it is useful to carry out the steps shown in FIGS. By implementing the steps shown in FIGS. 6 and 7, the height of the covering portion 140 can be increased to 50% or more before the reflow step.
  • 2B shows a state in which the height of the covering portion 140 is higher than that in FIG. 2A.
  • the covering part 140 is covered with a first binder 160 included in the covering part 140. It is useful to construct the top of 140.
  • the thickness of the region portion covering the tip of the bump 130 is preferably 5 ⁇ m or more. Further, it is desirable that the thickness be 10 ⁇ m or more and 20 ⁇ m or more. However, in this case, it is desirable that the covering portions 140 formed on the two adjacent bumps 130 are not in contact with each other. Further, it is desirable that the area of the covering portion 140 that covers the tip of the bump 130 is thicker than the area that covers the side surface of the bump 130. When the thickness of the covering portion 140 that covers the bump tip portion of the bump 130 is less than 5 ⁇ m, the formation of the first solder region 340 and the resin reinforcing portion 290 may be insufficient. In the covering portion 140, when the region portion covering the tip portion of the bump 130 is the same as or thinner than the region portion covering the side surface of the bump 130, the mounting strength may be affected.
  • the average particle size of the solder powder 170 contained in the covering portion 140 is desirably 3 ⁇ m or more and 30 ⁇ m or less.
  • the average particle size is less than 3 ⁇ m, the solder powder 170 becomes expensive, and there is a possibility that the formation of the second solder region 350 in FIG.
  • the average particle size of the solder powder 170 exceeds 30 ⁇ m, it may be difficult to uniformly form the covering portion 140 on the surface of the bump 130. Furthermore, there is a possibility that the shape of the second solder region 350 in FIG.
  • FIGS. 3A and 3B are explanatory views showing a manufacturing procedure of the semiconductor component 110.
  • the semiconductor package 120 on which the bumps 130 are formed is held by a component holding tool 210.
  • the concave pool provided on the transfer table 220 is filled with the first composition 230.
  • a rubber spatula, a stainless steel plate or the like is used in order to make the thickness (or depth) of the first composition 230 poured into the pool of the transfer table 220 constant. It is useful to make the surface of the first composition 230 flat (at least at 3 ⁇ / x, 10 ⁇ m or less, further 5 ⁇ m or less, 3 ⁇ m or less).
  • the thickness (or depth) of the first composition 230 in the transfer table 220 may be lower than the height of the bumps 130.
  • the bump 130 of the semiconductor package 120 moved in the direction indicated by the arrow 200 and held by the component holding tool 210 is immersed in the first composition 230.
  • the bump 130 is pulled up from the first composition 230 in the direction indicated by the arrow 200 in FIG. 3B.
  • the covering part 140 formed of the first composition 230 is continuously formed from the tip part of the bump 130 to a position that is 40% or more of the height of the bump 130.
  • the semiconductor package 120 having the bumps 130 formed of the first solder on the mounting surface 150 is prepared.
  • a first composition 230 containing solder powder 170 composed of second solder, a flux component, and a first binder 160 is prepared. Then, the tip of the bump 130 is covered with a part of the first composition 230.
  • the procedure shown in FIGS. 3A and 3B may be repeated a plurality of times. With this operation, the thickness and adhesion amount (or supply amount and volume) of the covering portion 140 are increased while the height of the covering portion 140 is kept constant, and variations in the thickness and adhesion amount of the covering portion 140 can be reduced.
  • FIGS. 4A and 4B are a cross-sectional view and a perspective view, respectively, of a semiconductor mounted product 310 configured by mounting the semiconductor component 110 on the wiring board 240.
  • the semiconductor mounted product 310 includes a semiconductor package 120, a wiring board 240, a solder joint portion 270, and a resin reinforcing portion 290.
  • a wiring 250 is formed on the surface of the wiring board 240.
  • the wiring board 240 has the semiconductor package 120 mounted thereon.
  • the solder joint portion 270 electrically connects the semiconductor package 120 and the wiring 250.
  • the resin reinforcing portion 290 is formed on the side surface of the solder joint portion 270.
  • the semiconductor mounted product 310 has such a solder joint structure.
  • the wiring 250 is provided on the mounting surface of the wiring board 240.
  • the wiring board 240 is not particularly limited in material, size, or the like, and for example, a generally used printed board having an insulating layer made of glass epoxy resin can be used.
  • the wiring 250 is not particularly limited, and can be formed with a copper foil pattern having a thickness of about 8 ⁇ m to 35 ⁇ m, for example.
  • the solder joint portion 270 is surrounded and reinforced by the resin reinforcing portion 290.
  • the solder joint portion 270 is formed by melting the bump 130 of the semiconductor component 110 by reflow.
  • the bumps 130 of the semiconductor component 110 increases, the bumps 130 are reduced in diameter, and a large number of bumps 130 are formed on the mounting surface 150 of the semiconductor component 110 with a high density.
  • the resin reinforcing portion 290 uniformly reinforces the periphery of each solder joint portion 270 in the semiconductor mounted product 310.
  • the fill material 320 is not essential and may be applied as necessary.
  • the fill material 320 is an insulating adhesive for increasing the adhesion strength between the semiconductor package 120 and the wiring substrate 240.
  • the fill material 320 a known insulating material generally used for forming underfill, side fill, corner fill, or the like can be used.
  • FIGS. 4A and 4B by providing an insulating fill material 320 that connects the semiconductor package 120 and the wiring board 240 at the periphery of the semiconductor package 120, the connection reliability of the semiconductor package 310 can be improved. .
  • the fill material 320 does not need to cover the entire periphery of the semiconductor package 120, and may cover at least one side of the semiconductor package 120 or at least one corner of the semiconductor package 120.
  • the fill material 320 may be formed simultaneously with the formation of the resin reinforcement portion 290 or after the resin reinforcement portion 290 is formed.
  • the height 300 of the resin reinforcing part 290 is preferably 40% or more of the height 280 of the solder joint part 270, more preferably 60% or more. Further, as shown in FIG. 8 described later, the height 300 of the resin reinforcing portion 290 may be set to 100%, which is the same as the height 280 of the solder joint portion 270. Further, as shown in FIG. 18 described later, a part of the mounting surface 150 of the semiconductor package 120 may be covered with a part of the resin reinforcing portion 290.
  • the height 300 of the resin reinforcing portion 290 is a height obtained by subtracting the thickness of the wiring 250, that is, a height based on the wiring 250.
  • FIG. 5 is an explanatory diagram illustrating the procedure for mounting the semiconductor component 110 on the surface of the wiring board 240.
  • FIG. 6 is an enlarged view of a main part in the procedure shown in FIG.
  • FIG. 7 is an enlarged cross-sectional view of a main part showing a state before reflowing in a state where the semiconductor component 110 is mounted on the surface of the wiring board 240 by the procedure shown in FIG. 5 or FIG.
  • FIG. 8 is an enlarged cross-sectional view of a main part of the semiconductor mounted product 310.
  • the semiconductor mounting product 310 is manufactured by mounting the semiconductor component 110 on the mounting surface of the wiring board 240 (that is, the surface on which the wiring 250 is formed).
  • the arrow 200 indicates the direction in which the semiconductor component 110 held by the component holding tool 210 is mounted on the wiring 250. It is preferable that the solder paste 260 is disposed in advance on the wiring 250 by printing or the like. As shown in FIG. 6, it is useful to use the first composition 230b having the same composition as the first composition 230a constituting the covering portion 140 as the solder paste 260.
  • the coating part 140 is formed at the tip of the bump 130 with the first composition 230 a including the solder powder 170 a formed with the second solder, the flux component, and the first binder 160 a.
  • the solder paste 260 is formed of a first composition 230b including solder powder 170b formed of second solder, a flux component, and a first binder 160b. Note that the first composition 230b and the first composition 230a may have the same composition or similar composition components.
  • the semiconductor component 110 is moved in the direction indicated by the arrow 200a in FIG. 6, and the semiconductor component 110 is mounted on the wiring board 240 on which the solder paste 260 is formed, and the state shown in FIG.
  • the bump 130 on which the covering portion 140 is formed is mounted on the solder paste 260 so as to be embedded.
  • the portion of the covering portion 140 a that covers the tip of the bump 130 moves from the tip of the bump 130 to the side surface of the bump 130 by the reaction force of the solder paste 260.
  • a portion of the covering portion 140 a that covers the side surface of the bump 130 is pushed up toward the semiconductor package 120.
  • the auxiliary line 190 a indicates the end position of the covering portion 140 before the bump 130 is mounted on the solder paste 260.
  • the auxiliary line 190 b indicates the end position of the covering portion 140 after the bump 130 is mounted on the solder paste 260.
  • Arrow 200b indicates the height at which the covering portion 140a is raised around the bump 130 when the bump 130 is pressed against the solder paste (or the height change dimension).
  • a phenomenon (a kind of bulge phenomenon) in which the covering portion 140a swells around the bump 130 can be described as follows. That is, when the bump 130 enters the solder paste 260, the covering portion 140 a that covers the surface of the bump 130 is handled by the solder paste 260. The covered portion 140a thus treated rises as a kind of bulge around the bump 130 by the height indicated by the arrow 200b.
  • the covering portion 140a covering the bump 130 is moved from the position indicated by the auxiliary line 190a to the position indicated by the auxiliary line 190b.
  • the height can be increased by the amount indicated by the arrow 200b in FIG.
  • the covering portion 140a covering the bump 130 can be raised from the position indicated by the auxiliary line 190a to the position indicated by the auxiliary line 190b by the amount indicated by the arrow 200b.
  • the height of the covering portion 140 is about 40% of the height of the bump 130 in the state before mounting shown in FIG. 2A, when the covering portion 140 is pressed onto the solder paste 260, FIG. As shown, the height of the covering portion 140 is 50% or more of the height of the bump 130.
  • the covering portion 140a becomes higher than before the reflow process.
  • the plurality of solder powders 170a included in the covering portion 140a are melted and integrated with each other. This melting and integration pushes the first binder 160a from the inside of the covering portion 140a to the outside.
  • the first binder 160a pushed out in this way covers the periphery of the solder joint 270 shown in FIG.
  • the first binder 160 pushed out is accumulated around the solder joint portion 270, and the height of the resin reinforcing portion 290 in the semiconductor mounting product 310 is the height of the solder joint portion 270 with respect to the wiring 250. 40% or more and 100% or less.
  • the bump 130 is melted and the solder powder 170 and the bump 130 are integrated by the reflow process, whereby the distance between the wiring board 240 and the semiconductor package 120 is reduced.
  • the height 280 after reflow is lower than that before reflow.
  • the relative height of the resin reinforcing portion 290 is 50 times the height of the solder joint portion 270 with respect to the wiring 250. % Or more.
  • the same material composition or the same Bi-containing solder material can be used for the solder powder 170a and the solder powder 170b so that their melting temperatures can be matched. Further, by using the same resin material for the first binder 160a and the first binder 160b, the thermosetting behavior can be matched. Alternatively, by using similar resin materials that are compatible with each other for the first binder 160a and the first binder 160b, the first binder 160a and the first binder 160b can be satisfactorily mixed with each other and no interface can be formed between them.
  • solder plating or the like may be formed on the wiring 250 instead of the solder paste 260. Even in this case, the solder powder 170a melts and integrates into the molten solder plating during reflow, thereby pushing the first binder 160a out of the covering portion 140. The extruded first binder 160a makes the resin reinforcing part 290 higher and thickens the resin reinforcing part 290.
  • FIG. 8 is an enlarged cross-sectional view of a main part of the semiconductor mounted product shown in FIG. 4A.
  • a part of the mounting surface 150 of the semiconductor package 120 is wetted by a part of the resin reinforcing portion 290.
  • the first binder 160 constituting the resin reinforcing portion 290 adheres to the mounting surface 150 by the wetting surface 330, so that the mounting strength is increased.
  • the semiconductor mounting product 310 is configured by the semiconductor package 120, the wiring board 240, the solder joint portion 270, and the resin reinforcing portion 290 as described above. This has a solder joint structure.
  • the solder joint portion 270 includes a first solder region 340 and a second solder region 350.
  • the first solder region 340 is formed closer to the semiconductor package 120 than the wiring substrate 240, and the second solder region 350 is formed closer to the wiring substrate 240 than the semiconductor package 120.
  • the first solder region 340 is derived from the first solder constituting the bump 130.
  • the second solder region 350 is derived from the second solder constituting the solder powder 170 contained in the covering portion 140.
  • an Sn—Ag—Cu-based solder material (for example, a solder material called SAC 305) can be used as the first solder constituting the bump 130.
  • an Sn—Bi based solder material containing Bi as an essential component can be used as the second solder constituting the solder powder 170.
  • the second solder region 350 contains Bi, the wettability of the solder joint portion 270 with respect to the wiring 250 is increased. It is also useful to diffuse Ag and Cu components contained in the Sn—Ag—Cu based first solder region 340 into the Sn—Bi based second solder region 350. Since Bi has little elongation, there is a possibility that a problem may occur due to a drop impact or the like.
  • solder regions can be confirmed by a simple evaluation method such as an X-ray microanalyzer, but it is not necessary to form a clear interface between the regions. Rather, it is desirable that the first solder region 340 and the second solder region 350 form a diffusion layer between each other.
  • the periphery of the portion containing Bi (for example, the second solder region 350 in FIG. 8) is covered with a resin reinforcing portion 290 and reinforced to thereby reinforce the solder joint 270
  • the strength of can be increased. That is, when the second solder region 350 contains Bi, it is preferable that the resin reinforcing portion 290 covers at least the side surface of the second solder region 350.
  • the second solder region 350 containing Bi is surrounded by the resin reinforcing portion 290, it is useful to increase the average thickness of the resin reinforcing portion 290 surrounding the second solder region 350 to 1 ⁇ m or more, and further to 5 ⁇ m or more and 10 ⁇ m or more. is there. When the average is less than 1 ⁇ m, the reinforcing effect may be lowered.
  • the resin reinforcing portion 290 covering the side surface of the second solder region 350 extends from the side surface of the second solder region 350 to the side surface of the first solder region 340, and It is preferable to cover the side. Furthermore, it is preferable that the resin reinforcing portion 290 continuously covers a portion from the top of the wiring board 240 to the mounting surface 150 of the semiconductor package 120 via the side surface of the solder joint portion 270.
  • solder joint portion 270 by combining the solder joint portion 270 and the resin reinforcing portion 290, the difference in physical properties between them (rigidity, elastic modulus, difference in glass transition temperature, loss elastic modulus, etc.) can be used, and at the time of dropping Part of the generated fall energy can be absorbed.
  • FIG. 9 is a plan view schematically showing the mounting surface of the semiconductor mounted product according to the present embodiment.
  • the resin reinforcing portion 290 may be formed on the mounting surface 150 so as to surround each of the plurality of solder joint portions 270 in a 360-degree ring shape. Further, the resin reinforcing portions 290 formed on the plurality of solder joint portions 270 may be connected to each other on the mounting surface 150.
  • a corner fill or a side fill formed of the fill material 320 may be provided on the periphery of the semiconductor package 120 or the like. These greatly increase the reliability of the semiconductor mounted product 310.
  • the filling material 320 an insulating material in which an inorganic filler or the like is added to a thermosetting resin such as an epoxy resin, which is a generally used filling material, can be used.
  • Sample E1 to Sample E4 As described below, semiconductor mounted products according to Samples E1 to E4 are manufactured, and the solder joint strength is evaluated.
  • a solder paste A containing Bi-containing solder powder 170, a flux component, and a first binder 160 is prepared.
  • solder powder 170 As the solder powder 170, Sn42Bi58 manufactured by Mitsui Metal Mining Co., Ltd. is used. An epoxy resin (“YD128” manufactured by Nippon Steel Chemical Co., Ltd.) is used as the uncured first binder 160. A phenol curing agent (“MEH-8000H” manufactured by Meiwa Kasei Co., Ltd.) is used as the curing agent. Abietic acid is used as a flux component. Then, 80.0 parts by mass of solder powder, 16.4 parts by mass of an epoxy resin, 0.9 part by mass of a curing agent, and 2.7 parts by mass of a flux component are blended, and uniformly mixed and kneaded using a disper. In this way, a paste-like first composition (solder paste A) is prepared.
  • solder paste A 80.0 parts by mass of solder powder, 16.4 parts by mass of an epoxy resin, 0.9 part by mass of a curing agent, and 2.7 parts by mass of a flux component are blended, and
  • the semiconductor component 110 shown in FIG. 1A is manufactured by the steps shown in FIGS. 3A and 3B. Specifically, first, a BGA (package size: 14 ⁇ 14 mm, ball diameter: 0.45 mm, pitch: 0.8 mm) which is a semiconductor package 120 having a plurality of bumps 130 on the mounting surface 150 is prepared. Next, a transfer table 220 having a concave pool is installed horizontally, and the solder paste A is poured into the pool to form a smooth transfer surface of the solder paste A. Then, in accordance with the method shown in FIGS. 3A and 3B, the upper surface of the BGA as the semiconductor package 120 is held by the component holding tool 210 with the bump 130 facing downward.
  • a BGA package size: 14 ⁇ 14 mm, ball diameter: 0.45 mm, pitch: 0.8 mm
  • the BGA is lowered toward the transfer table 220 while keeping the mounting surface 150 parallel to the transfer surface of the solder paste A, and the bumps 130 are brought into contact with the transfer surface.
  • the solder paste A is attached to the bumps 130.
  • the depth of the solder paste A poured into the transfer table 220 is increased or decreased to adjust the depth at which the bumps 130 are immersed in the solder paste A.
  • four types of samples (sample E1 to sample E4) of the semiconductor component 110 formed with the solder paste A and having the covering portion 140 covering the bumps 130 are produced.
  • the difference between the samples E1 to E4 is the height of the covering portion 140.
  • FR-4 is prepared as a base material of the wiring board 240 having the wiring 250 on the mounting surface.
  • FR-4 is a base material obtained by impregnating a glass fiber cloth with an epoxy resin and heat-treating it to form a plate.
  • a glass epoxy substrate is formed by sticking a copper foil on the surface using FR-4 as a base material.
  • the wiring board 240 has a thickness of 0.8 mm and an electrode (land) diameter of 0.4 mm.
  • the first composition (solder paste A) is supplied to the electrode (land) in the wiring 250 of the wiring board 240 by a printing metal mask.
  • the opening diameter of the metal mask is 0.4 mm.
  • the BGA provided with the covering portion 140 and the wiring board 240 are arranged, the bumps 130 and the electrodes of the wiring 250 are aligned, and the BGA is mounted on the wiring board 240. .
  • the wiring board 240 on which the BGA is mounted is heated according to a predetermined heating profile, so that the bumps 130 are melted and solidified, and the solder powder 170 is melted and integrated with the bumps 130. In this way, a solder joint 270 that joins the wiring 250 and the semiconductor package 120 is formed.
  • the first binder 160 contained in the first composition is cured to form a resin reinforcing portion 290 that reinforces the solder joint portion 270 from the periphery. According to the above procedure, the semiconductor mounted products 310 of Sample E1 to Sample E4 are manufactured.
  • FIG. 10 is a cross-sectional view illustrating the mounting procedure of the semiconductor component of sample C2.
  • Sample C1 is manufactured as follows. A covering portion is not formed on the surface of the BGA bump 130 to be the semiconductor package 120. That is, BGA in a state where the solder paste A is not attached to the bump surface is used. That is, the semiconductor component 400 shown in FIG. 10 is used.
  • a commercially available solder paste B is prepared for metal mask printing. The solder paste B contains flux but does not contain the first binder 160. Then, solder paste B is printed on the electrodes of the wiring 250 of the wiring board 240. On the other hand, nothing is formed on the surface of the bump 130. Otherwise, the BGA is mounted on the wiring board 240 in the same manner as the samples E1 to E4. In this way, a semiconductor mounted product of sample C1 is manufactured.
  • the BGA that becomes the semiconductor package 120 without using the covering portion 140 on the bump 130 is used as the semiconductor component 400.
  • solder paste A is used for metal mask printing. That is, the solder paste A is printed on the electrode of the wiring 250 of the wiring board 240.
  • the BGA is mounted on the wiring board 240 in the same manner as the samples E1 to E4. In this manner, a semiconductor mounted product of sample C2 is manufactured.
  • solder paste A in (Table 1) corresponds to the first composition 230 described in the first embodiment.
  • the covering portion height is the height indicated by the arrow 200 in FIGS. 2A and 2B.
  • the resin reinforcing portion height is a height 300 indicated by an arrow in FIGS. 4A and 8.
  • the resin reinforcing portion 290 surrounds the entire periphery of the solder joint portion 270.
  • the height 300 of the resin reinforcing portion 290 is equal to the solder joint portion 270.
  • the height reaches 50% or more of the height 280.
  • the resin reinforcing portion 290 is not substantially formed, and in the sample C2, the height of the resin reinforcing portion is only 30% of the height of the solder joint portion.
  • Samples E1 to E3 all cleared 1000 cycles in the temperature cycle test and 1000 times in the drop test.
  • the height of the covering portion 140 is 35% lower than that of the samples E1 to E3, and the height of the resin reinforcing portion 290 is also less than 50%.
  • the evaluation results of the temperature cycle test and the drop test are inferior to those of the samples E1 to E3.
  • Samples E1 to E4 show excellent mounting reliability.
  • the resin reinforcement portion is not formed, the problem occurs in 250 cycles in the temperature cycle test, and the problem occurs in 20 times in the drop test.
  • the height of the resin reinforced portion is 30%, a problem occurs in 400 cycles in the temperature cycle test, and a problem occurs in 250 times in the drop test.
  • the resin reinforcing portion 290 is formed around the solder joint portion 270 after reflow, and both the temperature cycle test and the drop test show good results. From the evaluation results of the samples E1 to E4, it can be seen that the height of the covering portion 140 is preferably 35% or more, more preferably 40% or more of the height of the bump 130.
  • FIGS. 11 and 12 are cross-sectional views showing a state before and after reflowing in the sample C2.
  • the arrow 200c indicates a state where the first composition 230 on the wiring 250 is pushed out of the wiring 250 by being pushed by the bump 130.
  • the range in which the cured resin portion 410 covers the solder joint portion 270 is small. Specifically, as shown in (Table 1), the height of the resin reinforcing portion of the sample C2 is 30%. Therefore, as shown in (Table 1), a crack 420 may occur in the solder joint portion 270 that is not covered with the resin cured portion 410 in a drop test or the like. Furthermore, the crack 420 often concentrates on the portion where the Bi component is contained in the solder.
  • samples E5 to E10 which are other examples according to the present embodiment, will be described.
  • solder is not formed on the electrode of the wiring 250.
  • the height of the covering portion 140 is 80%, 60%, and 40% with respect to the height of the bump 130, respectively. The rest is the same as sample E1.
  • solder plating is formed on the electrode of the wiring 250.
  • the amount of solder is the same as that of the solder powder 170.
  • the height of the covering portion 140 is 60% with respect to the height of the bump 130. The rest is the same as sample E1.
  • the height of the covering portion 140 is 40% with respect to the height of the bump 130.
  • the thickness of the covering portion 140 is twice that of the sample E1. The rest is the same as sample E1.
  • the solder paste B described above is supplied onto the electrode of the wiring 250.
  • the height of the covering portion 140 is 60% with respect to the height of the bump 130.
  • the thickness of the covering portion 140 is three times that of the sample E1. The rest is the same as sample E1.
  • Table 2 shows the configurations and evaluation results of Samples E5 to E10.
  • the height of the covering portion 140 is set to 40% or more so that the height of the resin reinforcing portion 290 is 60 times the height of the solder joint portion 270. %, Showing good results in temperature cycle tests and drop tests.
  • the height of the covering portion 140 with respect to the height of the bump 130 is set to 40% or more and the height of the resin reinforcing portion 290 is soldered without forming solder on the electrode of the wiring 250. It can be seen that it may be 60% or more of the height of the joint portion 270.
  • the reason for this is that when the solder plating is melted and the solder powder 170 contained in the covering portion 140 and the melted solder plating are integrated, the first binder 160 contained in the covering portion 140 is attached to the solder joint portion 270. It is thought that it was pushed out to the outside. That is, it is considered that the first binder 160 pushed to the outside forms the resin reinforcing portion 290 along the side surface of the bump 130.
  • the height of the resin reinforcing portion 290 is as high as 100% of the height of the solder joint portion 270. It turns out that it becomes.
  • the height of the covering portion 140 is 40% of the height of the bump 130, but the height of the resin reinforcing portion 290 is increased by increasing the amount of the solder paste A and increasing the thickness of the covering portion 140. Is 100% of the height of the solder joint 270. As a result, it is considered that the temperature cycle test and the drop test show good results.
  • the steps shown in FIGS. 3A and 3B are repeated or the steps described with reference to FIG. 14 in the second embodiment are performed. It is useful. It is useful that the thickness of the region covering the tip of the bump 130 in the covering 140 is 10 ⁇ m or more, 20 ⁇ m or more, and further 30 ⁇ m or more.
  • the solder component of the solder paste B is integrated with the solder powder 170 included in the covering portion 140 in the reflow process, and the first binder 160 is pushed up along the side surface of the bump 130. Therefore, the height of the resin reinforcing portion 290 is as large as 100% of the height of the solder joint portion 270. As a result, good results are shown in the temperature cycle test and drop test. In addition, the thick solder paste A on the surface of the bump 130 contributes to increasing the amount of the first binder 160 and increasing the resin reinforcing portion 290.
  • FIG. 13 is a sectional view of a semiconductor component 110 according to the second embodiment of the present invention.
  • the covering portion 140 is formed up to the mounting surface 150 of the semiconductor package 120.
  • Other configurations are the same as those in the first embodiment.
  • the covering portion 140 that covers the surface of the bump 130 is also attached to the mounting surface 150.
  • the transfer method described based on FIGS. 3A and 3B is not suitable.
  • the transfer method described above it is necessary to contact not only the surface of the bump 130 but also the transfer surface of the first composition 230 accumulated in the pool of the transfer table 220 up to the mounting surface 150.
  • the steps shown in FIGS. 14 to 15B may be performed.
  • FIG. 14 is an explanatory diagram of a manufacturing method of the semiconductor component 110 shown in FIG. 15A and 15B are cross-sectional views of relevant parts for explaining the manufacturing procedure of the semiconductor component 110 shown in FIG.
  • a plurality of recesses are formed in the upper portion of the first jig 360 in accordance with the shape of the bump 130 and at a position corresponding to the bump 130. Each of these recesses is formed in a size that can accommodate individual bumps 130. Then, as shown by the arrow 200a, the first jig 360 is moved up and down, so that the liquid first composition 230 can be scooped up from the transfer table 220 and transferred onto the surface of the bump 130. By making the surface of the first jig 360 in contact with the bump 130 into a pan shape that matches the shape of the bump 130, the first composition 230 is placed on the side surface of the bump 130 and the center of gravity of the bump 130, and the covering portion 140. Can be formed as
  • the covering part 140 attached to the surface of the bump 130 may be made to flow toward the semiconductor package 120 by its own weight by inverting the semiconductor component 110 upside down.
  • the flow of such a covering part 140 (first composition 230) will be described with reference to FIGS. 15A and 15B.
  • An arrow 200b and a dotted line 370 in FIG. 15A indicate that the covering portion 140 that covers the bump 130 with the front end portion of the bump 130 facing upward flows downward along the side surface of the bump 130.
  • the covering part 140 flows toward the semiconductor package 120 by its own weight.
  • a part of the first binder 160 may be attached to the mounting surface 150.
  • the flow of the covering portion 140 may be promoted by moving the second jig 380 in the direction of the arrow 200c and pressing it against the tip of the bump 130 as shown in FIG. 15B.
  • the second jig 380 non-adhesive polytetrafluoroethylene or silicon rubber can be used. Elasticity or non-adhesiveness such as silicon rubber tends to promote the flow of the covering portion 140.
  • the flow of the covering portion 140 may be promoted by the pressure of air from a blower or the like.
  • FIGS. 16A and 16B are cross-sectional views of main parts of the semiconductor component 110 according to the present embodiment in which the amount of the covering portion 140 is different.
  • the covering portion 140a formed on the bump 130 when the covering portion 140a formed on the bump 130 is flowed to the vicinity of the semiconductor package 120, the average thickness of the first binder 160a formed on the bump 130 and the solder powder 170a.
  • the distribution of may change.
  • the first composition may be supplied by coating or the like so as to overlap the covering portion 140a to further form the covering portion 140b. That is, the covering portion 140b may be stacked on the covering portion 140a.
  • the 1st composition may be used as the coating
  • the covering portion 140b may be formed using only a mixed composition of the first thermosetting resin binder and the flux component, or only the first thermosetting resin binder. By doing so, in the overlapping portion of the covering portion 140a and the covering portion 140b, both are well mixed and the interface between the covering portion 140a and the covering portion 140b is eliminated.
  • solder joint portion 270 As a result, a strong resin reinforcing portion 290 that is less likely to cause cracks due to the interface is formed so as to cover almost the entire outer periphery of the solder joint portion 270.
  • solder powder 170a included in the covering portion 140a and the solder powder 170b included in the covering portion 140b to have the same or similar component composition, the formation of the solder joint portion 270 is stabilized.
  • FIG. 17 is a cross-sectional view of main parts of a semiconductor component 110 according to the third embodiment of the present invention.
  • FIG. 18 is a cross-sectional view schematically illustrating an enlarged solder joint structure of the semiconductor package 310 according to the present embodiment.
  • the semiconductor component 110 has an auxiliary covering portion 440 in addition to the semiconductor component 110 according to the first embodiment shown in FIGS. 2A and 2B.
  • the auxiliary covering portion 440 covers a region on the surface of the bump 130 that is not covered with the covering portion 140. That is, the auxiliary covering portion 440 covers at least the region exposed from the covering portion 140 of the bump 130.
  • the auxiliary coating portion 440 is formed of a second composition 390 that includes a second thermosetting resin binder (hereinafter referred to as a second binder) 430 and does not include the solder powder 170.
  • a second binder second thermosetting resin binder
  • the covering portion 140 is formed so as to cover at least the region of the tip portion of the bump 130 as shown in FIG. 2A, for example. Therefore, the surface of the bump 130 that is not covered by the covering portion 140 means a region between the end position of the covering portion 140 indicated by the auxiliary line 190 and the mounting surface 150 of the semiconductor component 110 in FIG. 2A. Therefore, the auxiliary covering portion 440 covers a region near the mounting surface 150 on the side surface of the bump 130.
  • the auxiliary covering portion 440 does not include the solder powder 170. Therefore, as shown in FIG. 17, the auxiliary covering portion 440 may be provided so as to extend from the side surface of the bump 130 to the mounting surface 150, and further, the auxiliary covering portion 440 provided with each of the two adjacent bumps 130. You may make it connect and contact each other. Even if it does in this way, two adjacent bumps 130 will not be conducted. Rather, it is preferable that the auxiliary covering portion 440 extends from the side surface of one bump 130 to the mounting surface 150 and is further connected to the auxiliary covering portion 440 of the adjacent bump 130. With this configuration, a stronger resin reinforcing structure can be realized. Of course, the adjacent auxiliary coating portions 440 may be separated and independent from each other.
  • the viscosity of the auxiliary coating portion 440 decreases.
  • coated part 440 is integrated with the melt of the 1st binder 160 of the coating
  • auxiliary covering part 440 and a part of the covering part 140 may overlap each other. Due to this overlap, the first binder 160 of the covering portion 140 melted during reflow and the second binder 430 of the auxiliary covering portion 440 are easily integrated, and the resin reinforcing portion 290 can be formed more reliably.
  • the second binder 430 included in the second composition 390 exists in an uncured or B-stage state in the form of the auxiliary coating portion 440. Then, after melting at the time of reflow, the resin reinforcing portion 290 is configured by curing together with the first binder 160.
  • the material of the second binder 430 is not particularly limited as long as the resin reinforcing portion 290 can be configured, but it is preferable that the second binder 430 contains an epoxy resin and a curing agent as main components, like the first binder 160.
  • the epoxy resin and the curing agent that can be used include the same compounds as those exemplified in the description of the first binder 160.
  • the first binder 160 and the second binder 430 are made of the same material or a nearby resin material having compatibility with each other. Accordingly, the first binder 160 and the second binder 430 are satisfactorily mixed with each other at a portion where the auxiliary covering portion 440 and the covering portion 140 overlap.
  • the second composition 390 does not contain the solder powder 170, the flux component is not essential, but may be contained as necessary. Moreover, the 2nd composition 390 may contain a modifier, an additive, etc. as needed similarly to the 1st composition 230 other than the said component.
  • FIGS. 19A to 19C are cross-sectional views of relevant parts for explaining the manufacturing procedure of the semiconductor component 110 according to the present embodiment.
  • the 2nd composition 390 can be made to adhere to bump 130 by applying the process shown in Drawing 3A and Drawing 3B. That is, in FIGS. 3A and 3B, the concave pool provided on the transfer table 220 is filled with the first composition 230, but the second composition 390 is used instead of the first composition 230. And the 2nd composition 390 can be made to adhere from the front-end
  • the second composition 390 attached to the bump 130 is caused to flow downward along the side surface of the bump 130 with the tip of the bump 130 facing upward.
  • the second composition 390 flows toward the mounting surface 150 of the semiconductor package 120 by its own weight.
  • FIG. 19B a region near the mounting surface 150 on the side surface of the bump 130 can be covered with the auxiliary covering portion 440.
  • the mounting surface 150 may also be continuously covered with the auxiliary covering portion 440.
  • the auxiliary covering portions 440 formed on the respective bumps 130 on the mounting surface 150 may be connected to each other.
  • an insulating additive such as a thermoplastic resin, an additive, or an inorganic filler may be appropriately added to the second composition 390.
  • the tip of the bump 130 on which the auxiliary covering portion 440 is formed faces downward.
  • the 1st composition 230 is supplied to the surface of the bump 130, and the coating
  • the operations shown in FIGS. 3A, 3B, and 14 are performed on the intermediate in the state of FIG. 19C.
  • the first composition 230 adheres from the tip portion to the side surface of the bump 130 to form the covering portion 140.
  • the covering portion 140 may be formed so that the covering portion 140 and the auxiliary covering portion 440 partially overlap each other.
  • the auxiliary covering portion 440 covers the entire area of the solder joint portion 270 with the strong resin reinforcing portion 290 by covering the bump 130 so as to complement the region not covered with the covering portion 140.
  • auxiliary covering portion 440 the order of the operation of forming the auxiliary covering portion 440 shown in FIGS. 19A to 19C and the operation of forming the covering portion 140 may be switched. In this way, a part of the covering part 140 is formed on a part of the auxiliary covering part 440. That is, a region of the bump 130 that is not covered with the covering portion 140 may be covered with the auxiliary covering portion 440.
  • the semiconductor mounted product 310 shown in FIG. 18 can be formed.
  • the resin reinforcing portion 290 shown in FIG. 18 the first binder 160 included in the first composition 230 and the second binder 430 included in the second composition 390 are mixed well, so that It is cured and integrated without any interface.
  • the height of the resin reinforcing portion 290 (Embodiment 4) As described in the first embodiment with reference to FIG. 8, the height of the resin reinforcing portion 290 (the height of the portion farthest from the wiring 250 of the resin reinforcing portion 290) is the solder joint portion based on the wiring 250. It is preferably 40% or more and 100% or less of the height of 270. However, as shown on the right side of FIG. 8, if the height of the resin reinforcing portion 290 is 100% of the height of the solder joint portion 270 over the entire circumference of the solder joint portion 270, another problem relating to reliability is caused. May occur.
  • solder joint 270 When the solder joint 270 is reheated, the solder contained in the solder joint 270 is remelted. When the solder is remelted in this way, the solder expands compared to before melting. Further, the wiring substrate 240 is warped by such reheating. As a result, the pressure of the remelted solder increases. If the resin reinforcing portion 290 has a portion that is weakly adhered to the semiconductor package 120 or the wiring substrate 240, the remelted solder is pushed out from the portion, which may cause defects such as a short circuit. Hereinafter, such a phenomenon is called solder flash.
  • the resin reinforcement portion 290 In order to suppress the solder flash, if the resin reinforcement portion 290 is formed so that the height of the resin reinforcement portion 290 does not become 100% of the height of the solder joint portion 270 over the entire circumference of the solder joint portion 270. Good. In such a state, since the remelted solder is released at a portion not covered with the resin reinforcing portion 290, the pressure of the remelted solder does not increase significantly. As a result, solder flash can be suppressed.
  • solder flash can be suppressed by the following method.
  • the height of the resin reinforcing portion 290 is soldered like the samples E1 to E4 in (Table 1) and the sample E7 in (Table 2).
  • the height of the portion 270 is controlled to be less than 100%. More specifically, the amount of the flux component contained in the first binder is controlled.
  • FIGS. 20A and 20B are plan views showing the shape and positional relationship between the first binder 160a and the bump 130 applied in the present embodiment.
  • the first binder 160a is supplied to the bump 130 so that the center of the first binder 160a is shifted from the center of the bump 130.
  • the first binder 160a is supplied to the bumps 130 in a shape in which a part of the outer periphery of the first binder 160a is missing.
  • the resin reinforcing portion 290 can be formed so that the height differs on the left and right in the drawing. That is, the resin reinforcing portion 290 can be formed so as to be lower on the right side than on the left side of the bump 130.
  • the arc portion of the first binder 160a is located outside the bump 130, but may coincide with the outer periphery of the bump 130.
  • the first binder 160a is supplied to the bumps 130 by, for example, covering the bumps 130 with a mask and printing the first binder 160a from the holes formed in the mask. it can. In this case, the center of the hole provided in the mask is shifted from the center of the bump 130. Or a hole is made into the shape which a part was missing from the circle.
  • the height of the resin reinforcing portion 290 is 100% of the solder joint portion 270 and the resin reinforcing portion 290 is provided substantially from the wiring board 240 to the semiconductor package 120. Therefore, as shown in FIG. 21, part of the resin reinforcing portion 290 extends from the top of the wiring board 240 to the mounting surface of the semiconductor package 120 via the side surface of the solder joint portion 270 on the entire circumference of the solder joint portion 270. It is preferable that the part is continuously coated. Other configurations are the same as those of the other embodiments.
  • FIG. 22A is a view showing the height of the left and right resin reinforcing portions 290 of various examples in which the solder joint portion 270 is produced by the first binder 160a shown in FIG. 20A, and FIG. 22B is more than the first binder 160a shown in FIG. 20A. It is a figure which shows the height of the left and right resin reinforcement part 290 of the various examples which produced the solder joint part 270 by shifting the center from the center of the bump 130. In either case, solder flash did not occur even when 300 samples were prepared and reheated to 250 ° C.
  • the first binder 160 a is supplied to the bump 130 so that the center of the first binder 160 a coincides with the center of the bump 130, and the height of the resin reinforcing portion 290 is solder bonded over the entire circumference of the solder bonded portion 270.
  • a sample which is 100% of the height of the portion 270 has a structure shown on the right side of FIG. When 300 samples were prepared and reheated to 250 ° C., 5 solder flashes occurred.
  • samples A1, A3, and A19 have relatively high coverage of the solder joint portion 270 by the resin reinforcing portion 290.
  • the sample B2 has a relatively high coverage of the solder joint portion 270 by the resin reinforcing portion 290.
  • the left and right heights of the resin reinforcing portion 290 are 38% and 100% in the sample A1, 79% and 98% in the sample A3, 86% and 91% in the sample A19, respectively, with respect to the solder joint portion 270.
  • they are 100% and 48%.
  • the left and right heights of the resin reinforcing portion 290 may be 100% and 99%, for example.
  • FIG. 23A is a longitudinal sectional view of a semiconductor package according to the fifth embodiment of the present invention
  • FIG. 23B is a transverse sectional view taken along line 23B-23B in FIG. 23A.
  • This semiconductor mounted product includes a semiconductor package 120, a wiring board 240, a plurality of solder joints 270, and a resin reinforcing part 290.
  • a wiring 250 is formed on the surface of the wiring substrate 240, and the semiconductor substrate 120 is mounted on the wiring substrate 240.
  • the plurality of solder joint portions 270 include a first solder joint portion 270A and a second solder joint portion 270B adjacent to the first solder joint portion 270A.
  • solder joint portions 270A and 270B are referred to as solder joint portions 270A and 270B.
  • Each of the plurality of solder joints 270 electrically connects the semiconductor package 120 and the wiring 250.
  • Each of the solder joints 270 includes a first solder region 340 formed closer to the semiconductor package 120 than the wiring substrate 240, and a second solder region 350 formed closer to the wiring substrate 240 than the semiconductor package 120.
  • the resin reinforcing portion 290 is formed on each side surface of the plurality of solder joint portions 270, and is also formed on the wiring board 240 by connecting the solder joint portion 270A and the solder joint portion 270B. Further, a space 29V without the resin reinforcing portion 290 is provided between the solder joint portion 270A and the solder joint portion 270B.
  • the space 29V absorbs an impact, so that it is difficult to break. Moreover, even if it exposes to the environment where temperature changes periodically, the space 29V can relieve the stress which arises in that case. Moreover, since the resin reinforcing portion 290 connects the solder joint portion 270A and the solder joint portion 270B and is also formed on the wiring board 240, the rigidity of the solder joint portions 270A and 270B is improved, and the drop resistance is further improved. improves.
  • the resin reinforcing portion 290 is also formed on the mounting surface of the semiconductor package 120 by connecting the solder joint portion 270A and the solder joint portion 270B.
  • Such a structure further contributes to improving the rigidity of the solder joints 270A and 270B, but it does not necessarily have to be formed on the mounting surface of the semiconductor package 120. That is, as shown in FIGS. 24A and 24B, the resin reinforcing portion 290 may not be formed on the mounting surface of the semiconductor package 120.
  • 24A is a longitudinal sectional view of another semiconductor mounted product according to the present embodiment
  • FIG. 24B is a transverse sectional view taken along line 24B-24B in FIG. 24A.
  • the resin reinforcing portion 290 is formed on each side surface of the solder joint portion 270 and connects the solder joint portion 270A and the solder joint portion 270B on the mounting surface of the semiconductor package 120. As long as it is formed.
  • the height of the portion of the resin reinforcing portion 290 farthest from the wiring 250 is preferably 30% or more and 100% or less of the height of the solder joint portion 270 with respect to the wiring 250. Since the resin reinforcing portion 290 connects the solder joint portion 270A and the solder joint portion 270B, drop resistance is ensured even if the height of the resin reinforcing portion 290 is 30% of the height of the solder joint portion 270. be able to. Even in this case, the resin reinforcing part 290 preferably covers at least the side surface of the second solder region 350. Further, it is preferable from the viewpoint of strength that the side surface of the first solder region 340 is covered from the side surface of the second solder region 350 to the side surface of the first solder region 340.
  • a part of the resin reinforcing portion 290 continuously covers a portion from the top of the wiring board 240 to the mounting surface of the semiconductor package 120 via the side surface of the solder joint portion 270.
  • the height of the resin reinforcing portion 290 is less than 100% of the height of the solder joint portion 270, insulation failure due to solder flash can be suppressed as in the fourth embodiment.
  • an insulating fill material 320 that connects the semiconductor package 120 and the wiring substrate 240 may be provided at the peripheral edge of the semiconductor package 120.
  • FIG. 24C and 24D show examples of cross sections passing through the wiring 250 in FIG. 24A.
  • the resin reinforcing portion 290 only needs to connect two adjacent wirings 250, and there may be a region where the resin reinforcing portion 290 is not provided around the wiring 250.
  • the resin reinforcement part 290 may cover the whole circumference
  • the formation of the resin reinforcing portion 290 in this way can be realized by reducing the viscosity of the first binder 160a shown in FIG. 6 and increasing the thixotropy. That is, a material having low viscosity and high thixotropy is used as the first binder 160a, or the temperature may be increased when reflowing as shown in FIGS.
  • solder joint portion 270 further includes a third solder joint portion 270C and a fourth solder joint portion 270D surrounding the space 29V together with the solder joint portions 270A and 270B.
  • solder joint portions 270C and 270D are referred to as solder joint portions 270C and 270D.
  • solder joint portions 270A, 270B, 270C, and 270D are all covered with the resin reinforcing portion 290 without being exposed to the space 29V. This configuration is preferable from the viewpoint of strength.
  • solder joint portion 270D is exposed to the space 29V
  • solder joint portions 270A, 270B, 270C, and 270D are all exposed to the space 29V.
  • Such a configuration is preferable from the viewpoint of resistance to temperature cycles and suppression of solder flash.
  • at least one of the solder joint portions 270A, 270B, 270C, and 270D may be exposed to the space 29V.
  • the semiconductor package has three pitches: 0.65 mm, 0.5 mm, and 0.4 mm.
  • the semiconductor package has SnAgCu balls mounted as solder bumps. That is, these semiconductor packages are Daisy-chain wiring semiconductor packages.
  • Solder paste D Sn 42 Bi 58 is used as the solder, and bisphenol F type epoxy resin (“Epicoat 806” manufactured by Japan Epoxy Resin) is used as the first binder.
  • an imidazole-based curing agent (“2P4MZ” manufactured by Shikoku Kasei) is used, and as the viscosity adjusting / thixotropic additive, a thixotropic agent (“Tarren VA-750B” manufactured by Kyoei Chemical) is used. These are kneaded until a paste is formed to prepare a solder paste D.
  • Solder paste E Using the same material as solder paste D, except for using “ITOWAX J420” manufactured by Ito Oil Co., Ltd. as a viscosity adjusting / thixotropic additive, It is prepared.
  • Solder paste F A material similar to solder paste D, except that “THIXCIN R” manufactured by Elementis Japan is used as a viscosity adjusting / thixotropic additive, is kneaded until it becomes a paste, and solder paste F Has been prepared.
  • the drop life is evaluated as a drop resistance test.
  • a semiconductor mounted product is dropped from a height of 30 cm and the resistance value of the semiconductor package increases by 20% or more, it is judged as defective, and the number of drops until the failure occurs is evaluated as a drop-proof life.
  • the solder paste D or the solder paste E When the solder paste D or the solder paste E is used, the first binder tends to flow, so that the resin reinforcing part may be connected at the lower part of two adjacent solder joints.
  • the solder paste C since the fluidity of the first binder is low, the resin reinforcing portion is not connected at the lower part of two adjacent solder joint portions. However, there is a space between the solder joints in all samples.
  • the resin reinforcing portions below the two adjacent solder joints are connected to each other.
  • the resin reinforcing portions below the two adjacent solder joint portions are not connected.
  • the samples E11 to E22 are superior in drop resistance characteristics to the samples C11 to C14. This is because the resin reinforcing portion can increase the rigidity by having portions connected to each other at the lower part of the adjacent solder joints.
  • the first binder flows more easily than the 160 ° C. reflow, so that the resin reinforcing portion is lowered.
  • samples E18, E20, and E22 even when the height of the solder joint portion is 30%, there are many portions connected by the resin below the solder joint portion, so that the drop resistance is not deteriorated.
  • the first binder flows due to the reflow at 180 ° C., and the height of the solder joint portion is reduced to 30%.
  • the resin reinforcing part does not have a part connected to each other at the lower part of the adjacent solder joint part, the drop resistance is deteriorated as compared with 160 ° C. reflow.
  • a defect may occur in the semiconductor package or the wiring board, or a defect may occur in the semiconductor package or the wiring board during actual use.
  • the semiconductor package and the wiring board may be separated, and the semiconductor package or the wiring board having no abnormality may be combined with a new component (semiconductor package or wiring board).
  • the semiconductor mounting body is heated to divide the solder joint at the interface between the first solder region and the second solder region.
  • the solder joint is divided at the second solder region.
  • a semiconductor package has a large number of bumps such as a BGA, and a wiring board has a number of wirings corresponding to these bumps. Therefore, the semiconductor mounting body has a large number of solder joint portions, each of which is covered with the resin reinforcing portion as described in the first to fifth embodiments.
  • the resin reinforcing part covers the resin reinforcing parts without any gap, the resin reinforcing part prevents the semiconductor package and the wiring board from being separated.
  • repairability the ease of separating the semiconductor package and the wiring board is referred to as repairability.
  • the solder joint is divided at the interface between the first solder region and the second solder region or at the second solder region. Therefore, the repairability is improved if the resin reinforcing portion has a large number of gaps at a height position near the part to be divided.
  • the height position for evaluating the number of voids (porosity) in the resin reinforcing portion will be described.
  • the second solder region 350 is high because the reinforcing strength by the resin reinforcing portion 290 is high. It is easy to apply when the position of the boundary between the solder region 340 and the second solder region 350 is high.
  • the reinforcing strength by the resin reinforcing portion 290 is relatively low. Low and easy to apply when the position of the boundary between the first solder region 340 and the second solder region 350 is low.
  • the height 300 of the resin reinforcing portion 290 in FIGS. 4A and 8 is preferably 40% or more of the height 280 of the solder joint portion 270. Further, as shown in FIG. 24A in the fifth embodiment, when the resin reinforcing portion 290 connects two adjacent solder joint portions 270, the height of the portion of the resin reinforcing portion 290 farthest from the wiring 250 is the wiring height. The height is preferably 30% or more of the height of the solder joint portion 270 with respect to 250.
  • FIGS. FIG. 26 and FIG. 27 are schematic cross-sectional views showing height positions at which the porosity is evaluated.
  • the porosity is a surface that is separated from the mounting surface 240M of the wiring substrate 240 by a quarter of the distance 282 between the semiconductor package 120 and the wiring substrate 240 and is parallel to the mounting surface 240M ( It is considered appropriate to evaluate in (virtual plane) EP10.
  • the position may be determined. That is, in the surface (virtual surface) EP20 that is separated from the mounting surface 240M by 1/3 of the distance 284 from the position farthest from the wiring 250 to the mounting surface 240M of the resin reinforcing portion 290 and parallel to the mounting surface 240M, The porosity can be evaluated.
  • FIG. 28A is a schematic cross-sectional view of the semiconductor package 310 for explaining the porosity.
  • the semiconductor package 310 has a large number of solder joints 270. Therefore, the gap with respect to the sum of the gap 290V existing in the polygon 500 connecting the centers of the solder joints 270E located at the outermost part of the solder joints 270 and the resin reinforcing part 290 existing in the polygon 500 The ratio of 290V can be evaluated as the porosity.
  • a preferable range of the porosity is 10% or more and 99% or less. This range will be described with reference to the following examples. Drop resistance can be achieved regardless of the void ratio if the resin reinforcing portion 290 appropriately covers the solder joint portion 270.
  • a semiconductor package having a BGA in which 400 pins are arranged to form a square with a pitch of 0.5 mm is used.
  • 400 wirings are formed on the wiring board so as to correspond to these BGAs.
  • solder joints and resin reinforcements are formed by the method of any of the first to fifth embodiments.
  • the amount of the binder forming the resin reinforcing portion is adjusted, and the porosity is changed as shown in Table 4.
  • a resin composition containing epoxy resin as a main component is used as the binder
  • Sn-3Ag-0.5Cu is used as the first solder for forming the first solder region
  • the first solder for forming the second solder region is used as the first solder.
  • 42Sn-58Bi is used.
  • the porosity is 10% or more and 99% or less
  • samples C61 to C63 the porosity is less than 10%.
  • the semiconductor mounted product formed as described above is heated at a peak temperature of 150 ° C. using an infrared rework apparatus (IR / PL550) manufactured by ERSA, and held at the peak temperature for 30 seconds.
  • the BGA is manually removed using tweezers. Apply GD (Good) if the semiconductor package can be peeled from the wiring board with a light force (for example, less than 3N), OK if it can be removed with a slightly strong force (for example, 3N to less than 5N), and apply a strong force (for example, 5N or more). If it does not peel off, it is evaluated as NG.
  • the porosity and the evaluation results are shown together in (Table 4).
  • the semiconductor package when the porosity is 50% or more and 99% or less (sample E61 to sample E64), the semiconductor package can be peeled from the wiring board with a light force. Moreover, even when the porosity is 10% or more and 30% or less (sample E65, sample E66), it can be peeled off with a slightly strong force. On the other hand, in the case where the porosity is less than 10% (sample C61 to sample C63), the repairability is low because it does not peel off unless a strong force is applied.
  • the space 29V described in the fifth embodiment becomes extremely small, and the effect of relieving stress generated when exposed to an environment where the temperature changes periodically is substantially functioning. No longer.
  • the center of the four outermost solder joints 270E is located at the apex of the square among the solder joints 270 has been described.
  • the four outermost centers may be located at the vertices of the rectangle 270E.
  • the solder joint part 270 was a fixed pitch was demonstrated, it is not limited to this.
  • the solder joints 270 are arranged along one of the parallel first straight lines L1 and L2, and the pitch of the solder joints 270 arranged along the first straight lines L1 is as follows. The pitch may be different from the pitch of the solder joints 270 arranged along the second straight line L2.
  • the center of the outermost solder joint 270E may form a polygon 500 having a shape other than a square or a rectangle. If the ratio of the gap 290V to the total of the gap 290V existing in the polygon 500 and the resin reinforcing portion 290 existing in the polygon 500 is 10% or more and 99% or less, the same as the samples E61 to E66 There is an effect.
  • the reliability of various electronic devices can be improved and the repairability of the semiconductor mounted product can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

半導体実装品は、半導体パッケージと、配線基板と、4つ以上の半田接合部と、樹脂補強部とを有する。半田接合部の各々は、半導体パッケージと配線基板の配線とを電気的に接続する。樹脂補強部は、半田接合部のそれぞれの側面に形成されている。半田接合部のそれぞれは、配線基板よりも半導体パッケージの近くに形成された第1半田領域と、半導体パッケージよりも配線基板の近くに形成された第2半田領域とを有する。半田接合部のうちの最外部に位置する半田接合部の中心を結ぶ多角形内に存在する空隙と樹脂補強部との合計に対する、空隙の割合は10%以上、99%以下である。空隙の割合は、半導体パッケージと配線基板との間の距離の1/4だけ配線基板の実装面から離れ、かつ、実装面に平行な面において評価される。

Description

半導体実装品
 本技術分野は、半導体部品を用いた半導体実装品に関する。
 半導体部品を基板に実装する方法として、半導体部品の下面に半田を成分として形成されたバンプを配線基板の電極に半田接合して導通させる方法がある。しかしながらバンプと電極との半田接合のみでは、半導体部品を配線基板に保持させる保持力が不充分である場合が多い。この場合、エポキシ樹脂などの熱硬化性樹脂を用いて半導体部品と基板との結合が補強される。
 樹脂補強方法として、半田フィルやサイドフィルなどの方法が提案されている(例えば、特許文献1)。また半田粉およびフラックス成分を含む熱硬化性樹脂組成物による樹脂強化型半田ペーストを用いた技術が提案されている(例えば、特許文献2)。また半田を含まない樹脂組成物を、半田ボールの表面に付着させる技術が提案されている(例えば、特許文献3)。
 図29A~図29Cを参照しながら従来の樹脂補強の例を説明する。図29A~図29Cは、従来の樹脂強化型半田ペーストを用いた表面実装の一例を示す断面図である。
 図29Aに示すように、予め、熱硬化性樹脂組成物1を、回路基板2の表面に形成された電極3の上に印刷しておく。そして、シリンジ4を使って、封止材5を、熱硬化性樹脂組成物1や回路基板2の表面に塗布する。
 次に図29Bに示すように、封止材5が塗布された回路基板2の上に、半導体装置6を実装する。すなわち、半導体装置6の一面に形成された端子7を、回路基板2に向け、矢印で示すように、半導体装置6を、回路基板3の上に着地させる。
 次いで図29Cに示すように、回路基板2や半導体装置6を加熱し、半田部8や樹脂硬化部9で接合部10を形成する。図29Cは、半導体装置6の実装後の断面図に相当する。
国際公開第2012/042809号 特開2011-176050号公報 特開2012-84845号公報
 本発明の半導体実装品は、半導体パッケージと、配線基板と、4つ以上の半田接合部と、樹脂補強部とを有する。配線基板は、配線が形成された実装面を有し、この実装面に半導体パッケージを実装する。半田接合部の各々は、半導体パッケージと配線とを電気的に接続する。樹脂補強部は、半田接合部のそれぞれの側面に形成されている。半田接合部のそれぞれは、配線基板よりも半導体パッケージの近くに形成された第1半田領域と、半導体パッケージよりも配線基板の近くに形成された第2半田領域とを有する。半田接合部のうちの最外部に位置する半田接合部の中心を結ぶ多角形内に存在する空隙と樹脂補強部との合計に対する、空隙の割合は10%以上、99%以下である。空隙の割合は、半導体パッケージと配線基板との間の距離の1/4だけ実装面から離れ、かつ、実装面に平行な面において評価される。あるいは、樹脂補強部の、配線から最も離れた位置から実装面までの距離の1/3だけ実装面から離れ、かつ、実装面に平行な面において評価される。
 この構成により、半導体実装品のリペア性が向上する。
図1Aは、本発明の実施の形態1による半導体部品の断面図である。 図1Bは、図1Aに示す半導体部品の斜視図である。 図2Aは、図1Aに示した半導体部品の要部(バンプ付近)の拡大断面図である。 図2Bは、図1Aに示した半導体部品の、他の構成の要部(バンプ付近)の拡大断面図である。 図3Aは、本発明の実施の形態1による半導体部品の製造手順を示す説明図である。 図3Bは、図3Aに続く半導体部品の製造手順を示す説明図である。 図4Aは、本発明の実施の形態1による半導体部品を適用した半導体実装品の部分断面図である。 図4Bは、図4Aに示す半導体実装品の斜視図である。 図5は、図1Aに示した半導体部品を配線基板の表面に実装する手順を例示する説明図である。 図6は、図5において示した手順における要部の拡大図である。 図7は、図5または図6に示す手順によって配線基板の表面に半導体部品が搭載された状態で、リフローする前の状態を示す要部の拡大断面図である。 図8は、図4Aに示す半導体実装品の要部拡大断面図である。 図9は、本発明の実施の形態1による半導体実装品の実装面を模式的に示す平面図である。 図10は、一つの比較例として示した半導体部品の実装例について説明する断面図である。 図11は、図10に示した比較例に係る実装例において、リフローする前の状態を示す断面図である。 図12は、図10に示した比較例に係る実装例において、リフローした後の実装状態を説明する断面図である。 図13は、本発明の実施の形態2による半導体部品の要部断面図である。 図14は、図13に示す半導体部品の製造方法の説明図である。 図15Aは、図13に示す半導体部品の製造手順を説明する要部断面図である。 図15Bは、図13に示す半導体部品の製造手順を説明する要部断面図である。 図16Aは、本発明の実施の形態2による他の半導体部品の要部断面図である。 図16Bは、本発明の実施の形態2によるさらに他の半導体部品の要部断面図である。 図17は、本発明の実施の形態3による半導体部品の要部断面図である。 図18は、本発明の実施の形態3による半導体実装品の半田接合構造を拡大して模式的に説明する断面図である。 図19Aは、本発明の実施の形態3による半導体部品の製造手順を説明する要部断面図である。 図19Bは、図19Aに示す手順の次の手順を説明する要部の断面図である。 図19Cは、図19Bに示す手順の次の手順を説明する要部の断面図である。 図20Aは、本発明の実施の形態4におけるバンプに第1熱硬化性樹脂バインダを塗布する際の、両者の形状と位置関係とを示す平面図である。 図20Bは、本発明の実施の形態4におけるバンプに第1熱硬化性樹脂バインダを塗布する際の、両者の他の形状と位置関係とを示す平面図である。 図21は、本発明の実施の形態4における半導体実装品の半田接合構造を拡大して模式的に説明する断面図である。 図22Aは、図20Aに示す第1熱硬化性樹脂バインダにより半田接合部を作製した種々の例の左右の樹脂補強部の高さを示す図である。 図22Bは、図20Aに示す第1熱硬化性樹脂バインダよりもさらに中心をバンプの中心からずらして半田接合部を作製した種々の例の左右の樹脂補強部の高さを示す図である。 図23Aは、本発明の実施の形態5に係る半導体実装品の縦断面図である。 図23Bは、図23Aにおける線23B-23Bにおける横断面図である。 図24Aは、本発明の実施の形態5に係る他の半導体実装品の縦断面図である。 図24Bは、図24Aにおける線24B-24Bにおける横断面図である。 図24Cは、図24Aにおける線24C-24Cにおける構成の一例を示す横断面図である。 図24Dは、図24Aにおける線24D-24Dにおける構成の他の例を示す横断面図である。 図25Aは、樹脂補強部中に設けられた空間とそれを囲む4つの半田接合部との構成の一例を示す断面図である。 図25Bは、樹脂補強部中に設けられた空間とそれを囲む4つの半田接合部との構成の他の例を示す断面図である。 図25Cは、樹脂補強部中に設けられた空間とそれを囲む4つの半田接合部との構成のさらに他の例を示す断面図である。 図26は、空隙率を評価する高さ位置を示す第1の模式断面図である。 図27は、空隙率を評価する高さ位置を示す第2の模式断面図である。 図28Aは、空隙率を説明するための、半導体実装体の模式断面図である。 図28Bは、半田接合部の配置を説明するための、半導体実装体の模式断面図である。 図29Aは、従来の樹脂強化型半田ペーストを用いた表面実装の手順を説明する断面図である。 図29Bは、図29Aに続く手順を示す断面図である。 図29Cは、図29Bに続く手順を示す断面図である。
 本実施の形態の説明に先立ち、図29Aから図29Cに示す従来の半導体装置における課題を説明する。従来の半導体装置では、図29Bに示すように、端子7の表面に封止材5や熱硬化性樹脂組成物1が付着する虞がある。このように端子7の表面に付着した封止材5や熱硬化性樹脂組成物1は、図29Cに示すように接合部10を形成する際に、半田部8と電極3との間の電気的な接続を阻害する虞がある。
 また、予め印刷形成された熱硬化性樹脂組成物1の上に、凸状の端子7を押し付ける際に、熱硬化性樹脂組成物1が下側に押し広げられる。そのため、半田部8の周囲を補強する樹脂硬化部9の高さが充分でなく、半田部8の周囲を樹脂硬化部9で補強しきれない場合がある。
 以下、本発明の実施の形態について、図面を参照しながら説明する。各実施の形態において、先行する実施の形態と同様の構成には同じ符号を付し、詳細な説明を省略する場合がある。なお、本願発明は以下の実施の形態1~4に限定されない。本願発明の思想の範囲において、実施の形態を変更することは可能である。実施の形態1~4の内容を互いに組み合わせて適用することも可能である。
 (実施の形態1)
 図1Aは本発明の実施の形態1による半導体部品110の断面図である。図1Bは図1Aに示す半導体部品110の斜視図である。
 半導体部品110は、実装面150を有する半導体パッケージ120と、バンプ130と、被覆部140とを有する。バンプ130は実装面150に形成されている。被覆部140はバンプ130の先端部を被覆している。具体的には、半導体パッケージ120の実装面150には、複数のバンプ130が所定間隔で形成されている。それぞれのバンプ130の表面に設けられた被覆部140同士は、互いに離間し、隣り合うバンプ130間における電気絶縁性が保たれている。
 図2A、図2Bは、半導体部品110の要部(バンプ130付近)の拡大断面図である。図2Aと図2Bの違いは、被覆部140の大きさである。
 バンプ130は第1半田から形成されている。一方、被覆部140は、第2半田で構成された半田粉170と、フラックス成分(図示せず)と、第1熱硬化性樹脂バインダ(以下、第1バインダ)160とを含む第1組成物から形成されている。
 まず、半導体部品110についてより詳しく説明する。半導体パッケージ120としては、半導体パッケージ120の実装面に半田ボール等からなるバンプ130が形成される形態であれば、特に限定されない。半導体パッケージ120の一例は、有機基板のインターポーザの下面にバンプ130として半田ボールを設け、上面に半導体チップが搭載され、封止樹脂により封止されたBGA(Ball Grid Array Package)、CSP(Chip Scale Package)などである。
 次に、バンプ130を構成する第1半田について説明する。第1半田を構成する半田材料は、特に制限されない。第1半田として、例えば、Snをベースとした半田材料が使用できる。第1半田としては、被覆部140中に含まれる半田粉170(第2半田)よりも高融点の半田材料が好ましい。第1半田として、Sn-Ag-Cu系の半田材料(例えば、SAC305と呼ばれる半田材料)を用いることは有用である。第1半田として高融点の半田材料を用いることで、リフロー時に半田粉170よりも後でバンプ130が溶融する。リフロー時に半田粉170と近い温度でバンプ130を溶融させるには、第1半田にBiを含む合金を使うことが有用である。第1半田としてBiを含む半田合金を使うことで、バンプ130の溶融温度を下げられる。上述したようにバンプ130を形成する第1半田は、用途に応じて適宜選択できる。
 次に被覆部140を構成する第1組成物230の各材料について説明する。半田粉170を構成する第2半田は、特に限定されないが、例えばSnをベースとした半田合金などを用いることができる。第2半田として、例えば、SnとAg、Cu、Bi、Zn、Inなどとを含む半田合金を用いることが望ましい。第2半田として、バンプ130(第1半田)よりも低融点の半田材料が特に好ましい。第2半田として比較的低融点の半田材料を用いることは有用である。第2半田として低融点の半田材料を用いると、リフロー時にバンプ130よりも先に半田粉170が溶融し、半導体パッケージ120と配線基板とが好適に半田接合する。
 第2半田の低融点となる具体例は、例えばBiを必須成分とするSn-Bi系半田材料である。例えばSn-Bi系半田の共晶点は139℃である。第2半田として、Biを含む半田材料を選ぶことで、第2半田の融点を139℃から232℃までの間で設定できる。また第2半田としてBiを含む半田材料を用いることで、バンプ130に対する濡れ性や、配線基板上の配線に対する濡れ性を高められる。また、第2半田としてBiを含む半田材料を用いることで、半田粉170の溶融温度が低くなり、半田粉170の溶融挙動と第1バインダ160の熱硬化挙動とをマッチングさせることができる。
 第1組成物中の半田粉170の含有量は、40質量%以上、95質量%以下の範囲が好ましい。この範囲内にすると、電気的接合性に加え、後述する樹脂補強部による補強効果を充分に発揮させることができる。さらに70質量%以上、95質量%以下の範囲とすると、第1組成物が高粘度化することによる塗布作業性の低下を抑制できるため、より好ましい。なお、半田粉170は第1組成物中では、分散状態で存在し、半田粉170の分散状態は被覆部140においても維持される。
 フラックス成分としては、特に限定されるものではなく、アビエチン酸に代表されるロジン成分材料、各種アミンおよびその塩、セバシン塩、アジピン酸、グルタル酸などの有機酸などを用いることができる。これらのフラックス成分は、一種類の成分であってもよく、二種類以上の成分を混合してもよい。
 フラックス成分の含有量は、フラックス成分と第1バインダ160との合計量に対して1質量%以上50質量%以下の範囲とすることが好ましい。この範囲において、フラックス成分が優れたフラックス作用を発揮することができ、フラックス成分が被覆部140の硬化物による機械的接合性と電気的接合性をさらに向上させる。
 第1バインダ160は、被覆部140中において未硬化状態またはBステージ状態で存在する。第1バインダ160は、リフロー時において、後述する図8に示すように半田接合部270の側面を囲む樹脂補強部290を形成する。そのため、第1バインダ160は、リフロー時に半田接合部270の側面を囲む樹脂補強部290を形成しうる樹脂であれば、特に制限されない。第1バインダ160としては、エポキシ樹脂と硬化剤を主成分として含む樹脂が好ましい。エポキシ樹脂は比較的低温で硬化すると共に高い接着性を有する。第1バインダ160として、エポキシ樹脂と硬化剤を主成分として含む樹脂を使うことで、従来の半田リフロー温度より低い半田リフロー温度においても、充分な硬化性や、部品実装に求められる充分な補強効果が得られる。
 エポキシ樹脂としては、常温で液状のエポキシ樹脂を用いることが好ましい。このようなエポキシ樹脂を用いると、半田粉170などの他の成分を容易にエポキシ樹脂中に分散することができる。なお、「常温で液状」とは、大気圧下での5~28℃の温度範囲、特に室温18℃前後において流動性を持つことを意味する。この常温で液状のエポキシ樹脂としては、1分子内にエポキシ基を2個以上有するものであれば、その分子量、分子構造は特に限定されず各種のものを用いることができる。具体的には、例えば、グリシジルエーテル型、グリシジルアミン型、グリシジルエステル型、オレフィン酸化型(脂環式)などの各種の液状のエポキシ樹脂を用いることができる。さらに具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂などのビスフェノール型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、水添ビスフェノールF型エポキシ樹脂などの水添ビスフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、脂環式エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、脂肪族系エポキシ樹脂、トリグリシジルイソシアヌレートなどを用いることができる。これらは1種単独で用いてもよく、2種以上を併用してもよい。これらの中でも、被覆部140の低粘度化と硬化物の物性向上を考慮すると、常温で液状のエポキシ樹脂としては、ビスフェノール型エポキシ樹脂、水添ビスフェノール型エポキシ樹脂が好ましい。
 また、エポキシ樹脂として、前述した常温で液状のエポキシ樹脂とともに常温で固形のエポキシ樹脂を併用することもできる。常温で固形のエポキシ樹脂としては、例えば、ビフェニル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリアジン骨格エポキシ樹脂などを用いることができる。
 エポキシ樹脂の硬化剤としては、酸無水物、フェノールノボラック、各種チオール化合物、各種アミン類、ジシアンジアミド、イミダゾール類、金属錯体およびそれらのアダクト化合物、例えば、ポリアミンのアダクト変性物などを用いることができる。硬化剤の使用量は適宜設定されるが、例えば、エポキシ樹脂の100質量部に対して3質量部以上、20質量部以下の範囲内とすることが望ましい。また5質量部以上、15質量部以下の範囲内とすることがさらに望ましい。またエポキシ樹脂のエポキシ当量に対する硬化剤の化学量論上の当量比が0.8以上、1.2以下となる範囲内とすることが望ましい。
 第1バインダ160は、エポキシ樹脂や硬化剤の他に、さらに必要に応じて、硬化促進剤を配合することができる。硬化促進剤としては、イミダゾール類、3級アミン類、1,8-ジアザビシクロ(5.4.0)ウンデセン-7や1,5-ジアザビシクロ(4.3.0)ノネン-5などの環状アミン類およびそれらのテトラフェニルボレート塩、トリブチルホスフィンなどのトリアルキルホスフィン類、トリフェニルホスフィンなどのトリアリールホスフィン類、テトラフェニルホスホニウムテトラフェニルボレート、テトラ(n-ブチル)ホスホニウムテトラフェニルボレートなどの4級ホスホニウム塩、Feアセチルアセトナートなどの金属錯体およびそれらのアダクト化合物などを用いることができる。これらの硬化促進剤の配合量は、ゲル化時間や保存安定性を考慮して適宜設定すれば良い。
 第1組成物230は、上記成分のほかに、通常用いられる改質剤、添加剤などを含有してもよい。また第1組成物230において、粘度や流動性を調整する目的で、低沸点の溶剤や可塑剤を加えてもよい。また第1組成物230において、印刷形状を保持するためのチクソ性付与剤として、硬化ヒマシ油やステアリン酸アミドなどを添加してもよい。
 第1組成物230の調製方法は、特に限定されないが、例えば、次の方法で調製することができる。まず半田粉170、エポキシ樹脂の一部または全部、およびフラックス成分を混合し、混合物を作製する。そしてその混合物に、硬化剤を添加して混合する。また混合物の作製時に、先にエポキシ樹脂の一部を用いた場合には、混合物にエポキシ樹脂の残余と、硬化剤とを添加して混合する。
 次に、被覆部140によるバンプ130の表面の被覆状態をより詳細に説明する。
 図2A、図2Bにおいて、一点鎖線180は、バンプ130の先端部の位置を示す。補助線190は、バンプ130の表面を被覆する被覆部140の端部の位置を示す。矢印200は、バンプ130の表面を被覆する被覆部140の、バンプ130の先端部からの高さを示す。図2A、図2Bに示すように、被覆部140は、バンプ130の先端部から、その側面に至るようにバンプ130の表面を覆っている。すなわち、被覆部140は、バンプ130の先端部とバンプ130の側面の少なくとも一部とを連続的に被覆することが好ましい。
 そしてバンプ130の先端部から半導体パッケージ120の実装面150までをバンプ130の高さと規定したとき、被覆部140はバンプ130の高さの40%以上となることが好ましい。言い換えると、バンプ130の側面における被覆部140の端部は、バンプ130の先端部を基準としてバンプ130の高さの40%である位置よりも実装面150寄りであることが好ましい。さらには、被覆部140の高さは、バンプ130の高さの60%以上であることがより望ましい。
 被覆部140の高さをバンプ130の高さの40%以上とすることで、後述する図4A等において、樹脂補強部290をより高く、あるいはより厚くし、半田接合部270の周囲を壁状に補強できる。
 なお被覆部140の高さが100%とは、バンプ130の全面が被覆部140で被覆された状態である。この状態は言い換えると、バンプ130が先端部から半導体パッケージ120の実装面150まで、連続的に被覆部140で被覆された状態である。
 なお被覆部140の高さが100%となった場合、被覆部140に含まれる半田粉170が、隣接する2つのバンプ130の間において半導体パッケージ120の実装面に直接、接する可能性がある。この場合は、実施の形態2、3で説明する図14や図19A~図19Cおよび図17に示す処理を実施することが有用である。
 また被覆部140の高さが、図2Aに示すようにバンプ130の高さの40%であっても、後述する図6、図7で示す工程を実施するは有用である。図6、図7で示す工程を実施することで、リフロー工程の前において被覆部140の高さを50%以上に高められる。なお、図2Bは、図2Aよりも被覆部140の高さを、より高くした状態を示している。なお、被覆部140の高さをバンプ130の高さの50%以上、さらに60%以上とより高くするには、図2Bに示すように、被覆部140に含まれる第1バインダ160で被覆部140の上部を構成することが有用である。
 被覆部140のうち、バンプ130の先端部を被覆する領域部分の厚みは5μm以上とすることが望ましい。さらに10μm以上、20μm以上と厚くすることが望ましい。ただしこの場合、隣りあう2つのバンプ130に形成された被覆部140同士が接触しないようにすることが望ましい。さらに被覆部140のうち、バンプ130の先端部を被覆する領域部分を、バンプ130の側面を被覆する領域部分より厚くすることが望ましい。バンプ130のバンプ先端部を被覆する被覆部140の厚みが5μm未満の場合、第1半田領域340や樹脂補強部290の形成が不充分となる虞がある。被覆部140のうち、バンプ130の先端部を被覆する領域部分が、バンプ130の側面を被覆する領域部分と同じか、より薄くなった場合、実装強度に影響を与える虞がある。
 被覆部140中に含まれる半田粉170の平均粒径は3μm以上、30μm以下が望ましい。平均粒径が3μm未満となると半田粉170は高価になり、後述する図8等における第2半田領域350の形成が不充分となる虞がある。半田粉170の平均粒径が30μmを超えた場合、バンプ130の表面へ被覆部140を均一に形成することが難しい場合がある。さらに後述する図8等における第2半田領域350の形状にバラツキ等を発生させる虞がある。
 次に、半導体部品110の製造方法の一例について、図3A、図3Bを参照しながら説明する。図3A、図3Bは、半導体部品110の製造手順を示す説明図である。
 図3Aに示すように、バンプ130が形成された半導体パッケージ120を、部品保持ツール210で保持する。転写テーブル220に設けられた凹状のプールは、第1組成物230で満たしておく。
 転写テーブル220のプールに注がれた第1組成物230の厚み(あるいは深さ)を一定にするには、ゴムヘラやステンレス板等を用いる。第1組成物230の表面を平坦に(少なくとも、3σ/xで10μm以下、さらには5μm以下、3μm以下)することは有用である。転写テーブル220における第1組成物230の厚み(あるいは深さ)を、バンプ130の高さより低くしても良い。
 この状態で、矢印200に示す方向に移動し、部品保持ツール210で保持した半導体パッケージ120のバンプ130を第1組成物230に浸漬する。
 その後、図3Bの矢印200に示す方向に、バンプ130を、第1組成物230から引き上げる。こうして第1組成物230で形成された被覆部140を、バンプ130の先端部からバンプ130の高さの40%以上となる位置まで連続的に形成する。
 以上のように、半導体部品110を製造するには、実装面150に第1半田で形成されたバンプ130を有する半導体パッケージ120を準備する。一方、第2半田で構成された半田粉170とフラックス成分と第1バインダ160とを含む第1組成物230を準備する。そして第1組成物230の一部でバンプ130の先端部を被覆する。
 また必要に応じて、図3A、図3Bの手順を、複数回繰り返してもよい。この作業により、被覆部140の高さを一定に保ったまま、被覆部140の厚みや付着量(あるいは供給量、体積)が増加し、被覆部140の厚みや付着量のバラツキを低減できる。
 次に、本実施の形態1による半田接合構造を有する半導体実装品について、半導体部品110を配線基板上に実装した場合を例に、図4A、図4Bを参照しながら説明する。図4A、図4Bはそれぞれ、半導体部品110を配線基板240の上に実装して構成される半導体実装品310の断面図と斜視図である。
 図4Aに示すように、半導体実装品310は、半導体パッケージ120と、配線基板240と、半田接合部270と、樹脂補強部290とを有する。配線基板240の表面には配線250が形成されている。配線基板240は半導体パッケージ120を実装している。半田接合部270は半導体パッケージ120と配線250とを電気的に接続している。樹脂補強部290は半田接合部270の側面に形成されている。半導体実装品310は、このような半田接合構造を有している。
 配線250は配線基板240の被実装面に設けられている。配線基板240としては、特に材質やサイズ等が制限されるものではないが、例えば一般に用いられているガラスエポキシ樹脂製の絶縁層を有するプリント基板等を使用できる。配線250には特に制限はなく、例えば厚み8μm~35μm程度の銅箔パターンで形成することができる。
 従来の半導体実装品では、配線基板と半導体パッケージとの隙間にフィル材を充填して、隙間無く完全に埋める、いわゆるアンダーフィル構造が採用されている。しかしながらこうした従来のアンダーフィル構造の場合、半導体パッケージのバンプの数が多いと、この隙間に空隙部(ボイド)無く完全にフィル材を充填することが難しい。そのため従来のアンダーフィル構造では、バンプの数が多くなり、個々のバンプが小径化し、あるいは多数のバンプが高密度化した場合、アンダーフィル材が充填されず、空隙部等が発生する虞がある。
 一方、半導体実装品310の場合、図4A、図4Bに示すように、半田接合部270が樹脂補強部290により囲まれて補強されている。半田接合部270は、半導体部品110のバンプ130がリフローによって溶融することにより形成されている。
 例えば半導体部品110のバンプ130の数が多くなると、バンプ130が小径化し、半導体部品110の実装面150に多数のバンプ130が高密度化して形成される。このようにバンプ130が小型で高密度に配置された場合でも、半導体実装品310では、各々の半田接合部270の周囲を樹脂補強部290が均一に補強する。
 図4A、図4Bは、半導体パッケージ120のコーナー部分等にフィル材320を有する構造を例示している。しかしフィル材320は必須ではなく、必要に応じて適用すればよい。ここで、フィル材320は、半導体パッケージ120と配線基板240との付着強度を増加させるための、絶縁性の接着剤である。フィル材320としては、一般にアンダーフィル、サイドフィル、コーナーフィル等の形成に使われる公知の絶縁材料を用いることができる。図4A、図4Bに示すように、半導体パッケージ120の周縁部に、半導体パッケージ120と配線基板240とを繋ぐ絶縁性のフィル材320を設けることで、半導体実装品310の接続信頼性を高められる。なおフィル材320は、半導体パッケージ120の全周囲を覆う必要はなく、半導体パッケージ120の一辺以上、あるいは半導体パッケージ120の1コーナー以上を覆えばよい。なおフィル材320は、樹脂補強部290の形成と同時に形成してもよいし、樹脂補強部290を形成した後に形成してもよい。
 図4Aにおいて樹脂補強部290の高さ300は、半田接合部270の高さ280の40%以上とすることが好ましく、より好ましくは60%以上である。また後述する図8に示すように樹脂補強部290の高さ300の高さを半田接合部270の高さ280と同じ100%としても良い。また後述する図18に示すように、樹脂補強部290の一部で半導体パッケージ120の実装面150の一部を覆っても良い。なお樹脂補強部290の高さ300は配線250の厚みを差し引いた高さ、すなわち配線250を基準とした高さである。
 次に半導体実装品310の製造方法の一例について、図5~図8を参照しながら説明する。図5は、半導体部品110を配線基板240の表面に実装する手順を例示する説明図である。図6は、図5において示した手順における要部の拡大図である。図7は、図5または図6に示す手順によって配線基板240の表面に半導体部品110が搭載された状態で、リフローする前の状態を示す要部の拡大断面図である。図8は、半導体実装品310の要部拡大断面図である。
 図5に示すように、半導体実装品310は、半導体部品110を配線基板240の被実装面(すなわち、配線250が形成された面)に実装することにより製造される。
 矢印200は、部品保持ツール210で保持された半導体部品110を、配線250の上に搭載する方向を示す。配線250の上には、予め半田ペースト260が印刷等により配置されていることが好ましい。なお図6に示すように、半田ペースト260として、被覆部140を構成する第1組成物230aと同じ組成の第1組成物230bを使うことは有用である。
 図6に示す例では、バンプ130の先端部には、第2半田で形成された半田粉170a、フラックス成分、第1バインダ160aを含む第1組成物230aで、被覆部140が形成されている。また半田ペースト260は、第2半田で形成された半田粉170b、フラックス成分、第1バインダ160bを含む第1組成物230bで形成されている。なお、第1組成物230bと第1組成物230aを同一組成、または近似する組成成分類似としても良い。
 そして図6の矢印200aに示す方向に移動し、半導体部品110を、半田ペースト260が形成された配線基板240の上に搭載し、図7の状態とする。
 図7の矢印200aに示すように、被覆部140が形成されたバンプ130を半田ペースト260の上に埋め込むように搭載する。この時に、被覆部140aの、バンプ130の先端を被覆している部分は、半田ペースト260の反力によってバンプ130の先端からバンプ130の側面へと移動する。そして、被覆部140aの、バンプ130の側面を被覆している部分は半導体パッケージ120に向かって押し上げられる。
 補助線190aは、バンプ130を半田ペースト260の上に搭載する前の被覆部140の末端位置を示す。補助線190bは、バンプ130を半田ペースト260の上に搭載した後の被覆部140の末端位置を示す。
 矢印200bは、バンプ130が半田ペーストに押し付けられる際に、バンプ130の周囲に、被覆部140aが盛り上がった高さ(あるいは高さの変化寸法)を示す。被覆部140aがバンプ130の周囲に盛り上がる現象(一種のバルジ現象)は、以下のように説明できる。すなわちバンプ130が半田ペースト260に侵入する際に、バンプ130の表面を覆う被覆部140aが、半田ペースト260によって扱かれる。そして扱かれた被覆部140aが、矢印200bで示す高さ分だけ、バンプ130の周囲に一種のバルジ(Bulge)として盛り上がる。
 このように被覆部140aを有するバンプ130を半田ペースト260の上に埋め込むように搭載することで、バンプ130を覆う被覆部140aを、補助線190aに示した位置から、補助線190bに示した位置まで、図7に矢印200bで示す分だけ高くできる。
 なお配線250の上に設ける半田ペースト260として、熱硬化性樹脂バインダが含まれていない市販の半田ペーストを用いた場合でも、同様の効果が得られる。すなわち、図7で示す作業を実施することで、バンプ130を覆う被覆部140aを、補助線190aに示した位置から、補助線190bに示した位置まで、矢印200bで示す分だけ高くできる。
 以上のように、図2Aに示す実装前の状態において被覆部140の高さがバンプ130の高さの40%程度であっても、半田ペースト260の上に被覆部140を押し付けると、図7に示すように、被覆部140の高さはバンプ130の高さの50%以上になる。
 さらに半田のリフロー工程を経ると、被覆部140aはリフロー前よりもさらに高くなる。
 半田のリフロー工程においては、被覆部140a中に含まれる複数の半田粉170aが溶融し、互いに一体化する。この溶融、一体化が、第1バインダ160aを被覆部140aの内部から外部に押し出す。こうして外部に押し出された第1バインダ160aが、図8に示す半田接合部270の周囲を覆う。そして外部に押し出された第1バインダ160が、半田接合部270の周囲に蓄積され、半導体実装品310における樹脂補強部290の高さが、配線250を基準とする半田接合部270の高さの40%以上、100%以下になる。
 さらにリフロー工程によって、バンプ130が溶融し半田粉170とバンプ130とが一体化することで、配線基板240と半導体パッケージ120の間の距離が小さくなる。言い換えれば、リフロー後の高さ280がリフロー前より低くなる。この結果、リフロー工程の前後において、樹脂補強部290の高さが同じであっても、樹脂補強部290の相対的な高さは、配線250を基準とする半田接合部270の高さの50%以上になる。
 なお図6、図7において、半田粉170aと半田粉170bとに、同じ材料組成、または同じBi含有半田材料を用いることで、それらの溶融温度を一致させることができる。また第1バインダ160aと第1バインダ160bとに同じ樹脂材料を用いることで、熱硬化挙動を一致させることができる。あるいは、第1バインダ160aと第1バインダ160bとに、互いに相溶性を有する類似樹脂材料を用いることで、互いに良好に交じり合い、それらの間に界面ができない。
 なお配線250の上に、半田ペースト260の代わりに半田めっき等を形成してもよい。この場合でも、リフロー時に半田粉170aが、溶融した半田めっきに溶け込み一体化することで、第1バインダ160aを被覆部140の外部に押し出す。そして押し出された第1バインダ160aが、樹脂補強部290をより高くし、樹脂補強部290を厚くする。
 図8は、図4Aに示す半導体実装品の要部拡大断面図である。濡れ面330では、半導体パッケージ120の実装面150の一部が樹脂補強部290の一部で濡れている。このように、樹脂補強部290を構成する第1バインダ160が、濡れ面330にて実装面150にも付着することで、実装強度が高くなる。
 以上の工程を経ることにより、図4A、図8に示すように、半導体実装品310は、半導体パッケージ120と、配線基板240と、半田接合部270と、樹脂補強部290とで構成された前述の半田接合構造を有する。
 図8に示すように、半田接合部270は、第1半田領域340と、第2半田領域350を含む。第1半田領域340は配線基板240よりも半導体パッケージ120の近くに形成され、第2半田領域350は半導体パッケージ120よりも配線基板240の近くに形成されている。第1半田領域340はバンプ130を構成する第1半田に由来する。また第2半田領域350は被覆部140に含まれていた半田粉170を構成する第2半田に由来する。
 前述のように、バンプ130を構成する第1半田として、Sn-Ag-Cu系の半田材料(例えば、SAC305と呼ばれる半田材料)を用いることができる。
 また、半田粉170を構成する第2半田として、Biを必須成分として含有するSn-Bi系の半田材料を用いることができる。第2半田領域350がBiを含むことで、配線250に対する半田接合部270の濡れ性が高まる。また、Sn-Bi系の第2半田領域350の中に、Sn-Ag-Cu系の第1半田領域340に含まれるAgやCu成分を拡散させることも有用である。Biは伸びが少ないため、落下衝撃等で問題が発生する可能性がある。これに対し、Sn-Bi系の第2半田領域350の中に、第1半田に含まれているAgやCu等の金属成分が拡散すると、半田合金の延性が改善され、耐落下衝撃特性が向上する。なお、Sn-Bi系の第2半田領域350の中に、AgやCuが拡散することで、第2半田領域350がSn-Bi-Ag-Cu系の半田となる場合がある。なお、これら半田領域はX線マイクロアナライザ等の簡易的な評価方法で確認できるが、領域間に明確な界面を形成する必要は無い。むしろ、第1半田領域340と第2半田領域350とが互いの間に拡散層を形成することが望ましい。
 図8や後述の図18に示すように、Biが含まれている部分(例えば図8の第2半田領域350)の周囲を、樹脂補強部290で被覆し補強することで、半田接合部270の強度を高められる。すなわち、第2半田領域350がBiを含む場合、樹脂補強部290は少なくとも第2半田領域350の側面を覆っていることが好ましい。
 Biを含む第2半田領域350を樹脂補強部290で囲う場合、第2半田領域350の周囲を囲う樹脂補強部290の平均厚みを1μm以上、さらに5μm以上、10μm以上と大きくすることが有用である。平均1μm未満の場合、補強効果が低くなる場合がある。
 また図8に示すように、第2半田領域350の側面を覆っている樹脂補強部290は、第2半田領域350の側面から第1半田領域340の側面へと跨り、第1半田領域340の側面を覆っていることが好ましい。さらには、樹脂補強部290は、配線基板240の上から、半田接合部270の側面を介して半導体パッケージ120の実装面150までの部分を連続的に被覆していることが好ましい。これらのように樹脂補強部290を長く形成することによって、半田接合部270と、その周囲に形成された樹脂補強部290とが、一種の複合構造材料となる。そのため、半導体実装品310が落下した場合等でも、それによって発生する衝撃波が、半田接合部270に集中することを低減できる。このように、半田接合部270と樹脂補強部290を組合せることで、両者の互いの物性の違い(剛性や弾性率、あるいはガラス転移温度や損失弾性率の違い等)を利用し、落下時に発生した落下エネルギーの一部を吸収できる。
 次に図9を参照しながらさらに好ましい構造を説明する。図9は、本実施の形態による半導体実装品の実装面を模式的に示す平面図である。
 実装面150において、複数の半田接合部270の周囲をそれぞれ360度リング状に囲うように、樹脂補強部290を形成しても良い。また複数の半田接合部270に形成された各々の樹脂補強部290が、実装面150において互いに一つに繋がっていてもよい。
 また前述のように、半導体パッケージ120の周縁部分等にフィル材320で形成されたコーナーフィル、あるいはサイドフィルを設けてもよい。これらは、半導体実装品310の信頼性を大幅に高める。フィル材320としては、一般に用いられているフィル材である、エポキシ樹脂等の熱硬化性樹脂に無機フィラー等を添加した絶縁材料を使用することができる。
 以下に、半導体部品110の具体的な例を用いて、本実施の形態による効果を説明する。
 (1)サンプルE1~サンプルE4
 以下のように、サンプルE1~サンプルE4に係る半導体実装品を作製し、半田接合強度を評価をしている。
 まず、第1組成物230として、Biを含む半田粉170と、フラックス成分と、第1バインダ160と、を含むはんだペーストAを用意する。
 半田粉170として、三井金属鉱業社製、Sn42Bi58を用いる。未硬化の第1バインダ160としてエポキシ樹脂(新日鐵化学社製「YD128」)を用いる。硬化剤としてフェノール硬化剤(明和化成社製「MEH-8000H」)を用いる。フラックス成分としてアビエチン酸を用いる。そして、半田粉80.0質量部、エポキシ樹脂16.4質量部、硬化剤0.9質量部、フラックス成分2.7質量部を配合し、ディスパーを用いて均一に混合・混練する。このようにして、ペースト状の第1組成物(はんだペーストA)を調製する。
 次に、前述の図3A、図3Bに示す工程により、図1Aに示す半導体部品110を作製する。具体的には、まず、実装面150に複数のバンプ130を有する半導体パッケージ120であるBGA(パッケージサイズ:14×14mm、ボール径:0.45mm、ピッチ:0.8mm)を準備する。次に、凹状のプールを有する転写テーブル220を水平に設置し、このプールにはんだペーストAを注ぎ入れてはんだペーストAの平滑な転写面を形成する。そして、図3A、図3Bに示す方法に準じて、バンプ130を下向きにして半導体パッケージ120であるBGAの上面を部品保持ツール210で保持する。次に実装面150をはんだペーストAの転写面に対し平行に保ちながら、BGAを転写テーブル220に向かって降下させ、バンプ130を転写面に接触させる。このようにしてはんだペーストAをバンプ130に付着させる。この際、転写テーブル220に注ぎ入れるはんだペーストAの深さを増減し、バンプ130がはんだペーストAへ浸漬する深さを調整する。このようにしてはんだペーストAで形成されバンプ130を被覆する被覆部140を形成した半導体部品110の4種類のサンプル(サンプルE1~サンプルE4)を作製する。サンプルE1~サンプルE4の違いは、被覆部140の高さである。
 このようにして作製した各サンプルの半導体部品110を、次に示す手順で配線基板240に実装する。まず、被実装面に配線250を有する配線基板240の基材としてFR-4を準備する。FR-4とはガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施し板状に成形した基材である。FR-4を基材として、表面に銅箔を貼付けることでガラスエポキシ基板が形成される。配線基板240の厚さは0.8mm、電極(ランド)径は0.4mmである。配線基板240の配線250における電極(ランド)には、印刷用メタルマスクによって第1組成物(はんだペーストA)を供給する。なおメタルマスクの開口径は0.4mmである。
 そして前述の図5に示すように、被覆部140を設けられたBGAと配線基板240とを配置し、バンプ130と配線250の電極とを位置合わせして、BGAを配線基板240上に搭載する。その後、BGAを搭載した配線基板240を所定の加熱プロファイルにしたがって加熱することにより、バンプ130を溶融固化し、かつ半田粉170を溶融してバンプ130と一体化させる。こうして配線250と半導体パッケージ120とを接合する半田接合部270を形成する。また同時に、第1組成物中に含まれている第1バインダ160を硬化させて半田接合部270を周囲から補強する樹脂補強部290を形成する。以上の手順にしたがい、サンプルE1~サンプルE4の半導体実装品310を作製している。
 (2)サンプルC1、サンプルC2
 次に、サンプルC1、サンプルC2について図10を参照しながら説明する。図10は、サンプルC2の半導体部品の実装手順を説明する断面図である。サンプルC1は以下のようにして作製している。半導体パッケージ120となるBGAのバンプ130の表面には、被覆部を形成しない。すなわちバンプの表面にははんだペーストAを付着させない状態のBGAを使用する。すなわち、図10に示す半導体部品400を用いる。一方、メタルマスク印刷用に、市販のはんだペーストBを用意する。はんだペーストBは、フラックスを含んでいるが、第1バインダ160を含まない。そして配線基板240の配線250の電極にはんだペーストBを印刷する。一方、バンプ130の表面には、何も形成しない。それ以外はサンプルE1~4と同様にして、BGAを配線基板240に実装する。このようにしてサンプルC1の半導体実装品を作製している。
 サンプルC2では、サンプルC1と同様に、バンプ130に被覆部140を形成しないまま半導体パッケージ120となるBGAを半導体部品400として使用している。ただし、メタルマスク印刷には、はんだペーストAを使用している。すわなち、配線基板240の配線250の電極にはんだペーストAを印刷している。それ以外はサンプルE1~サンプルE4と同様にして、BGAを配線基板240に実装している。このようにしてサンプルC2の半導体実装品を作製している。
 (3)信頼性評価
 次にサンプルE1~E4と、サンプルC1、C2について行った信頼性評価の内容と結果を説明する。
 (3-1)温度サイクル試験
 サンプルE1~サンプルE4の半導体実装品310と、サンプルC1、C2の半導体実装品について、電気的な検査を行い、良品、課題品等を分別する。そして良品について、-40℃の液槽に5分、80℃の液槽に5分交互に浸漬するヒートサイクル試験を1000サイクルまで行っている。
 (3-2)落下試験
 サンプルE1~サンプルE4の半導体実装品310と、サンプルC1、C2の半導体実装品について、電気的な検査を行い、良品、課題品等を分別する。そして良品について、衝撃加速度1500G/0.5msの条件で、半導体実装品の回路に瞬断が発生するまでの落下回数を評価している。落下回数は最大1000回としている。
 以上の試験による評価結果を、(表1)に示す。
Figure JPOXMLDOC01-appb-T000001
 なお、(表1)におけるはんだペーストAは、実施の形態1で説明した第1組成物230に相当する。被覆部高さとは、図2A、図2Bに矢印200で示した高さである。樹脂補強部高さとは、図4A、図8に矢印で示した高さ300である。
 サンプルE1~サンプルE4では、樹脂補強部290が半田接合部270の周囲全体を囲んでいる。(表1)に示すように、特に、被覆部140の高さがバンプ130の高さの40%以上であるサンプルE1~サンプルE3では、樹脂補強部290の高さ300は、半田接合部270の高さ280の50%以上の高さまで達している。
 一方、サンプルC1では、樹脂補強部290は実質的に形成されておらず、サンプルC2では、樹脂補強部の高さは、半田接合部の高さの30%に過ぎない。
 サンプルE1~サンプルE3では、いずれも温度サイクル試験で1000サイクルをクリアし、落下試験でも1000回をクリアしている。サンプルE4は、サンプルE1~サンプルE3と比べると被覆部140の高さが35%と低めで、樹脂補強部290の高さも50%未満である。その結果、温度サイクル試験および落下試験の評価結果がサンプルE1~サンプルE3に比べて劣っている。しかしながら、サンプルC1、サンプルC2よりは優れている。このようにサンプルE1~サンプルE4は優れた実装信頼性を示している。
 サンプルC1では、樹脂補強部が形成されず、温度サイクル試験では250サイクルで課題が発生し、落下試験でも20回で問題が発生している。
 サンプルC2では、樹脂補強部の高さは30%であり、温度サイクル試験では400サイクルで問題が発生し、落下試験でも250回で問題が発生している。
 以上のように、サンプルE1~サンプルE4では、リフロー後に半田接合部270の周囲に樹脂補強部290が形成され、温度サイクル試験および落下試験ともに良好な結果を示している。サンプルE1~サンプルE4の評価結果から、被覆部140の高さはバンプ130の高さの35%以上、さらに40%以上とすることが好ましいことが判る。
 (4)サンプルC2で発生した問題についての検討
 以下に、サンプルC2において発生した問題やその発生原因について、図10~図12を参照しながら検討する。図11、図12はそれぞれ、サンプルC2において、リフローする前後の状態を示す断面図である。
 前述のように、図10に示すサンプルC2の半導体部品400では、バンプ130の表面に被覆部140は存在しない。
 図11の矢印200aは、半導体パッケージ120を配線基板240に搭載する方向を示す。矢印200bや点線370は、共に配線250の上の半田ペーストあるいは第1組成物230が、バンプ130に押し付けられ、薄くなる様子を示す。矢印200cは、バンプ130に押されて、配線250の上の第1組成物230が配線250の外部に押し出される様子を示す。
 図11に示すように、サンプルC2の場合は一種のバルジとして、バンプ130の周囲に盛り上がる部材が少ない。そのため、矢印200dに示す第1バインダ160のみで構成された部分の高さが低い。
 図12に示すように、樹脂硬化部410が、半田接合部270を被覆している範囲は小さい。具体的には(表1)に示すようにサンプルC2の樹脂補強部高さは30%である。そのため、(表1)に示すように、樹脂硬化部410で覆われていない半田接合部270において、落下試験等でクラック420が発生する場合がある。さらに、クラック420は、半田中にBi成分が含まれている部分に集中する場合が多い。
 (5)サンプルE5~サンプルE10
 次に、本実施の形態による他の例であるサンプルE5~サンプルE10について説明する。
 サンプルE5~サンプルE7では配線250の電極上に半田を形成していない。そして、被覆部140の高さはバンプ130の高さに対し、それぞれ80%、60%、40%である。それ以外はサンプルE1と同様である。
 サンプルE8では配線250の電極上に半田めっきを形成している。半田量は半田粉170と同じ量である。そして、被覆部140の高さはバンプ130の高さに対し60%である。それ以外はサンプルE1と同様である。
 サンプルE9では被覆部140の高さはバンプ130の高さに対し40%である。しかしながら、被覆部140の厚さをサンプルE1の2倍にしている。それ以外はサンプルE1と同様である。
 サンプルE10では、配線250の電極上に前述のはんだペーストBを供給している。被覆部140の高さはバンプ130の高さに対し60%である。しかしながら、被覆部140の厚さをサンプルE1の3倍にしている。それ以外はサンプルE1と同様である。
 サンプルE5~サンプルE10の構成と評価結果を(表2)に示す。
Figure JPOXMLDOC01-appb-T000002
 (表2)に示すように、サンプルE5~サンプルE10においては、被覆部140の高さを40%以上とすることで、樹脂補強部290の高さは、半田接合部270の高さの60%以上となり、温度サイクル試験や、落下試験で良好な結果を示している。
 サンプルE5~サンプルE7の結果から、配線250の電極上に半田を形成しなくても、バンプ130の高さに対する被覆部140の高さを40%以上とし、樹脂補強部290の高さを半田接合部270の高さの60%以上とすればよいことがわかる。
 サンプルE8の結果から、配線250上に半田めっきを形成した場合でも被覆部140の高さがバンプ130の高さの60%であれば、樹脂補強部290の高さは半田接合部270の高さの100%となり、温度サイクル試験や、落下試験で良好な結果を示している。
 この理由は、半田めっきが溶融し、被覆部140中に含まれる半田粉170と溶融した半田めっきとが一体化する際に、被覆部140中に含まれる第1バインダ160が半田接合部270の外部に押し出されたためと考えられる。すなわち、外部に押し出された第1バインダ160が、バンプ130の側面に沿って樹脂補強部290を形成していると考えられる。
 またサンプルE9やサンプルE10に示す結果から、はんだペーストAの厚みがより厚くなるように、厚付け印刷したサンプルでは、樹脂補強部290の高さが半田接合部270の高さの100%と高くなることが判る。
 例えば、サンプルE9では、被覆部140の高さはバンプ130の高さの40%であるが、はんだペーストAの量を増加させ、被覆部140を厚くすることで、樹脂補強部290の高さが半田接合部270の高さの100%になっている。その結果、温度サイクル試験や、落下試験で良好な結果を示していると考えられる。
 なお、はんだペーストAの厚みを10μm以上、さらに20μm以上に厚付けするには、図3A、図3Bに示す工程の繰り返しや、実施の形態2で図14を参照して説明する工程を実施することが有用である。被覆部140のうち、バンプ130の先端部を被覆する領域部分の厚みを10μm以上、20μm以上、さらに30μm以上とすることは有用である。
 サンプルE10では、リフロー工程ではんだペーストBの半田成分が被覆部140中に含まれる半田粉170と一体化し、第1バインダ160がバンプ130の側面に沿って押し上げられていると考えられる。そのため、樹脂補強部290の高さが半田接合部270の高さの100%と大きくなっている。その結果、温度サイクル試験や落下試験において、良好な結果を示している。またバンプ130の表面へはんだペーストAを厚くつけていることも、第1バインダ160の量を増加させ、樹脂補強部290を高くすることに寄与している。
 (実施の形態2)
 図13は本発明の実施の形態2による半導体部品110の断面図である。本実施の形態による半導体部品110では、被覆部140が半導体パッケージ120の実装面150に至るまで形成されている。それ以外の構成は実施の形態1と同様である。
 バンプ130の表面を被覆する被覆部140は、実装面150にも付着している。この場合、バンプ130の表面に被覆部140を形成するためには、図3A、図3Bに基づいて説明した転写法は適していない。前述の転写法を適用する場合、バンプ130の表面だけでなく実装面150まで転写テーブル220のプールに溜めた第1組成物230の転写面に接触させる必要がある。しかしながら、そのように操作すると、複数のバンプ130の被覆部140が全て繋がってしまう。そこで、本実施の形態による半導体部品110を製造するには、例えば図14~図15Bに示す工程を行えば良い。図14は、図13に示す半導体部品110の製造方法の説明図である。図15A、図15Bは、図13に示す半導体部品110の製造手順を説明する要部断面図である。
 図14に示すように、第1治具360の上部には、バンプ130の形状に応じ、かつバンプ130と対応する位置に複数の凹部が形成されている。これらの凹部はそれぞれ、個々のバンプ130を収容可能な大きさに形成されている。そして、矢印200aに示すように、第1治具360を上下させることで、液状の第1組成物230を、転写テーブル220からすくい上げて、バンプ130の表面に転写させることができる。第1治具360のバンプ130に接する面を、バンプ130の形状に合わせた鍋型形状とすることで、バンプ130の側面やバンプ130の重心より上側に第1組成物230を、被覆部140として形成できる。
 また矢印200bに示すように、半導体部品110の上下を反転することで、バンプ130の表面に付着した被覆部140を、その自重によって半導体パッケージ120に向かって流動させてもよい。このような被覆部140(第1組成物230)の流動について図15A、図15Bを参照しながら説明する。
 図15Aにおける矢印200bや点線370は、バンプ130の先端部を上向きにしてバンプ130を被覆する被覆部140が、バンプ130の側面に沿って下向きに流動する様子を示している。このように、被覆部140が自重によって、半導体パッケージ120に向かって流動する。その際、図15Bに示すように、第1バインダ160の一部を、実装面150に付着させても良い。
 なお必要に応じて、図15Bに示すように、第2治具380を矢印200cの方向に移動させ、バンプ130の先端部に押し付けることで、被覆部140の流動を促してもよい。第2治具380として、非付着性を有するポリテトラフルオロエチレンやシリコンゴムを用いることができる。シリコンゴム等の弾力性や非付着性は、被覆部140の流動を促しやすい。あるいは、第2治具380に代えて、送風機等による空気の圧力で被覆部140の流動を促してもよい。
 次に、図16A、図16Bを参照しながら被覆部140の量について説明する。図16A、図16Bは、被覆部140の量の異なる本実施の形態による半導体部品110の要部断面図である。
 図16Aに示すように、バンプ130の上に形成された被覆部140aを、半導体パッケージ120付近まで流動させた場合、バンプ130の上に形成された第1バインダ160aの平均厚みや、半田粉170aの分布が変化する場合がある。このような場合、図16Bに示すように、被覆部140aの上に重ねるように、第1組成物を塗布などにより供給して、さらに被覆部140bを形成すればよい。すなわち、被覆部140aの上に被覆部140bを積層すればよい。こうした工程を繰り返すことで、被覆部140の大きさや体積を増加させ、そのバラツキを低減できる。
 なお、被覆部140aの上に重ねる被覆部140bとして、第1組成物を用いても良いが、第1組成物と熱硬化性樹脂バインダが同じまたは近い成分組成を有する組成物を供給してもよい。または、第1熱硬化性樹脂バインダおよびフラックス成分の混合組成物、あるいは、第1熱硬化性樹脂バインダのみを用いて被覆部140bを形成してもよい。こうすることで被覆部140aと被覆部140bとの互いの重なり部分において、両者が良好に混じり合い、被覆部140aと被覆部140bとの界面がなくなる。この結果、界面に起因するクラックが発生しにくい強固な樹脂補強部290が、半田接合部270のほぼ外周全域を覆うように形成される。また同様に、被覆部140aに含まれる半田粉170aと、被覆部140bに含まれる半田粉170bとを同じまたは近い成分組成とすることで、半田接合部270の形成が安定する。
 (実施の形態3)
 図17は、本発明の実施の形態3による半導体部品110の要部断面図である。図18は、本実施の形態による半導体実装品310の半田接合構造を拡大して模式的に説明する断面図である。
 本実施の形態による半導体部品110では、図2A、図2Bに示す実施の形態1による半導体部品110に加え、補助被覆部440を有する。補助被覆部440は、バンプ130の表面における被覆部140で被覆されていない領域を被覆している。すなわち、補助被覆部440はバンプ130の被覆部140から露出した領域を少なくとも被覆している。補助被覆部440は、第2熱硬化性樹脂バインダ(以下、第2バインダ)430を含み半田粉170を含まない第2組成物390で形成されている。それ以外の構成は実施の形態1と同様である。
 被覆部140は、例えば図2Aに示されるように、バンプ130の少なくとも先端部の領域を覆うように形成されている。そのため、被覆部140によって被覆されないバンプ130の表面とは、図2Aにおける、補助線190で示される被覆部140の末端位置から半導体部品110の実装面150までの間の領域を意味する。したがって、補助被覆部440は、バンプ130の側面の、実装面150寄りの領域を覆っている。
 補助被覆部440は半田粉170を含んでいない。したがって、補助被覆部440は、図17に示すように、バンプ130の側面から実装面150に跨るように設けてもよく、さらには、隣り合う2つのバンプ130のそれぞれ設けられた補助被覆部440同士が接触して繋がるようにしても構わない。このようにしても隣り合う2つのバンプ130が導通してしまうことがない。むしろ、補助被覆部440が1つのバンプ130の側面から実装面150に跨り、さらに隣のバンプ130の補助被覆部440と繋がるようにすることが好ましい。この構成により、より強い樹脂補強構造を実現することができる。もちろん、隣り合う補助被覆部440同士は、離間してそれぞれ独立していても構わない。
 リフロー時には、補助被覆部440の粘度が低下する。そして、補助被覆部440は、被覆部140の第1バインダ160の溶融物と一体化し、図18に示すように、半田接合部270の側面を囲む樹脂補強部290を構成する。つまり、補助被覆部440が存在することで、半田接合部270の周囲全体を覆う樹脂補強部290を、より確実に形成することができる。
 なお、補助被覆部440の一部と被覆部140の一部とが重なっていてもよい。この重なりにより、リフロー時に溶融した被覆部140の第1バインダ160と補助被覆部440の第2バインダ430とが一体化しやすくなり、樹脂補強部290を、より確実に形成することができる。
 次に、第2組成物390についてより詳しく説明する。第2組成物390に含まれる第2バインダ430は、補助被覆部440の形態において、未硬化またはBステージ状態で存在する。そして、リフロー時に溶融した後に、第1バインダ160とともに硬化して樹脂補強部290を構成する。
 第2バインダ430の材料は、樹脂補強部290を構成できれば特に限定されないが、第1バインダ160と同様にエポキシ樹脂と硬化剤を主成分として含むことが好ましい。使用可能なエポキシ樹脂および硬化剤としては、第1バインダ160の説明において例示した化合物と同様のものが挙げられる。さらに第1バインダ160と第2バインダ430を同じ材料、あるいは互いに相溶性を有している近い樹脂材料とすることが好ましい。それにより、補助被覆部440と被覆部140のが重なる部分等で、第1バインダ160と第2バインダ430とが良好に交じり合う。
 第2組成物390は半田粉170を含まないので、フラックス成分は必須ではないが、必要に応じて含有してもよい。また、第2組成物390は、上記成分のほか、第1組成物230と同様に、必要に応じて改質剤、添加剤などを含有してもよい。
 次に、図19A~図19Cを参照しながら、本実施の形態に係る半導体部品110の製造方法について説明する。図19A~図19Cは、本実施の形態による半導体部品110の製造手順を説明する要部断面図である。
 半導体パッケージ120のバンプ130に、第2組成物390を付着させるには、次の方法等が挙げられる。例えば、図3A、図3Bに示す工程を応用することで、第2組成物390をバンプ130に付着させることができる。すなわち、図3A、図3Bでは、転写テーブル220に設けられた凹状のプールは第1組成物230で満たされているが、第1組成物230の代わりに第2組成物390を用いる。そして、半導体パッケージ120のバンプ130を第2組成物390に浸漬することで、バンプ130の先端部から側面にかけて第2組成物390を付着させることができる。あるいは、図14に示す工程を応用してもよい。
 次に、図19Aに示すように、バンプ130の先端部を上向きにしてバンプ130に付着した第2組成物390を、バンプ130の側面に沿って下向きに流動させる。このように、第2組成物390は自重によって半導体パッケージ120の実装面150へ向かって流動する。これによって、図19Bに示すように、バンプ130の側面における、実装面150寄りの領域を補助被覆部440で覆うことができる。なお、実装面150も補助被覆部440で連続的に覆ってもよい。また、実装面150においてそれぞれのバンプ130に形成された補助被覆部440同士が、互いに繋がってもよい。
 なお第2組成物390の流動性を最適化するためには、粘度やチキソトロピー(thixotropy)、タック(tack)等を調整すればよい。そのために、熱可塑性樹脂や添加剤、無機フィラー等の絶縁性の添加物を第2組成物390に適宜加えてもよい。
 この後、図19Cに示すように、補助被覆部440を形成されたバンプ130の先端部を下向きにする。そして、バンプ130の表面に、第1組成物230を供給して、図17に示すように被覆部140を形成する。
 具体的には、図19Cの状態の中間体に対し、図3A、図3Bや図14に示す作業を実施する。このようにして、図17に示すように、バンプ130の先端部から側面にかけて第1組成物230が付着して被覆部140が形成される。なお前述のように、被覆部140と補助被覆部440とが、部分的に重なるように被覆部140を形成してもよい。また補助被覆部440が、バンプ130における被覆部140で被覆されていない領域を補完するように被覆することで、半田接合部270の外周全域を強固な樹脂補強部290で覆うことができる。
 なお、図19A~図19Cに示す補助被覆部440を形成する作業と、被覆部140を形成する作業との順序を入れ替えて実施してもよい。このようにすると、補助被覆部440の一部の上に被覆部140の一部が形成される。すなわち、バンプ130における被覆部140で被覆されていない領域を、補助被覆部440で被覆してもよい。
 図17に示す半導体部品110を、前述の図6~図7に示すように実装することで、図18に示す半導体実装品310を形成することができる。図18に示す樹脂補強部290は、第1組成物230に含まれている第1バインダ160と、第2組成物390に含まれている第2バインダ430とが良好に混じり合い、互いの間に界面なく硬化し一体化して形成されている。
 (実施の形態4)
 実施の形態1で図8を参照しながら説明したように、樹脂補強部290の高さ(樹脂補強部290の配線250から最も離れた部分の高さ)は配線250を基準とする半田接合部270の高さの40%以上、100%以下であることが好ましい。しかしながら、図8の右側に示すように、半田接合部270の全周に亘って樹脂補強部290の高さが半田接合部270の高さの100%であると、信頼性に関わる他の問題を生じる場合がある。
 半田接合部270が再加熱されると、半田接合部270に含まれる半田が再溶融する。このように半田が再溶融すると、溶融前に比べて膨張する。さらにこのような再加熱によって、配線基板240に反りが生じる。これらの結果、再溶融した半田の圧力が高くなる。樹脂補強部290に、半導体パッケージ120あるいは配線基板240との密着が弱い部分があれば、その部分から再溶融した半田が押し出され、場合によっては、ショートなどの不良の原因になる。以下、このような現象を半田フラッシュと呼ぶ。
 半田フラッシュを抑制するためには、半田接合部270の全周に亘って樹脂補強部290の高さが半田接合部270の高さの100%とならないように、樹脂補強部290を形成すればよい。このような状態であれば、樹脂補強部290に覆われていない部分で再溶融した半田が開放されているため、再溶融した半田の圧力が著しく高くなることはない。その結果、半田フラッシュを抑制することができる。
 具体的には、次のような方法によって半田フラッシュを抑制することができる。第1バインダ160aおよび/または第1バインダ160bの量を規定することにより、(表1)のサンプルE1~E4や(表2)のサンプルE7のように、樹脂補強部290の高さを半田接合部270の高さの100%未満に制御する。より具体的には、第1バインダに含まれるフラックス成分の量を制御する。
 これ以外の方法でも半田フラッシュを抑制することができる。以下、その具体例について、図20A、図20Bを参照しながら説明する。図20A、図20Bは本実施の形態においてバンプ130に第1バインダ160aを塗布する際の、両者の形状と位置関係とを示す平面図である。
 図20Aに示す例では、第1バインダ160aの中心がバンプ130の中心とずれるように、バンプ130に第1バインダ160aを供給している。一方、図20Bに示す例では、第1バインダ160aの外周の一部が欠落した形状で、バンプ130に第1バインダ160aを供給している。このようにバンプ130に対して第1バインダ160aを偏った状態で供給することにより、図中の左右で高さが異なるように樹脂補強部290を形成することができる。すなわち、バンプ130の左側よりも右側において低くなるように樹脂補強部290を形成することができる。なお、図20Bでは第1バインダ160aの円弧部分がバンプ130よりも外側にあるが、バンプ130の外周と一致していてもよい。
 なお、図20A、図20Bに示すように第1バインダ160aをバンプ130に供給するには、例えば、バンプ130をマスクで覆い、マスクに形成された孔から第1バインダ160aを印刷することで実現できる。この場合、マスクに設ける孔の中心をバンプ130の中心からずらす。あるいは孔を円から一部が欠落した形状にする。
 前述のように、樹脂補強部290が高いほど、半田接合部270を補強する効果は高い。特に樹脂補強部290の高さが半田接合部270の100%で、実質的に樹脂補強部290が配線基板240から半導体パッケージ120までに亘って設けられていることが好ましい。そのため、図21に示すように、半田接合部270の全周において、樹脂補強部290の一部が、配線基板240の上から、半田接合部270の側面を介して半導体パッケージ120の実装面までの部分を連続的に被覆していることが好ましい。それ以外の構成は他の実施の形態と同様である。
 図22Aは図20Aに示す第1バインダ160aにより半田接合部270を作製した種々の例の左右の樹脂補強部290の高さを示す図、図22Bは図20Aに示す第1バインダ160aよりもさらに中心をバンプ130の中心からずらして半田接合部270を作製した種々の例の左右の樹脂補強部290の高さを示す図である。いずれの場合も、サンプルを300個作製し、250℃まで再加熱した場合でも半田フラッシュは発生していない。一方、第1バインダ160aの中心がバンプ130の中心と一致するように、バンプ130に第1バインダ160aを供給し、半田接合部270の全周に亘って樹脂補強部290の高さが半田接合部270の高さの100%となるサンプルは、図8の右側に示す構造を有している。このサンプルを300個作製し、250℃まで再加熱した場合、5個に半田フラッシュが発生している。
 なお、図22Aにおいて、樹脂補強部290による半田接合部270の被覆率が比較的高いのは、サンプルA1、サンプルA3、サンプルA19である。また図22Bにおいて、樹脂補強部290による半田接合部270の被覆率が比較的高いのは、サンプルB2である。各サンプルにおいて、樹脂補強部290の左右の高さはそれぞれ半田接合部270に対して、サンプルA1では38%、100%、サンプルA3では79%、98%、サンプルA19では86%、91%、サンプルB2では100%、48%である。なお、原理的に考えると、半田接合部270のほんの一部でも樹脂補強部290から露出していればよいので、樹脂補強部290の左右の高さは例えば、100%と99%でもよい。
 なお、図20A、図20Bを参照した説明ではバンプ130に第1バインダ160aを塗布する場合を説明したが、配線250に塗布する第1バインダ160bの形状や位置を制御してもよい。
 (実施の形態5)
 図23Aは本発明の実施の形態5に係る半導体実装品の縦断面図、図23Bは図23Aにおける線23B-23Bにおける横断面図である。この半導体実装品は、半導体パッケージ120と、配線基板240と、複数の半田接合部270と、樹脂補強部290とを有する。配線基板240の表面には配線250が形成されており、配線基板240は、半導体パッケージ120を実装している。複数の半田接合部270は、第1半田接合部270Aと、第1半田接合部270Aに隣接する第2半田接合部270Bとを含む。以下、第1半田接合部270A、第2半田接合部270Bを半田接合部270A、270Bと称す。複数の半田接合部270はそれぞれ、半導体パッケージ120と配線250とを電気的に接続している。また半田接合部270のそれぞれは、配線基板240よりも半導体パッケージ120の近くに形成された第1半田領域340と、半導体パッケージ120よりも配線基板240の近くに形成された第2半田領域350とを有する。
 樹脂補強部290は、複数の半田接合部270のそれぞれの側面に形成されるとともに、半田接合部270Aと半田接合部270Bとを繋いで、配線基板240上にも形成されている。また、半田接合部270Aと半田接合部270Bとの間には、樹脂補強部290がない空間29Vが設けられている。
 このようの構成の半導体実装品では、誤って落下した場合にも空間29Vが衝撃を吸収するため、破損しにくくなる。また温度が周期的に変化する環境に暴露されても、その際に生じる応力を空間29Vが緩和することができる。しかも、樹脂補強部290が半田接合部270Aと半田接合部270Bとを繋いで、配線基板240上にも形成されているので、半田接合部270A、270Bの剛性が向上し、耐落下性がさらに向上する。
 なお、図23Aでは、樹脂補強部290は、半田接合部270Aと半田接合部270Bとを繋いで、半導体パッケージ120の実装面上にも形成されている。このような構造は、半田接合部270A、270Bの剛性向上にさらに寄与するが、必ずしも半導体パッケージ120の実装面上に形成されていなくてもよい。すなわち、図24A、図24Bに示すように、樹脂補強部290が半導体パッケージ120の実装面上に形成されていなくてもよい。図24Aは本実施の形態に係る他の半導体実装品の縦断面図、図24Bは図24Aにおける線24B-24Bにおける横断面図である。
 前述のように、半田接合部270においては、第2半田領域350はBiを含み低融点であるため、機械的強度が第1半田領域340に比べて低い。そのため、剛性向上の観点から、樹脂補強部290は、半田接合部270のそれぞれの側面に形成されるとともに、半田接合部270Aと半田接合部270Bとを繋いで、半導体パッケージ120の実装面上にも形成されていればよい。
 また樹脂補強部290の、配線250から最も離れた部分の高さは、配線250を基準とする半田接合部270の高さの30%以上、100%以下であることが好ましい。樹脂補強部290が、半田接合部270Aと半田接合部270Bとを繋いでいるため、樹脂補強部290の高さが半田接合部270の高さの30%であっても耐落下性を確保することができる。この場合でも、樹脂補強部290は少なくとも第2半田領域350の側面を覆っていることが好ましい。また第2半田領域350の側面から第1半田領域340の側面へと跨り、第1半田領域340の側面を覆っていることが強度の観点から好ましい。
 また、樹脂補強部290の一部は、配線基板240の上から、半田接合部270の側面を介して半導体パッケージ120の実装面までの部分を連続的に被覆していることも強度の観点から好ましい。一方、樹脂補強部290の高さが半田接合部270の高さの100%未満であれば、実施の形態4と同様に半田フラッシュによる絶縁不良を抑制することができる。
 また、図9に示すのと同様に、半導体パッケージ120の周縁部で、半導体パッケージ120と配線基板240とを繋ぐ絶縁性のフィル材320を設けてもよい。
 図24C、図24Dは、図24Aにおける配線250を通る断面の例を示している。図24Cに示すように、樹脂補強部290は隣接する2つの配線250の間を繋いでいればよく、配線250の周辺に樹脂補強部290が設けられていない領域があってもかまわない。あるいは、図24Dに示すように、樹脂補強部290は隣接する2つの配線250の周囲全体を覆っていてもよい。
 このように樹脂補強部290を形成するには、図6に示す第1バインダ160aの粘度を下げ、チクソ性を高めることで実現できる。すなわち、低粘度でチクソ性の高い材料を第1バインダ160aとして用いるか、あるいは、図7から図8のようにリフローする際に、温度を高めればよい。
 図25A~図25Bは半田接合部270として、半田接合部270A、270Bとともに空間29Vを囲む第3半田接合部270C、第4半田接合部270Dをさらに含む場合の断面を示している。以下、第3半田接合部270C、第4半田接合部270Dを半田接合部270C、270Dと称す。
 図25Aに示す例では、半田接合部270A、270B、270C、270Dがいずれも空間29Vに露出せずに樹脂補強部290に覆われている。この構成は強度の観点から好ましい。
 一方、図25Bに示す例では、半田接合部270Dのみが空間29Vに露出し、図25Cに示す例では、半田接合部270A、270B、270C、270Dがいずれも空間29Vに露出している。このような構成は、温度サイクルへの耐性や半田フラッシュ抑制の観点から好ましい。このように半田接合部270A、270B、270C、270Dの少なくとも1つが空間29Vに露出していてもよい。
 次に、本実施の形態による効果を、実施例を用いて具体的に説明する。
 半導体パッケージとして、ピッチの異なるBGA型半導体パッケージを用いる。ピッチは、0.65mm、0.5mm、0.4mmの3通りである。また、半導体パッケージは、はんだバンプとしてSnAgCuボールを搭載している。すなわち、これらの半導体パッケージはDaisy-chain配線半導体パッケージである。
 (実施例)
 はんだペーストとしては、以下の2種類用いている。
 はんだペーストD:はんだとして、Sn42Bi58を使用し、第1バインダとしては、ビスフェノールF型エポキシ樹脂(ジャパンエポキシレジン製「エピコート806」、)を用いている。また硬化剤としては、イミダゾール系硬化剤(四国化成製「2P4MZ」、)を用い、粘度調整/チクソ性添加剤としては、チクソ剤(共栄化学製「ターレン VA-750B」)を用いている。これらをペースト状になるまで混練して、はんだペーストDを調製している。
 はんだペーストE:粘度調整/チクソ性添加剤として、伊藤製油製の「ITOWAX J420」を使用する以外ははんだペーストDと同様の材料を用いて、ペースト状になるまで混練して、はんだペーストEを調製している。
 (比較例)
 はんだペーストF:粘度調整/チクソ性添加剤として、エレメンティス・ジャパン製「THIXCIN R」を使用する以外ははんだペーストDと同様の材料を用いて、ペースト状になるまで混練して、はんだペーストFを調製している。
 (評価方法)
 以上のようにして用意したはんだペーストD~Fを、図5に示す被覆部140および半田ペースト260と同様に用いて、上述のBGA型半導体パッケージを配線基板上に実装し、耐落下特性を評価している。実装の際に、はんだペーストの種類とリフロー温度を変化させて実装したBGA型半導体パッケージの実装品について、耐衝撃性への影響を調べている。
 具体的には、耐落下試験として耐落下寿命を評価している。30cmの高さから半導体実装品を落下させ、半導体パッケージにおいて、抵抗値が20%以上上昇したら不良と判断し、不良発生までの落下回数を耐落下寿命として評価している。
 各サンプルの諸元と評価結果を(表3)に示す。なお(表3)において、「ピッチ」はBGA型半導体パッケージのピッチを示し、「繋がり有無」は隣接する2つの半田接合部を繋いで、半導体パッケージの実装面上にも樹脂補強部が形成されているか否かを意味する。「空間有無」は隣接する2つの半田接合部の間に、樹脂補強部が形成されていない空間があるか否かを意味し、「樹脂補強部高さ」は樹脂補強部の、配線から最も離れた部分の高さを意味し、配線250を基準とする半田接合部の高さに対する百分率で示している。また、耐落下寿命は、不良発生前の落下回数が200回以上の場合、「≦200」、150~199回の場合、「≦150」、100~149回の場合、「≦100」と示している。
Figure JPOXMLDOC01-appb-T000003
 はんだペーストDまたははんだペーストEを用いた場合、第1バインダが流動しやすいため、隣り合う2つの半田接合部の下部で樹脂補強部がつながる場合がある。一方、はんだペーストCを用いた場合、第1バインダの流動性が低いため、隣り合う2つの半田接合部の下部で樹脂補強部はつながっていない。しかしながら、すべてのサンプルにおいて、半田接合部の間には空間が存在している。
 サンプルE11~E22では、隣り合う2つの半田接合部の下部の樹脂補強部が、互いにつながっている。一方、サンプルC11~C14では隣り合う2つの半田接合部の下部の樹脂補強部がつながっていない。そのため、樹脂補強部の高さが同じ場合、サンプルE11~E22はサンプルC11~C14に比べて、耐落下特性が優れている。これは、樹脂補強部が、隣り合う半田接合部の下部で互いにつながる部分を有することにより、剛性を上げることができるためである。
 180℃リフローでは、160℃リフローよりも第1バインダが流動しやすいため、樹脂補強部は低くなる。しかしながら、サンプルE18、E20、E22においては、半田接合部の高さが30%でも半田接合部の下部の樹脂でつながる部分が多く出来るため、耐落下特性は低下していない。
 一方、サンプルC14においては、180℃リフローにより第1バインダが流動し、半田接合部の高さは、30%まで低くなる。しかしながら、樹脂補強部が、隣り合う半田接合部の下部で互いにつながる部分を有さないため、耐落下特性は、160℃リフローに比べて低下している。
 (実施の形態6)
 本実施の形態では、リペア性と耐落下強度とを両立する構造について説明する。まずリペア性について簡単に説明する。
 半導体実装体を組み上げた後の検査で、半導体パッケージまたは配線基板に不具合が生じたり、実使用中に半導体パッケージまたは配線基板に不具合が生じたりする場合がある。このような場合、半導体パッケージと配線基板とを分離し、半導体パッケージ、配線基板のうち異常のない方を、新たな部品(半導体パッケージまたは配線基板)と組み合わせることがある。
 このように一旦組み上げた半導体パッケージと配線基板とを分離する際には、半導体実装体を加熱して、第1半田領域と第2半田領域との界面で半田接合部を分断する。あるいは第2半田領域の融点が第1半田領域の融点よりも低い場合には、第2半田領域で半田接合部を分断する。
 一般に半導体パッケージはBGAなどの多数のバンプを有し、配線基板にはこれらのバンプに対応した数の配線が形成されている。したがって、半導体実装体は、多数の半田接合部を有し、そのそれぞれが実施の形態1~5で説明したように樹脂補強部で覆われている。半導体パッケージと配線基板とを分離する際に、樹脂補強部が樹脂補強部同士の間を隙間なく覆っていると、樹脂補強部が半導体パッケージと配線基板との分離の妨げになる。以下の説明では、半導体パッケージと配線基板との分離しやすさをリペア性という。
 上述のように、半導体パッケージと配線基板とを分離する際には、第1半田領域と第2半田領域との界面あるいは第2半田領域で半田接合部を分断する。したがって、分断する箇所付近の高さ位置において樹脂補強部に空隙が多ければリペア性は向上する。次に、樹脂補強部の空隙の多さ(空隙率)を評価する高さ位置について説明する。
 例えば、図8の右側に示すように、樹脂補強部290の高さが半田接合部270の高さと同じ場合、樹脂補強部290による補強強度が高いことから第2半田領域350が高く、第1半田領域340と第2半田領域350との境界の位置が高い場合に適用しやすい。一方、図8の左側に示すように、樹脂補強部290の高さが半田接合部270の高さよりも低い場合、樹脂補強部290による補強強度が比較的低いことから、第2半田領域350が低く、第1半田領域340と第2半田領域350との境界の位置が低い場合に適用しやすい。
 実施の形態1で述べたように、図4A、図8において樹脂補強部290の高さ300は、半田接合部270の高さ280の40%以上とすることが好ましい。また実施の形態5における図24Aのように、樹脂補強部290が隣接する2つの半田接合部270を繋いでいる場合、樹脂補強部290の、配線250から最も離れた部分の高さは、配線250を基準とする半田接合部270の高さの30%以上であることが好ましい。
 これらの条件を考慮した、空隙率を評価する高さ位置について、図26、図27を参照しながら説明する。図26、図27は空隙率を評価する高さ位置を示す模式断面図である。
 図26に示すように、空隙率は、半導体パッケージ120と配線基板240との間の距離282の1/4だけ、配線基板240の実装面240Mから離れ、かつ、実装面240Mに平行な面(仮想面)EP10において評価することが適切と考えられる。
 なお、図8の左側や図27に示すように、樹脂補強部290の高さが半田接合部270の高さよりも低い場合、樹脂補強部290の高さを基準に空隙率を評価する高さ位置を決めてもよい。すなわち、樹脂補強部290の、配線250から最も離れた位置から実装面240Mまでの距離284の1/3だけ実装面240Mから離れ、かつ、実装面240Mに平行な面(仮想面)EP20において、空隙率を評価することができる。
 次に、空隙率を評価する面EP10(EP20)における、空隙率の定義の一例について、図28Aを参照しながら簡単に説明する。図28Aは、空隙率を説明するための、半導体実装体310の模式断面図である。前述のように、半導体実装体310は、多数の半田接合部270を有している。したがって、半田接合部270のうちの最外部に位置する半田接合部270Eの中心を結ぶ多角形500内に存在する空隙290Vと、多角形500内に存在する樹脂補強部290との合計に対する、空隙290Vの割合を空隙率として評価することができる。
 リペア性の観点から、空隙率の好ましい範囲は10%以上、99%以下である。この範囲について、以下の実施例を参照しながら説明する。なお耐落下性は空隙率に関わらず、樹脂補強部290が適切に半田接合部270を覆っていれば達成できる。
 (実施例)
 400本のピンが0.5mmピッチで正方形を形成するように並んだBGAを有する半導体パッケージを用いる。配線基板にはこれらのBGAに対応するように400個の配線が形成されている。これらの半導体パッケージと配線基板を用いて、実施の形態1~5のいずれかの方法により半田接合部と樹脂補強部とを形成する。その際、樹脂補強部を形成するバインダの量を調整して、空隙率を表4のように変える。バインダとしてはエポキシ樹脂を主成分とする樹脂組成物を用い、第1半田領域を形成する第1半田としてはSn-3Ag-0.5Cuを用い、第2半田領域を形成する第1半田としては42Sn-58Biを用いている。サンプルE61~サンプル66では、空隙率が10%以上、99%以下であり、サンプルC61~サンプルC63では空隙率が10%未満である。
 次に、リペア性の評価方法と評価基準について説明する。上述のようにして形成した半導体実装品を、ERSA社製の赤外線リワーク装置(IR/PL550)を用い、ピーク温度を150℃として加熱し、ピーク温度で30秒保持する。その直後に、ピンセットを用いて手作業でBGAを取り外す。軽い力(例えば3N未満)で配線基板から半導体パッケージを剥がすことができればGD(Good)、やや強い力(例えば3N以上~5N未満)で剥がすことができればOK、強い力(例えば5N以上)をかけないと剥がれなければNGと評価する。空隙率と評価結果とを合わせて(表4)に示す。
Figure JPOXMLDOC01-appb-T000004
 評価結果から明らかなように、空隙率が50%以上、99%以下の場合(サンプルE61~サンプルE64)に、軽い力で配線基板から半導体パッケージを剥がすことができる。また空隙率が10%以上、30%以下の場合(サンプルE65、サンプルE66)でもやや強い力で剥がすことができる。一方、空隙率が10%未満(サンプルC61~サンプルC63)の場合、強い力をかけないと剥がれないので、リペア性は低い。
 一方、空隙率が99%を超えると、実施の形態5で説明した空間29Vが極めて小さくなり、温度が周期的に変化する環境に暴露された場合に生じる応力を緩和する効果が実質的に機能しなくなる。
 なお上記実施例では、半田接合部270のうち、最外部に位置する4つの半田接合部270Eの中心が正方形の頂点に位置する場合を説明したが、図28Aに示すように、半田接合部270のうち、最外部に位置する4つの中心が長方形270Eの頂点に位置してもよい。また半田接合部270が一定のピッチの場合を説明したが、これに限定されない。図28Bに示すように、半田接合部270が平行な第1直線L1と第2直線L2とのいずれかに沿って配列され、第1直線L1に沿って配列された半田接合部270のピッチが第2直線L2に沿って配列された半田接合部270のピッチと異なっていてもよい。複数の半田接合部270のうち、最外部に位置する半田接合部270Eの中心が、正方形、長方形以外の形状の多角形500を形成してもよい。多角形500内に存在する空隙290Vと、多角形500内に存在する樹脂補強部290との合計に対する空隙290Vの割合が10%以上、99%以下であれば、サンプルE61~サンプルE66と同様の効果を奏する。
 本発明の半導体部品と半導体実装品によれば、各種電子機器の信頼性を向上できるとともに、半導体実装品のリペア性を向上できる。
29V  空間
110  半導体部品
120  半導体パッケージ
130  バンプ
140  被覆部
140a  被覆部
140b  被覆部
150  実装面
160  第1熱硬化性樹脂バインダ(第1バインダ)
160a  第1熱硬化性樹脂バインダ(第1バインダ)
160b  第1熱硬化性樹脂バインダ(第1バインダ)
170  半田粉
170a  半田粉
170b  半田粉
180  一点鎖線(先端部)
190  補助線
190a  補助線
190b  補助線
200  矢印
200a  矢印
200b  矢印
200c  矢印
200d  矢印
210  部品保持ツール
220  転写テーブル
230  第1組成物
230a  第1組成物
230b  第1組成物
240  配線基板
240M  実装面
250  配線
260  半田ペースト
270  半田接合部
270A  第1半田接合部(半田接合部)
270B  第2半田接合部(半田接合部)
270C  第3半田接合部(半田接合部)
270D  第4半田接合部(半田接合部)
270E  半田接合部
280  高さ
282,284  距離
290  樹脂補強部
290V  空隙
300  高さ
310  半導体実装品
320  フィル材
330  濡れ面
340  第1半田領域
350  第2半田領域
360  第1治具
370  点線
380  第2治具
390  第2組成物
400  半導体部品
410  樹脂硬化部
420  クラック
430  第2熱硬化性樹脂バインダ(第2バインダ)
440  補助被覆部
500  多角形
EP10,EP20  面(仮想面)
L1  第1直線
L2  第2直線

Claims (11)

  1. 半導体パッケージと、
    配線が形成された実装面を有し、前記実装面に前記半導体パッケージを実装する配線基板と、
    前記半導体パッケージと前記配線とを電気的に接続する4つ以上の半田接合部と、
    前記半田接合部のそれぞれの側面に形成された樹脂補強部と、を備え、
    前記半田接合部のそれぞれは、前記配線基板よりも前記半導体パッケージの近くに形成された第1半田領域と、前記半導体パッケージよりも前記配線基板の近くに形成された第2半田領域とを有し、
    前記半導体パッケージと前記配線基板との間の距離の1/4だけ前記実装面から離れ、かつ、前記実装面に平行な面において、前記半田接合部のうちの最外部に位置する半田接合部の中心を結ぶ多角形内に存在する空隙と前記樹脂補強部との合計に対する前記空隙の割合が10%以上、99%以下である、
    半導体実装品。
  2. 半導体パッケージと、
    配線が形成された実装面を有し、前記実装面に前記半導体パッケージを実装する配線基板と、
    前記半導体パッケージと前記配線とを電気的に接続する4つ以上の半田接合部と、
    前記実装面から前記半田接合部のそれぞれの側面に亘って形成され、前記半導体パッケージから離れて設けられた樹脂補強部と、を備え、
    前記半田接合部のそれぞれは、前記配線基板よりも前記半導体パッケージの近くに形成された第1半田領域と、前記半導体パッケージよりも前記配線基板の近くに形成された第2半田領域とを有し、
    前記樹脂補強部の、前記配線から最も離れた位置から前記実装面までの距離の1/3だけ前記実装面から離れ、かつ、前記実装面に平行な面において、前記半田接合部のうちの最外部に位置する半田接合部の中心を結ぶ多角形内に存在する空隙と前記樹脂補強部との合計に対する前記空隙の割合が10%以上、99%以下である、
    半導体実装品。
  3. 前記半田接合部のうち、最外部に位置する4つの前記中心は、正方形または長方形の頂点に位置する、
    請求項1、2のいずれか一項に記載の半導体実装品。
  4. 前記半田接合部は平行な第1直線と第2直線とのいずれかに沿って配列され、
    前記第1直線に沿って配列された半田接合部のピッチは、前記第2直線に沿って配列された半田接合部のピッチとは異なる、
    請求項1から3のいずれか一項に記載の半導体実装品。
  5. 前記第2半田領域の融点は、前記第1半田領域の融点よりも低い、
    請求項1から4のいずれか一項に記載の半導体実装品。
  6. 前記第1半田領域は、Sn-Ag-Cu系の第1半田を主とし、
    前記第2半田領域は、Sn-Bi系またはSn-Bi-Ag-Cu系の第2半田を主としている、
    請求項1から5のいずれか一項に記載の半導体実装品。
  7. 前記樹脂補強部の、前記配線から最も離れた部分の高さは、前記配線を基準とする前記半田接合部の高さの30%以上、100%以下である、
    請求項1から6のいずれか一項に記載の半導体実装品。
  8. 前記第2半田領域がBiを含み、前記樹脂補強部は少なくとも前記第2半田領域の側面を覆っている、
    請求項1から7のいずれか一項に記載の半導体実装品。
  9. 前記樹脂補強部の一部は前記第2半田領域の側面を覆うとともに、前記第2半田領域の側面から前記第1半田領域の側面へと跨り、前記第1半田領域の側面を覆っている、
    請求項1から8のいずれか一項に記載の半導体実装品。
  10. 前記樹脂補強部の一部は、前記配線基板の上から、前記半田接合部の側面を介して前記半導体パッケージの実装面までを連続的に被覆している、
    請求項1、3から9のいずれか一項に記載の半導体実装品。
  11. 前記半導体パッケージの周縁部で、前記半導体パッケージと前記配線基板とを繋ぐ絶縁性のフィル材をさらに備えた、
    請求項1から10のいずれか一項に記載の半導体実装品。
PCT/JP2017/001307 2017-01-17 2017-01-17 半導体実装品 WO2018134860A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018562737A JPWO2018134860A1 (ja) 2017-01-17 2017-01-17 半導体実装品
US16/476,071 US20190355655A1 (en) 2017-01-17 2017-01-17 Semiconductor-mounted product
PCT/JP2017/001307 WO2018134860A1 (ja) 2017-01-17 2017-01-17 半導体実装品
US17/697,184 US20220208671A1 (en) 2017-01-17 2022-03-17 Semiconductor-mounted product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/001307 WO2018134860A1 (ja) 2017-01-17 2017-01-17 半導体実装品

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/476,071 A-371-Of-International US20190355655A1 (en) 2017-01-17 2017-01-17 Semiconductor-mounted product
US17/697,184 Continuation US20220208671A1 (en) 2017-01-17 2022-03-17 Semiconductor-mounted product

Publications (1)

Publication Number Publication Date
WO2018134860A1 true WO2018134860A1 (ja) 2018-07-26

Family

ID=62908469

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/001307 WO2018134860A1 (ja) 2017-01-17 2017-01-17 半導体実装品

Country Status (3)

Country Link
US (2) US20190355655A1 (ja)
JP (1) JPWO2018134860A1 (ja)
WO (1) WO2018134860A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109744A (ja) * 2018-12-28 2020-07-16 ショット日本株式会社 保護素子用ヒューズ素子およびそれを利用した保護素子
JP2020146722A (ja) * 2019-03-13 2020-09-17 株式会社タムラ製作所 はんだ組成物および電子基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085823A (ja) * 1999-09-17 2001-03-30 Denso Corp 電子部品の実装構造
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器
JP2014057008A (ja) * 2012-09-13 2014-03-27 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置
WO2016017076A1 (ja) * 2014-07-29 2016-02-04 パナソニックIpマネジメント株式会社 半導体実装品とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
CN101965632B (zh) * 2008-10-27 2012-09-26 松下电器产业株式会社 半导体的安装结构体及其制造方法
JP2013110403A (ja) * 2011-10-26 2013-06-06 Hitachi Chemical Co Ltd リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP6135891B2 (ja) * 2012-01-25 2017-05-31 パナソニックIpマネジメント株式会社 電子部品実装方法および電子部品実装ライン
JP5621019B2 (ja) * 2013-07-12 2014-11-05 パナソニック株式会社 半導体部品の実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085823A (ja) * 1999-09-17 2001-03-30 Denso Corp 電子部品の実装構造
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器
JP2014057008A (ja) * 2012-09-13 2014-03-27 Panasonic Corp 回路装置の製造方法、半導体部品の実装構造および回路装置
WO2016017076A1 (ja) * 2014-07-29 2016-02-04 パナソニックIpマネジメント株式会社 半導体実装品とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020109744A (ja) * 2018-12-28 2020-07-16 ショット日本株式会社 保護素子用ヒューズ素子およびそれを利用した保護素子
JP7231527B2 (ja) 2018-12-28 2023-03-01 ショット日本株式会社 保護素子用ヒューズ素子およびそれを利用した保護素子
JP2020146722A (ja) * 2019-03-13 2020-09-17 株式会社タムラ製作所 はんだ組成物および電子基板の製造方法

Also Published As

Publication number Publication date
US20220208671A1 (en) 2022-06-30
US20190355655A1 (en) 2019-11-21
JPWO2018134860A1 (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
JP6515350B2 (ja) 半導体実装品とその製造方法
JP5557936B2 (ja) 半導体の実装構造体およびその製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
TWI582915B (zh) Mounting structure and manufacturing method thereof
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
US20220208671A1 (en) Semiconductor-mounted product
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP6888749B1 (ja) 電子部品装置を製造する方法
US9925612B2 (en) Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
JP4976257B2 (ja) 導電性ペーストおよびこれを用いた実装体
JP5579996B2 (ja) はんだ接合方法
JP6124032B2 (ja) 実装構造体と実装構造体の製造方法
JP6115762B2 (ja) 回路装置の製造方法
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
JP4449495B2 (ja) 半導体装置の製造方法及び半導体装置
JP6350720B2 (ja) 金属核カラムの実装方法
JP2018181937A (ja) リペア性に優れる実装構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17892508

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018562737

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17892508

Country of ref document: EP

Kind code of ref document: A1