JP2018181937A - リペア性に優れる実装構造体 - Google Patents

リペア性に優れる実装構造体 Download PDF

Info

Publication number
JP2018181937A
JP2018181937A JP2017075403A JP2017075403A JP2018181937A JP 2018181937 A JP2018181937 A JP 2018181937A JP 2017075403 A JP2017075403 A JP 2017075403A JP 2017075403 A JP2017075403 A JP 2017075403A JP 2018181937 A JP2018181937 A JP 2018181937A
Authority
JP
Japan
Prior art keywords
semiconductor package
mounting structure
epoxy resin
electrode
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017075403A
Other languages
English (en)
Inventor
直倫 大橋
Naomichi Ohashi
直倫 大橋
康寛 鈴木
Yasuhiro Suzuki
康寛 鈴木
日野 裕久
Hirohisa Hino
裕久 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017075403A priority Critical patent/JP2018181937A/ja
Publication of JP2018181937A publication Critical patent/JP2018181937A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】リペア性に優れる実装構造体を提供する。【解決手段】複数の第1電極と、前記複数の第1電極を有する半導体パッケージ部品と、複数の第2電極と、前記複数の第2電極を有する回路基板とを備える半導体パッケージ部品の実装構造体であって、前記第1電極上には電極バンプが、前期第2電極上には接合部材が、前記接合部材の周囲には樹脂部材がそれぞれ配置されており、前記電極バンプと前記接合部材とが電気的に接続され、これにより前記第1電極と前記第2電極とが電気的に接続されており、前記接合部材と前記樹脂部材とが、前記電極バンプと前記第2電極とを接合する接合部を形成しており、前記接合部材の周囲に配置された前記樹脂部材の濡れ上がりの高さが(外側濡れ上がり高さ)≦(内側濡れ上がり高さ)×0.8を満たす、実装構造体。【選択図】図1A

Description

本発明は、表面実装(Surface Mount Technology)部品が回路基板に電気的に接続された実装構造体に関するものである。
近年、携帯電話やPDA(Personal Digital Assistant)等のモバイル機器の小型化、高機能化が進んでいる。これに対応できる実装技術として、BGA(Ball Grid Array)やCSP(Chip Scale Package)などの実装構造が多く用いられている。モバイル機器は、落下衝撃などの機械的負荷にさらされやすい。そのため、QFP(Quad Flat Package)が、そのリード部分で衝撃を緩和するようにして使用される。衝撃を緩和する機構を持たないBGAやCSP等においても、同様に耐衝撃信頼性を確保することが重要となってきている。
このため、従来では、アンダーフィル封止剤を用いた補強が行われるように、例えばBGA型半導体パッケージと電子回路基板とをはんだ接続する際に、はんだ付け後にBGA型半導体パッケージと電子回路基板との隙間に補強樹脂部材を充填していた。これにより、BGA型半導体パッケージと電子回路基板とを固着させ、熱や機械衝撃による応力を緩和することにより、接合部の耐衝撃信頼性を高めていた。従来では、アンダーフィル封止剤としては、主に加熱硬化型のエポキシ樹脂が使用されている。
ところが、アンダーフィル封止剤による補強のためには、フラックス残渣を洗浄する工程が必要であり、さらに、はんだ付け後に加熱工程を行う必要があるため、工程数が増加するデメリットがある。
これに鑑み、フラックス残渣洗浄とはんだ付け後の加熱工程とを必要とせず、かつ、耐衝撃信頼性の高いはんだ接合部を提供し得るはんだ付け材料として、フラックス成分に熱硬化性樹脂を含有するはんだペーストが開発されている(特許文献1参照)。
特開2013−123078号公報
しかしながら、アンダーフィル封止を行った場合、従来のフラックス成分に熱硬化性樹脂を含有するはんだペーストを用いて接合部の信頼性を高めた場合、補強用の樹脂がはんだ接合部を覆っているため、はんだ付け後に部品、基板や接合部の不良などの理由から、部品を取り外すというリペア作業が困難になるという問題がある。
本発明は、リペア性に関する上記課題を解決すべくなされたものであり、接合部に樹脂材料を備えるために高い耐衝撃信頼性を有しながら、リペア性に優れる実装構造体を提供することを目的とする。
本発明の第1態様によれば、複数の第1電極と、前記複数の第1電極を有する半導体パッケージ部品と、複数の第2電極と、前記複数の第2電極を有する回路基板とを備える半導体パッケージ部品の実装構造体であって、前記第1電極上には電極バンプが、前期第2電極上には接合部材が、前記接合部材の周囲には樹脂部材がそれぞれ配置されており、前記電極バンプと前記接合部材とが電気的に接続され、これにより前記第1電極と前記第2電極とが電気的に接続されており、前記接合部材と前記樹脂部材とが、前記電極バンプと前記第2電極とを接合する接合部を形成しており、前記接合部材の周囲に配置された前記樹脂部材の濡れ上がりの高さが(外側濡れ上がり高さ)≦(内側濡れ上がり高さ)×0.8を満たす、半導体パッケージ部品の実装構造体が提供される。
本発明の第2態様によれば、前記電極バンプと前記接合部材とが互いに融接して融接部を形成している、第1態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第3態様によれば、前記接合部は、はんだ材料と、熱硬化性樹脂と、硬化剤とを含むはんだペーストを硬化したものである、第1または第2態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第4態様によれば、前記はんだ材料が、Sn、Bi、In、AgおよびCuからなる群から選択される一種以上の元素を含む組成を有する合金である、第3態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第5態様によれば、前記熱硬化性樹脂が、エポキシ樹脂を含む、第3または第4態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第6態様によれば、前記熱硬化性樹脂が、第1のエポキシ樹脂と第2のエポキシ樹脂とを含み、第1のエポキシ樹脂は、はんだ材料の融点より10℃以上低い温度である軟化点を有し、かつ25℃で固体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂であり、第2のエポキシ樹脂は、25℃で液体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂である、第3〜第5態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第7態様によれば、前記第1のエポキシ樹脂が、前記熱硬化性樹脂全体の質量を100質量部としたときに、10〜80質量部の割合で含まれる、第6態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第8態様によれば、前記熱硬化性樹脂が、25℃で液体である、第3〜第7態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第9態様によれば、前記第1のエポキシ樹脂が、前記はんだ材料の融点で2Pa・s以下の粘度を有する、第6または第7態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第10態様によれば、前記はんだ材料の融点が、前記電極バンプの融点よりも低い、第3〜第9態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第11態様によれば、前記樹脂部材は、熱硬化性樹脂と、硬化剤とを含むはんだ付用フラックスを硬化したものである、第1または第2態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第12態様によれば、前記熱硬化性樹脂が、エポキシ樹脂を含む、第11態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第13態様によれば、前記熱硬化性樹脂が、第1のエポキシ樹脂と第2のエポキシ樹脂とを含み、第1のエポキシ樹脂は、はんだ材料の融点より10℃以上低い温度である軟化点を有し、かつ25℃で固体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂であり、第2のエポキシ樹脂は、25℃で液体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂である、第11または12態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第14態様によれば、前記第1のエポキシ樹脂が、前記熱硬化性樹脂全体の質量を100質量部としたときに、10〜80質量部の割合で含まれる、第13態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第15態様によれば、前記熱硬化性樹脂が、25℃で液体である、第11〜14態様の半導体パッケージ部品の実装構造体が提供される。
本発明の第16態様によれば、前記第1のエポキシ樹脂が、前記はんだ材料の融点で2Pa・s以下の粘度を有する、第13または14態様の半導体パッケージ部品の実装構造体が提供される。
本発明によれば、接合部に樹脂材料を備えるために高い耐衝撃信頼性を有しながら、リペア性に優れる実装構造体が提供される。
図1Aははんだペーストを、はんだ材料の融点以上かつ電極バンプの融点以下の温度でリフロー加熱することにより得られた、本発明の実装構造体の接合部分の断面図である。 図1Bははんだペーストを、はんだ材料の融点以上かつ電極バンプの融点以上の温度でリフロー加熱することにより得られた、本発明の実装構造体の接合部分の断面図である。 図2Aははんだペーストを、はんだ材料の融点以上かつ電極バンプの融点以下の温度でリフロー加熱することにより得られた、従来の実装構造体の接合部分の断面図である。 図2Bははんだペーストを、はんだ材料の融点以上かつ電極バンプの融点以上の温度でリフロー加熱することにより得られた、従来の実装構造体の接合部分の断面図である。
図1Aおよび図1Bは、本発明の実装構造体の接合部分の断面図である。図1Aは電極バンプ3を溶融させずに接合した実装構造体の断面図であり、図1Bは、電極バンプ3を溶融させて接合した実装構造体の接合部分の断面図である。図1Aに示されるように、本発明の実装構造体は、複数の第1電極1と、当該複数の第1電極1を有する半導体パッケージ部品2と、複数の第2電極4と、当該複数の第2電極4を有する回路基板5と、第1電極1上に設けられた電極バンプ3と、電極バンプ3と第2電極4との周囲に配置される接合部8とを含む。ここで、接合部8は接合部材6と樹脂部材7とから成り、電極バンプ3と接合部8とが、半導体パッケージ部品2と回路基板5とを接合する接合構造9を形成している。一方で、図1Bに示されるように、電極バンプ3と接合部材6とは互いに融接して融接部10を形成していてもよい。このとき、融接部10と樹脂部材7とが、半導体パッケージ部品2と回路基板5とを接合する接合構造9を形成している。
第1電極1と第2電極4とは同一の材料から形成されていてもよく、異なる材料から形成されていてもよい。第1電極1は半導体パッケージ部品2に、回路基板5と対向する面に露出するように含まれている。半導体パッケージ部品2に含まれる第1電極1の個数は、半導体パッケージ部品2の用途等に応じて任意に決定され得る。第2電極4は回路基板5に、半導体パッケージ部品2と対向する面に露出するように含まれている。回路基板5に含まれる第2電極4の個数は、回路基板5の用途等に応じて任意に決定され得る。
半導体パッケージ部品2は、電極バンプ3を有する半導体パッケージ部品2を一例として説明したが、これに限定されない。半導体パッケージ部品2は、複数の電極を有するPKG部品であればよい。半導体パッケージ部品2には、任意の寸法を有するものを用いることができる。回路基板5の基板材質は、実装構造体の用途等に合わせて任意に選択され得る。基板材質として、例えば、ガラスエポキシ材等を使用することができる。回路基板5には、任意の寸法を有するものを用いることができる。
電極バンプ3は、単一のスズ系合金またはスズ系合金の混合物から形成されてよい。スズ系合金としては、例えば、Sn−Bi、Sn−In、Sn−Bi−In、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Ag−Bi、Sn−Cu−Bi、Sn−Ag−Cu−Bi、Sn−Ag−In、Sn−Cu−In、Sn−Ag−Cu−In、およびSn−Ag−Cu−Bi−Inからなる群から選ばれる少なくとも1つの合金組成を用いることができる。本発明の実装構造体において、電極バンプ3を形成する材料とはんだペーストに使用されるはんだ材料とは同一であってもよく、異なっていてもよい。また、電極バンプ3は単一の金属から形成されてもよく、例えば実質的にCu、Au等のみから形成されてもよい。
接合部8は接合部材6と樹脂部材7とから成る。本発明の実装構造体において、隣接する接合構造9の樹脂部材7と接触していない樹脂部材7の部分の濡れ上がり高さ(フィレット高さ)A(外側濡れ上がり高さA)と、隣接する接合構造9の樹脂部材7と接触する樹脂部材7の部分の濡れ上がり高さB(内側濡れ上がり高さB)との間には、次式が成立する。
Figure 2018181937
図2Aおよび図2Bに示されるように、従来の実装構造体においては、上記外側濡れ上がり高さAと上記外側濡れ上がり高さBとはほぼ同じ高さであった。これに対し、本発明の実装構造体では、外側濡れ上がり高さAが、内側濡れ上がり高さBと比較して上記範囲まで低減されている。これにより、リペア性が著しく向上し、半導体パッケージ部品2の取り外しを容易に行うことができる。このことは特に、半導体パッケージ部品2の端から部品を持ち上げるようにして取り外す場合に顕著となる。本明細書において外側濡れ上がり高さとは、半導体パッケージ部品の外側の濡れ上がり高さであり、内側濡れ上がり高さとは、半導体パッケージ部品の内側の濡れ上がり高さである。
接合部8は、はんだ材料と、熱硬化性樹脂と、硬化剤とを含むはんだペーストを硬化させることで形成することができる。また、樹脂部材7のみを、熱硬化性樹脂と、硬化剤とを含むはんだ付用フラックスを硬化させることで形成することもできる。以下、本発明の実装構造体の接合部材6と樹脂部材7とを形成可能なはんだペーストについて詳細に説明する。以下に、はんだペーストに好適に使用され得るものとして詳細に記載されるはんだ材料以外の材料は、はんだ付用フラックスにおいても好適に使用され得る。
はんだペーストに使用されるはんだ材料には、Sn、Bi、In、AgおよびCuからなる群から選択される一種以上の元素を含む組成を有する合金が一種以上含まれる。具体的には、Sn−Bi、Sn−In、Sn−Bi−In、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Ag−Bi、Sn−Cu−Bi、Sn−Ag−Cu−Bi、Sn−Ag−In、Sn−Cu−In、Sn−Ag−Cu−In、およびSn−Ag−Cu−Bi−Inなどの組成を有する合金を用いることができる。はんだ材料には、任意の材料形態を有するものを用いることができ、例えば粒子状等の形態のものを用いることができるが、これに限定されない。はんだ材料が粒子状である場合、その平均粒径は5μm以上50μm以下であってよい。はんだ材料の平均粒径がこの範囲にあることにより、はんだペーストの印刷性が向上し、形成される接合部を均一な形状にし易くなる。はんだ材料は、はんだペースト全体の質量に対して、20〜90質量%の、より好ましくは60〜85質量%の範囲で、はんだペーストに含まれることが好ましい。はんだ材料がこのような範囲で含有されることにより、はんだペーストの良好な印刷性と、はんだ溶融時の良好な濡れ性とが得られる。これにより、形成される接合部を均一な形状にし易くなり、かつ、接合部材と第2電極および電極バンプとの接続信頼性を高めることができる。はんだ材料から形成された接合部材6は、電極バンプ3よりも高い融点を有していることが好ましく、電極バンプ3よりも10℃以上高い融点を有していることがより好ましい。
本明細書におけるはんだ材料の組成は、はんだ材料に含まれる元素の元素記号をハイフンで結んで表記している。本明細書中、はんだ材料の金属組成を説明するのに、金属元素の直前に数値または数値範囲を示すことがあるが、これは、当該技術分野において一般的に使用されているように、金属組成中に占める各元素の質量%(=重量%)を数値または数値範囲で示すものである。はんだ材料は、列挙した元素で実質的に構成されている限り、不可避的に混入する微量金属を含んでいてもよい。
本明細書において融点とは、試料の加熱昇温過程での状態変化を観察したときの、融け終わりの温度をいい、DSC、TG−DTAなどを使用して測定することができる。
本明細書において平均粒径とは、体積基準で粒度分布を求め、全体積を100%とした累積曲線において、累積値が50%となる点の粒径(D50)である。かかる平均粒径は、レーザー回折・散乱式 粒子径・粒度分布測定装置または電子走査顕微鏡を用いて測定することができる。
はんだペーストに使用される熱硬化性樹脂には、エポキシ樹脂を含むものが好ましく用いられ、さらに、第1のエポキシ樹脂と第2のエポキシ樹脂とを含むものが好ましく用いられる。熱硬化性樹脂には、エポキシ樹脂以外のその他の成分として、例えば、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂等の樹脂が含まれ得る。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
はんだペーストの熱硬化性樹脂に使用される、第1のエポキシ樹脂は、25℃で固体である。ここで、固体であるエポキシ樹脂とは、通常25℃で液状のエポキシ樹脂が保管条件によって結晶化し、一時的に固形になっているものは含まず、加熱処理して室温に冷却した場合に固形になるエポキシ樹脂のことを指す。また、第1のエポキシ樹脂には、はんだ材料の融点より10℃以上低い温度である軟化点を有するものを用いてよい。第1のエポキシ樹脂がはんだ材料の融点より10℃以上低い温度である軟化点を有することにより、はんだの融点よりも低温において樹脂成分の粘度の低下が生じるようになり、はんだのセルフアライメント性が向上するため、より不良が発生しにくい実装構造体を製造することができるようになる。また、第1のエポキシ樹脂は、熱硬化性樹脂全体の質量を100質量部としたときに、10〜80質量部の範囲内ではんだペーストに含まれることが好ましい。第1のエポキシ樹脂と第2のエポキシ樹脂とがこのような割合で含まれることにより、外側濡れ上がり高さAを、内側濡れ上がり高さBの80%以下まで効果的に低減することができる。また、第1のエポキシ樹脂には、はんだ材料の融点で2Pa・s以下の粘度を有するものを用いてよい。このような特性を有する第1のエポキシ樹脂としては、例えば、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、トリアジン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、フルオレン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ノボラック型エポキシ樹脂などを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
はんだペーストの熱硬化性樹脂に使用される、第2のエポキシ樹脂は、25℃で液体である。このような特性を有する第2のエポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、グリシジルアミン型樹脂、脂環式エポキシ樹脂、アミノプロパン型エポキシ樹脂などを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
はんだペーストにおける硬化剤とは、はんだペーストに含まれる熱硬化性樹脂の硬化を促進させることができるものをいう。はんだペーストに硬化剤が含まれることにより、熱硬化性樹脂の硬化が促進される。硬化剤としては、導電性ペーストの使用環境や用途に応じて好適なものを選択することができ、例えばチオール系化合物、変性アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物および酸無水物系化合物などを用いることができる。これらは単独で用いてもよく、2種以上を組み合わせて用いてもよい。
また、はんだ粉や電極表面の酸化膜を除去するために、グルタル酸等の有機酸を用いることができる。
上述したはんだ材料、熱硬化性樹脂、硬化剤および有機酸以外の、はんだペーストの成分としては、必要に応じて、無機系あるいは有機系の粘度調整/チクソ性付与添加剤を使用することができる。無機系の粘度調整/チクソ性付与添加剤としては、例えば、シリカやアルミナなどを含むものが用いられる。有機系の粘度調整/チクソ性付与添加剤としては、例えば、固形のエポキシ樹脂や低分子量のアマイド、ポリエステル系、ヒマシ油の有機誘導体などが用いられる。上述した粘度調整/チクソ性付与添加剤はそれぞれ単独で用いてもよく、2種以上を組み合わせて用いてもよい。
上述したような、はんだ材料と、熱硬化性樹脂と、硬化剤とを含むはんだペーストを硬化させることにより、接合部8を形成することができる。以下に、接合部8の製造工程の一例を示す;
はんだペーストを回路基板5の第2電極4上に印刷する;
半導体パッケージ部品2の第1電極1上の電極バンプ3と、回路基板5の第2電極4上に印刷されたはんだペーストの位置合わせを行い、電極バンプ3とはんだペーストとを接触させるように、回路基板5の上に半導体パッケージ部品2をマウントする;
リフロー装置を用い、電極バンプ3の融点以下の温度ではんだペーストを加熱することにより、はんだ材料のみを溶融させ、このときにはんだ材料の表面張力によって押し出された熱硬化性樹脂で、はんだ材料および電極バンプ3の周囲を覆う;
はんだ材料を固化させて接合部材6を形成し、熱硬化性樹脂を熱硬化させて樹脂部材7を形成することにより、接合部8を形成する。
上述した接合部8の形成工程において、リフロー加熱の温度がはんだ材料の融点以上かつ電極バンプ3の融点以下であることにより、はんだペースト中のはんだ材料のみが溶融する。溶融したはんだ材料は、電極バンプ3および第2電極4の表面と濡れ合う状態(金属拡散状態)をとり、これにより、はんだペーストに含まれていたはんだ材料と熱硬化性樹脂とが分離する。はんだ材料の表面張力によって押し出された熱硬化性樹脂は、はんだ材料および電極バンプ3の周囲を覆うように配置され、図1Aに示されるような構造が形成される。
上述した接合部8の形成工程において、リフロー加熱の温度がはんだ材料の融点以上かつ電極バンプ3の融点以上である場合、はんだペースト中のはんだ材料から形成された接合部材6と、電極バンプ3とは互いに融接して融接部10を形成する。これに伴い、はんだペーストに含まれていたはんだ材料と熱硬化性樹脂とは分離する。熱硬化性樹脂は、融接部10の周囲を覆うように配置され、図1Bに示されるような構造が形成される。
さらに、上述した形成工程によって得られた、図1Aおよび図1Bに示される実装構造体において、隣接する接合構造9の樹脂部材7と接触していない樹脂部材7の部分の水平方向への濡れ拡がり距離(フィレット長さ)は、従来のものと比較して有意に低減されている。
また、上述した形成工程において、リフローの温度が高いほど、内側濡れ上がり高さBに対して外側濡れ上がり高さAが低減されやすい。
上述した形成工程においてははんだペーストを使用したが、本発明の実装構造体において、最外周の電極に対して使用するペーストの量を他の電極に使用する量と比べ少なくすることや、最外周の電極のみはんだペーストを予め内側に供給することによっても、外側濡れ上がり高さAを、内側濡れ上がり高さBの80%以下とすることができる。しかしながら、はんだペーストを用いる場合には、最外周の電極に対してはんだペーストの量を減らさずに実装できるため、接合部8に強度の低下が生じにくくなり、また、はんだ供給位置をずらさずに実装することができるため不良率が増加しにくい。そのため、はんだペーストがより好ましく使用される。
(実施例1〜10)
まず、はんだペーストの調整を行った。第1のエポキシ樹脂として、ナフタレン型エポキシ樹脂であるDIC製の「HP−4770」(軟化点72℃)12.42質量%を準備した。さらに、第2のエポキシ樹脂としてビスフェノールF型エポキシ樹脂である三菱化学製「806」18.63質量%を準備した。本実施例において質量%で表される各配合量は、はんだペースト全体の質量(100質量%)に対する割合を示している。準備した第1のエポキシ樹脂と、第2のエポキシ樹脂とを100℃で混合しながら加熱したのち、室温に冷却することにより、ナフタレン型エポキシ樹脂とビスフェノールF型エポキシ樹脂が均一に混合された液状のエポキシ樹脂を得た。これに粘度調整剤として、ヒマシ油系添加剤、エレメンティス・ジャパン製「THIXCIN R」を0.62質量%添加し、140℃で加熱撹拌することでこれを溶解させ、室温に放冷した。そこへ、硬化剤としてイミダゾール系硬化剤である四国化成工業製「2P4MHZ」と、有機酸としてグルタル酸とをそれぞれ3.11質量%添加し、真空プラネタリミキサで10分間混練することにより樹脂混合物を得た。この樹脂混合物中に、はんだ材料62.11質量%を添加し、真空プラネタリミキサで20分間混練することではんだペーストを得た。はんだ材料としては、42Sn―58Bi組成の球形粒子を用いた。このはんだ材料の平均粒径は25μmであり、融点は138℃であった。
次に、調製したはんだペーストによりBGA型半導体パッケージを基板に実装して、実装構造体を形成した。まず、441個の第1電極1を回路基板5と対向する面に露出するように含む半導体パッケージ部品2と、銅を含む金属から形成された第2電極4を半導体パッケージ部品2と対向する面に露出するように含む回路基板5とを準備した。各第1電極1の上に、SnAgCuボール搭載のDaisy−chain配線半導体パッケージの電極バンプ3を、0.5mmピッチで形成した。当該電極バンプ3の融点は219℃であった。半導体パッケージ部品2はBGA型半導体パッケージであり、その大きさは11mm×11mmであった。回路基板5は8cm×13cmの大きさであり、厚さが1mmであり、基板材質はガラスエポキシ材であった。第2電極4の直径は0.28mmであった。準備した回路基板5の第2電極4上に、0.28mmの開口直径を有し、厚みが0.08mmであるメタルマスクを載置し、前段落の工程により調製したはんだペーストを印刷した。続いて、半導体パッケージ部品2の第1電極1上の電極バンプ3と、回路基板5の第2電極4上に印刷されたはんだペーストの位置合わせを行い、電極バンプ3とはんだペーストとを接触させるように、回路基板5の上に半導体パッケージ部品2をマウントした。これをリフロー装置に入れ、180℃の温度ではんだペーストを加熱することにより、はんだ材料のみを溶融させ、このときにはんだ材料の表面張力によって押し出された熱硬化性樹脂で、はんだ材料および電極バンプ3の周囲を覆った。さらに熱硬化性樹脂を熱硬化させて樹脂部材7を形成し、はんだ材料を固化させて接合部材6を形成することにより、接合部8を形成した。これにより、本発明の実装構造体を製造し、これを実施例1とした。熱硬化性樹脂全体の質量を100質量部としたときの第1のエポキシ樹脂の質量部と、リフロー温度とを表1に記載される数値に変更して、実施例1と同様に、本発明の実装構造体を製造し、これらを実施例2〜10とした。実施例4〜10において、はんだ材料、熱硬化性樹脂、硬化剤および粘度調整剤の、はんだペースト全体の質量に対する割合(質量%)は実施例1と同じであり、熱硬化性樹脂全体の質量を100質量部としたときの第1のエポキシ樹脂の質量部と、それに伴い第2のエポキシ樹脂の質量部のみが、実施例1と異なっている。熱硬化性樹脂全体の質量を100質量部としたときの第1のエポキシ樹脂の質量部は、次式で計算される
Figure 2018181937
式2中、第1および第2のエポキシ樹脂の割合は、はんだペースト全体の質量(100質量%)に対する割合を示している。例えば実施例1において、第1のエポキシ樹脂の質量部は(12.42/(18.63+12.42))×100=40と算出される。
(比較例1〜3)
第1のエポキシ樹脂を使用せずに、残りの成分をすべて実施例1と同量で用いてはんだペーストを調整し、リフロー温度を表1に示される温度とし、実装構造体を製造し、これらを比較例1〜3とした。比較例1〜3において、第1のエポキシ樹脂を0質量%としたことで、残りの成分である第2のエポキシ樹脂、粘度調整剤、硬化剤、有機酸およびはんだ材料の質量%はそれぞれ21.27、0.71、3.55、3.55および70.92となっていた。
リペア性の評価のため、得られた実施例1〜10および比較例1〜3の実装構造体を150℃設定のホットプレート上で1分間加熱後、ピンセットでBGA型半導体パッケージの端をつまみ真上に引き上げた。10秒以内で外せたものを「◎」、11秒から20秒以内で外せたものを「○」、21秒以上かかったものを「×」として評価した。表1には、実施例1〜10および比較例1〜3における、熱硬化性樹脂全体の質量を100質量部としたときの第1のエポキシ樹脂の質量部と、リフロー温度とを示し、上記評価結果を併記した。
Figure 2018181937
実施例1〜10では、内側濡れ上がり高さBに対する外側濡れ上がり高さAの割合がいずれも80%を下回り、そのリペア性はいずれも「○」以上の評価であった。比較例1〜3では、内側濡れ上がり高さBに対する外側濡れ上がり高さAの割合がいずれも90%を上回り、そのリペア性はいずれも「×」評価であった。これにより、内側濡れ上がり高さBに対する外側濡れ上がり高さAの割合と、リペア性には相関があり、当該割合が80%を下回ることにより、リペア性が「○」となることが明らかになった。また、比較例1〜3の実装構造体は、実施例1〜10において使用したはんだペーストに含まれる第1のエポキシ樹脂(HP−4770)を使用しないことを除き、実施例1と同様の工程を経て製造されたものであることから、熱硬化性樹脂全体の質量を100質量部としたときの第1のエポキシ樹脂(HP−4770)の質量部が、内側濡れ上がり高さBに対する外側濡れ上がり高さAの割合に影響することも明らかになった。実施例1〜10の結果から、第1のエポキシ樹脂が、はんだペーストに使用される熱硬化性樹脂全体の質量100質量部に対し、20質量部以上含まれることが、良好なリペア性を得るために好ましいことが明らかになった。これは、第1のエポキシ樹脂は25℃で固体であるので、はんだペーストにおけるエポキシの流動性が増すことで、はんだペーストの軟化点において粘度が低下しやすくなり、これにより樹脂が半導体パッケージ部品2の内側へ流れやすくなったためであると考えられる。
本発明の実装構造体は、表面実装の分野において、広範な用途に使用できる。例えば、基板と部品の金属接合のために使用することができ、携帯電話、PC、タブレット等に使用することができる。
1 第1電極
2 半導体パッケージ部品
3 電極バンプ
4 第2電極
5 回路基板
6 接合部材
7 樹脂部材
8 接合部
9 接合構造
10 融接部
A 外側濡れ上がり高さ
B 内側濡れ上がり高さ

Claims (16)

  1. 複数の第1電極と、前記複数の第1電極を有する半導体パッケージ部品と、複数の第2電極と、前記複数の第2電極を有する回路基板とを備える半導体パッケージ部品の実装構造体であって、
    前記第1電極上には電極バンプが、前期第2電極上には接合部材が、前記接合部材の周囲には樹脂部材がそれぞれ配置されており、
    前記電極バンプと前記接合部材とが電気的に接続され、これにより前記第1電極と前記第2電極とが電気的に接続されており、
    前記接合部材と前記樹脂部材とが、前記電極バンプと前記第2電極とを接合する接合部を形成しており、
    前記接合部材の周囲に配置された前記樹脂部材の濡れ上がりの高さが(外側濡れ上がり高さ)≦(内側濡れ上がり高さ)×0.8を満たす、半導体パッケージ部品の実装構造体。
  2. 前記電極バンプと前記接合部材とが互いに融接して融接部を形成している、請求項1に記載の半導体パッケージ部品の実装構造体。
  3. 前記接合部は、はんだ材料と、熱硬化性樹脂と、硬化剤とを含むはんだペーストを硬化したものである、請求項1または2に記載の半導体パッケージ部品の実装構造体。
  4. 前記はんだ材料が、Sn、Bi、In、AgおよびCuからなる群から選択される一種以上の元素を含む組成を有する合金である、請求項3に記載の半導体パッケージ部品の実装構造体。
  5. 前記熱硬化性樹脂が、エポキシ樹脂を含む、請求項3または4に記載の半導体パッケージ部品の実装構造体。
  6. 前記熱硬化性樹脂が、第1のエポキシ樹脂と第2のエポキシ樹脂とを含み、第1のエポキシ樹脂は、はんだ材料の融点より10℃以上低い温度である軟化点を有し、かつ25℃で固体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂であり、第2のエポキシ樹脂は、25℃で液体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂である、請求項3〜5のいずれか一項に記載の半導体パッケージ部品の実装構造体。
  7. 前記第1のエポキシ樹脂が、前記熱硬化性樹脂全体の質量を100質量部としたときに、10〜80質量部の割合で含まれる、請求項6に記載の半導体パッケージ部品の実装構造体。
  8. 前記熱硬化性樹脂が、25℃で液体である、請求項3〜7のいずれか一項に記載の半導体パッケージ部品の実装構造体。
  9. 前記第1のエポキシ樹脂が、前記はんだ材料の融点で2Pa・s以下の粘度を有する、請求項6または7に記載の半導体パッケージ部品の実装構造体。
  10. 前記はんだ材料の融点が、前記電極バンプの融点よりも低い、請求項3〜9のいずれか一項に記載の半導体パッケージ部品の実装構造体。
  11. 前記樹脂部材は、熱硬化性樹脂と、硬化剤とを含むはんだ付用フラックスを硬化したものである、請求項1または2に記載の半導体パッケージ部品の実装構造体。
  12. 前記熱硬化性樹脂が、エポキシ樹脂を含む、請求項11に記載の半導体パッケージ部品の実装構造体。
  13. 前記熱硬化性樹脂が、第1のエポキシ樹脂と第2のエポキシ樹脂とを含み、第1のエポキシ樹脂は、はんだ材料の融点より10℃以上低い温度である軟化点を有し、かつ25℃で固体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂であり、第2のエポキシ樹脂は、25℃で液体であるエポキシ樹脂から選択される1種以上のエポキシ樹脂である、請求項11または12のいずれか一項に記載の半導体パッケージ部品の実装構造体。
  14. 前記第1のエポキシ樹脂が、前記熱硬化性樹脂全体の質量を100質量部としたときに、10〜80質量部の割合で含まれる、請求項13に記載の半導体パッケージ部品の実装構造体。
  15. 前記熱硬化性樹脂が、25℃で液体である、請求項11〜14のいずれか一項に記載の半導体パッケージ部品の実装構造体。
  16. 前記第1のエポキシ樹脂が、前記はんだ材料の融点で2Pa・s以下の粘度を有する、請求項13または14に記載の半導体パッケージ部品の実装構造体。
JP2017075403A 2017-04-05 2017-04-05 リペア性に優れる実装構造体 Pending JP2018181937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017075403A JP2018181937A (ja) 2017-04-05 2017-04-05 リペア性に優れる実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075403A JP2018181937A (ja) 2017-04-05 2017-04-05 リペア性に優れる実装構造体

Publications (1)

Publication Number Publication Date
JP2018181937A true JP2018181937A (ja) 2018-11-15

Family

ID=64275822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075403A Pending JP2018181937A (ja) 2017-04-05 2017-04-05 リペア性に優れる実装構造体

Country Status (1)

Country Link
JP (1) JP2018181937A (ja)

Similar Documents

Publication Publication Date Title
JP5204241B2 (ja) 半導体の実装構造体およびその製造方法
US8679635B2 (en) Bonding material, bonded portion and circuit board
TWI796404B (zh) 焊錫膏及實裝構造體
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
JP6534122B2 (ja) 樹脂フラックスはんだペースト及び実装構造体
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP2003211289A (ja) 導電性接合材料、それを用いた接合方法及び電子機器
JP6365841B2 (ja) 実装構造体とその製造方法
WO2016016916A1 (ja) 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法
US20180229333A1 (en) Solder paste and mount structure obtained by using same
WO2016148121A1 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2012092296A (ja) 導電性接着剤、及びそれを用いた回路基板、電子部品モジュール
JP7126167B2 (ja) はんだペーストおよび実装構造体
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
CN108406165B (zh) 焊膏和由其得到的安装结构体
JP2021178336A (ja) 樹脂フラックスはんだペーストおよび実装構造体
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP2020089897A (ja) はんだペーストおよび実装構造体
JP2018181937A (ja) リペア性に優れる実装構造体
WO2018134860A1 (ja) 半導体実装品
WO2020095634A1 (ja) 硬化樹脂組成物および実装構造体
WO2023013732A1 (ja) フラックス用樹脂組成物、はんだペースト及び実装構造体
WO2021059851A1 (ja) 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP6969070B2 (ja) はんだ材料、はんだペースト、フォームはんだ及びはんだ継手