JP6365841B2 - 実装構造体とその製造方法 - Google Patents

実装構造体とその製造方法 Download PDF

Info

Publication number
JP6365841B2
JP6365841B2 JP2014514363A JP2014514363A JP6365841B2 JP 6365841 B2 JP6365841 B2 JP 6365841B2 JP 2014514363 A JP2014514363 A JP 2014514363A JP 2014514363 A JP2014514363 A JP 2014514363A JP 6365841 B2 JP6365841 B2 JP 6365841B2
Authority
JP
Japan
Prior art keywords
resin
electrode
circuit board
bonding material
reinforcing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014514363A
Other languages
English (en)
Other versions
JPWO2013168352A1 (ja
Inventor
新 岸
新 岸
宏典 宗像
宏典 宗像
本村　耕治
耕治 本村
弘樹 圓尾
弘樹 圓尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014514363A priority Critical patent/JP6365841B2/ja
Publication of JPWO2013168352A1 publication Critical patent/JPWO2013168352A1/ja
Application granted granted Critical
Publication of JP6365841B2 publication Critical patent/JP6365841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052—Detaching bump connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81601—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81638—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、回路基板に半導体パッケージ部品を表面実装した実装構造体およびその製造方法に関するものである。
従来のＢＧＡ（Ball Grid Array ）やＣＳＰ（ Chip Scale Package ）のように下面
にバンプを有する半導体パッケージ部品は、図６（ａ）〜（ｄ）で説明する工程によって実装されている。
図６（ａ）では、回路基板１０５の第２電極１０４にＳｎＡｇＣｕはんだペースト６０１が印刷される。そして図６（ｂ）に示すように、半導体パッケージ１０１の第１電極１０２上に形成されたバンプ１０３が、ＳｎＡｇＣｕはんだペースト６０１を介して第２電極１０４にあたるように実装される。
図６（ｃ）で、リフローをする。リフローすると第２電極１０４に印刷されたＳｎＡｇＣｕはんだペースト６０１と第１電極１０２上に形成されたバンプ１０３のはんだが、溶融し、セルフアライメント性によって半導体パッケージ１０１が適正な位置に移動する。その後、はんだの溶融温度以下に達するとはんだが凝固し、はんだ６０２となり半導体パッケージ１０１の回路基板１０５への電気接続が完了する。このときの、第２電極１０４に印刷されたＳｎＡｇＣｕはんだペースト６０１と半導体パッケージ１０１のバンプ１０３の組成は同一であり、一般的には、ＳｎＡｇＣｕ系のものが用いられる。
また、ＢＧＡやＣＳＰのように下面にバンプが形成されている半導体パッケージ１０１は、携帯電話装置に代表されるモバイル機器に利用されており、これらの商品に求められる機能として、落下衝撃に耐えることが求められている。この対策として、例えばＢＧＡと回路基板１０５とをはんだ接合する場合には、図６（ｄ）に示すように、ＳｎＡｇＣｕはんだ６０２によるはんだ付け後に半導体パッケージ１０１と回路基板１０５の間にアンダーフィル６０３を充填して、接合部の耐落下特性を高める手法が用いられている（特許文献１）。
また、近年、環境問題、特に地球温暖化の関心の高まりから、従来用いられてきたＳｎＡｇＣｕ系のはんだよりも融点の低いＳｎＢｉ系はんだ材料の使用が検討され始めている。ところが、低融点はんだを用いたＢＧＡ接続に関する接続信頼性は確立されていない。
従来の低融点はんだを用いたＢＧＡ接続に関しては、以下のようなものがある。
例えば、図７は特許文献２に記載された実装構造体である。
この実装構造体は、第１電極１０２を有する半導体パッケージ１０１と第２電極１０４を有する回路基板１０５と、第１電極１０２上に形成されたバンプ１０３と、バンプ１０３と第２電極１０４の間に配置され、バンプ１０３を通じて第１電極１０２と第２電極１０４とを電気的に接続する接合部材１０６と、バンプ１０３と接合材料１０６との接合部分および接合部材を覆うように個々の接合部材の周囲に配置された補強用樹脂１０７とを備え、それぞれの補強用樹脂１０７が、隣接する補強用樹脂同士が接触しないように、互いに離間して配置されている。
特開平１０−１０１９０６号公報 ＷＯ２０１０／０５０１８５号
特許文献２のように補強用樹脂１０７を設けたことによって、従来のＳｎＡｇＣｕ系のはんだと同等以上の耐落下特性を得ることが可能である。
しかしながら、ＳｎＡｇＣｕ系はんだでのはんだ接合後、半導体パッケージ１０１と回路基板の間にアンダーフィル材６０３などを固着させた場合と比較すると、十分な耐落下特性を得ることができない。つまり、携帯電話装置に代表されるモバイル機器などに対して、従来用いられてきたＳｎＡｇＣｕ系のはんだよりも融点の低いＳｎＢｉ系はんだ材料を使用できないことを示している。
また、アンダーフィル材を用いる場合、一度、ＳｎＡｇＣｕ系はんだでのはんだ接合後、ディスペンサーによるアンダーフィル材の塗布後、アンダーフィル材を硬化させるために硬化炉を用いて、硬化させることが必要である。このため、アンダーフィル材６０３を用いた実装構造体は、環境問題の点から好ましくない。
本発明は、前記従来の課題を解決するもので、半導体パッケージを回路基板に電気的に接続した実装構造体において、接合部の耐落下特性を高めることができ、アンダーフィル材を用いる場合の硬化炉を必要としない環境に優しい実装構造体およびその製造方法を提供することを目的とする。
本発明の実装構造体は、第１電極を有する半導体パッケージと、第２電極を有する回路基板と、前記第２電極と前記第１電極上に形成されたバンプとの間に配置され、前記バンプと第２電極とを電気的に接合するはんだを含む接合材料と、前記接合材料の周囲を覆う第１補強用樹脂と、前記回路基板に配置された半導体パッケージの外周部分と前記回路基板との間を覆う第２補強用樹脂とを含み、前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差があることを特徴とする。
また、本発明の実装構造体の製造方法は、回路基板上の第２電極上に、接合材料と未硬化状態の第１補強用樹脂が混和したペーストを塗布し、前記混和したペーストを介して前記回路基板の第２電極上に、半導体パッケージをバンプを介してマウントし、前記半導体パッケージの外周部と前記回路基板との間にわたって第２補強用樹脂を塗布し、前記回路基板と前記半導体パッケージとを加熱することにより、前記接合材料と前記第１補強用樹脂とを分離させ、前記接合材料が溶融し、前記バンプに濡れ上がり、その後、前記第１補強用樹脂が前記接合材料と前記バンプの周囲に濡れ上がり、その後、前記第１補強用樹脂と前記第２補強用樹脂が硬化する実装構造体の製造方法であり、前記第１補強用樹脂と前記第２補強用樹脂とは接触せず、前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差があることを特徴とする。
また、本発明の実装構造体の製造方法は、回路基板上の第２電極上に、接合材料と未硬化状態の第１補強用樹脂が混和したペーストを塗布し、前記回路基板における半導体パッケージがマウントされる周辺領域に第２補強用樹脂を塗布し、前記混和したペーストに前記半導体パッケージをバンプを介して回路基板の第２電極上にマウントし、前記回路基板と前記半導体パッケージとを加熱することにより、前記接合材料と前記第１補強用樹脂とを分離させ、前記接合材料が溶融し、前記バンプに濡れ上がり、その後、前記第１補強用樹脂が前記接合材料と前記バンプの周囲に濡れ上がり、その後、前記第１補強用樹脂と前記第２補強用樹脂を硬化させる実装構造体の製造方法であり、前記第１補強用樹脂と前記第２補強用樹脂とは接触せず、前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差があることを特徴とする。
本発明によれば、前記接合材料の周囲が第１補強用樹脂で覆われており、かつ、半導体パッケージの外周部分と前記回路基板を第２補強用樹脂によって覆うことにより、接合部の耐落下特性を高めることができる。
（ａ）本発明の実施の形態１における実装構造体の断面図と（ｂ）平面図 （ａ）〜（ｄ）は同実施の形態の製造工程を説明する図 同実施の形態の実施例１の条件で作成した実装構造体の断面の顕微鏡写真 比較例１の条件で作成した実装構造体の断面の顕微鏡写真 比較例２の条件で作成した実装構造体の断面の顕微鏡写真 （ａ）〜（ｄ）は本発明の実施の形態２における製造の工程図 本発明の実施の形態３の実装構造体の断面図 本発明の実施の形態３の実装構造体の要部の拡大図 （ａ）〜（ｄ）は特許文献１における実装構造体の断面図 特許文献２における実装構造体の断面図
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１（ａ）（ｂ）は、回路基板１０５に半導体パッケージ１０１を実装した実施の形態１の実装構造体１００を示す。
半導体パッケージ１０１の第１電極１０２、バンプ１０３、回路基板１０５の第２電極１０４などは、半導体パッケージ１０１の大きさに比べて拡大して図示されている。半導体パッケージ１０１の具体的な大きさは、例えば、□１１ｍｍであり、バンプ１０３は０．５ｍｍピッチでは４４１個のバンプが設けられている。回路基板１０５は、ＪＥＤＥＣ半導体技術協会（ JEDEC Solid State Technology Association ）規格に準拠して作成されたもので、長手１３２ｍｍ、短手７７ｍｍの大きさで、厚み１．０ｍｍで、電極材料が銅で、基板材質は、ガラスエポキシ材料である。
図２（ａ）〜（ｄ）はこの実装構造体１００の製造工程を説明する図である。
図２（ａ）では、回路基板１０５の第２電極１０４上にそれぞれ混合ペースト３０１を印刷する。混合ペースト３０１は、ＳｎとＢｉ、Ｉｎ、Ａｇ、およびＣｕの群から選ばれる２種類もしくは、それ以上の元素との組み合わせからなる合金組成のはんだ材料（後に接合材料１０６となるもの）と、未硬化状態の熱硬化性樹脂（後に補強用樹脂１０７となるもの）とからなる。
図２（ｂ）では、半導体パッケージ１０１の第１電極１０２上に形成されたバンプ１０３と、回路基板１０５上に印刷された混合ペースト３０１とを接触させるように、回路基板１０５上に半導体パッケージ１０１をマウントする。
図２（ｃ）では、半導体パッケージ１０１の外周と回路基板１０５の表面の間に、第２補強用樹脂としての補強用樹脂１０８をディスペンサー３０２で塗布する。その後、図２（ｄ）では、リフロー装置を用い、混合ペースト３０１と補強用樹脂１０８を加熱して、混合ペースト３０１を溶融し、混合ペースト３０１から、接合材料１０６と第１補強用樹脂としての補強用樹脂１０７とを分離させる。その結果、第１電極１０２と第２電極１０４との間をバンプ１０３と接合材料１０６とで結合し、かつ、接合材料１０６とバンプ１０３との境目を補強用樹脂１０７で覆う。補強用樹脂１０８は、半導体パッケージ１０１の外周部分を覆うとともに、回路基板１０５との間にフィレットを形成する。図１（ａ）は図２（ｄ）の拡大図である。
この製造方法によると、半導体パッケージ１０１の第１電極１０２上に形成されたバンプ１０３と、回路基板１０５の第２電極１０４の間が、溶融固化した接合材料１０６によってはんだ接続されて電気的に導通している。接合材料１０６は、バンプ１０３より融点が低い合金組成である。回路基板１０５の第２電極１０４の周囲と、バンプ１０３との間は、補強用樹脂１０７で覆って接合されている。また、半導体パッケージ１０１の外周部と、回路基板１０５との間も、補強用樹脂１０８によって接合されている。補強用樹脂１０８は、半導体パッケージ１０１と回路基板１０５の間をつなぐとともに、半導体パッケージ１０１の周囲にフィレットを形成している。
この実施の形態１では、補強用樹脂１０８は、半導体パッケージ１０１の外周部と回路基板１０５を覆うように配置されているが、補強用樹脂１０８と半導体パッケージ１０１の第１電極上に形成されたバンプ１０３や、補強用樹脂１０７とは接触しないように、配置されている。
このように、バンプ１０３を通じて第１電極１０２と第２電極１０４を電気的に接続する接合材料１０６を、補強用樹脂１０７と補強用樹脂１０８の両方で補強することによって、さらに詳しくは、半導体パッケージ１０１と回路基板１０５の間をつなぐとともに、半導体パッケージの周囲にフィレットを補強用樹脂１０７で形成しているので、落下などの機械的衝撃を受けた場合においても、回路基板１０５の変形を抑制することができ、図７に示した従来例のように、接合材料１０６を補強用樹脂１０７だけで補強した場合に比べて、接合部の耐落下特性を高めることができる。
さらに、アンダーフィル材を用いる場合の硬化炉を必要としない環境に優しい製造方法である。また、半導体パッケージ１０１と回路基板１０５の間の全部に補強用樹脂１０８が充填されているのではなく、補強用樹脂１０８が充填されていない空間１０９が形成されているため、図６に示した従来例に較べてアンダーフィル樹脂の使用量が少ない。
ここで、半導体パッケージ１０１の実装構造体１００の構成および材料仕様になどについて、さらに詳細に説明する。
バンプ１０３は、Ｓｎ系合金から形成されていることが望ましい。例えば、ＳｎＢｉ系、ＳｎＩｎ系、ＳｎＢｉＩｎ系、ＳｎＡｇ系、ＳｎＣｕ系、ＳｎＡｇＣｕ系、ＳｎＡｇＢｉ系、ＳｎＣｕＢｉ系、ＳｎＡｇＣｕＢｉ系、ＳｎＡｇＩｎ系、ＳｎＣｕＩｎ系、ＳｎＡｇＣｕＩｎ系、およびＳｎＡｇＣｕＢｉＩｎ系からなる群から選ばれる合金組成を用いることができる。
特に、Ｓｎ系がよい。Ｓｎ系合金は融点が２３１℃と低くく、Ｃｕ電極に濡れ易く、他の合金と化合物を作りやすい。また安価で、毒性も低いためである。
接合材料１０６は、バンプ１０３より融点が低い合金組成を用いることができる。好ましい例としては、バンプ１０３と接合材料１０６ともに、同じ系、または、主成分が同じＳｎ系が好ましい。
補強用樹脂１０７、１０８は、主成分の樹脂成分と、硬化剤とを含み、必要に応じて、粘度調整／チクソ性付与添加剤を含む。
補強用樹脂１０７は、熱硬化性樹脂であり、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド樹脂、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂など、さまざまな樹脂を含むことができる。これらは、単独で用いてもよく、２種類以上を組み合わせても良い。これらのうちでは、エポキシ樹脂が好適である。
補強用樹脂１０８は、熱硬化性樹脂であり、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド樹脂、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂、オキセタン樹脂など、さまざまな樹脂を含むことができる。これらは、単独で用いてもよく、２種類以上を組み合わせても良い。これらのうちでは、エポキシ樹脂が好適である。
補強用樹脂１０７と、補強用樹脂１０８とは、樹脂成分がともにエポキシ系などの同じ系の樹脂がよい。さらに、樹脂成分を同じにして、含有させる硬化剤のみを変えることで反応開始温度のみを２つの樹脂で変えるのが好ましい。
エポキシ樹脂としては、ビスフェノール型エポキシ樹脂、多官能エポキシ樹脂、可とう性エポキシ樹脂、臭素化エポキシ樹脂、グリシジルエステル型エポキシ樹脂、高分子型エポキシ樹脂の群から選ばれるエポキシ樹脂を用いることができる。例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが用いられる。これらを変性させたエポキシ樹脂も用いられる。これらは、単独で用いてもよく、２種類以上を組み合わせて用いても良い。
上記のような熱硬化性樹脂と組み合わせて用いる硬化剤としては、チオール系化合物、アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物、および酸無水物系化合物の群から選ばれる化合物を用いることができる。これらは、単独で用いてもよく、２種類以上を組み合わせてもよい。
また、必要に応じ、粘度調整／チクソ性付与添加剤として、無機系あるいは、有機系のものを使用でき、例えば、無機系であれば、シリカやアルミナなどが用いられ、有機系であれば、アマイド、ポリエステル系、ひまし油などの誘導体などが用いられる。これらは、単独でもよく、２種類以上を組み合わせてもよい。
（実施例）
本発明の実施例として、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１の種類と補強用樹脂１０８、リフロー到達温度を変化させ、導通の合否、耐落下特性の影響を調べ、下記の表１にその結果を示した。
− 材料 −
はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１は、はんだ材料にＳｎ５８Ｂｉはんだ８８重量部に対し、未硬化状態の熱硬化性樹脂として、熱硬化性樹脂であるビスフェノールＦ型エポキシ樹脂（商品名「ＹＤＦ−７５１０」新日鐵化学株式会社製）を用いた。
粘度調整剤／チクソ付与材には、ひまし油系チクソ剤（商品名「ＴＨＩＸＣＩＮ Ｒ」エレメンティスジャパン（ElementisSpecialties, Inc.）製）と硬化剤であるイミダゾール系硬化剤、フラックス作用を有する有機酸（「アジピン酸」関東化学株式会社製）を練り込んだものを１８重量部混ぜたものを使用した。このとき、硬化剤であるイミダゾール系硬化剤に関しては、以下の考えで調整した。はんだ材料の融点が１３８℃のＳｎ５８Ｂｉに対して、エポキシ樹脂と硬化剤の反応開始温度が１３０℃、１４０℃、１５５℃となる未硬化状態の熱硬化性樹脂を作成する場合において、それぞれ、２，４−ジアミノ−６−（２’−メチルイミダゾリル−（１’））−エチル−ｓ−トリアジンイソシアヌル酸付加物（商品名「２ＭＡ−ＯＫ」四国化成工業株式会社製）、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）、２−フェニル−４，５−ジヒドロキシメチルイミダゾール（商品名「２ＰＨＺ−ＰＷ」四国化成工業株式会社製）を使用した。
ＳｎＡｇＣｕ混合ペースト３０１には、Ｓｎ３．０Ａｇ０．５Ｃｕ（商品名「Ｍ７０５−ＧＲＮ３６０−Ｌ６０Ａ」千住金属工業株式会社製）を用いた。
半導体パッケージ１０１には、第１電極上に形成されたバンプ１０３として、Ｓｎ３．０Ａｇ０．５Ｃｕボール搭載の半導体パッケージを用いた。
Ｓｎ５８Ｂｉはんだの融点は、１３８℃であり、Ｓｎ３．０Ａｇ０．５Ｃｕはんだの融点は、２１７℃である。
補強用樹脂１０８には、熱硬化性樹脂には、ビスフェノールＦ型エポキシ樹脂（商品名「ＹＤＦ−７５１０」新日鐵化学株式会社製）、硬化剤には、１３０℃硬化対応のイミダゾール系硬化剤（商品名「２ＭＡ−ＯＫ」四国化成工業株式会社製）、１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）、または、１５５℃硬化対応のイミダゾール系硬化剤（商品名「２ＰＨＺ−ＰＷ」四国化成工業株式会社製）粘度調整／チクソ性付与添加剤には、シリカ系チクソ剤（商品名「AEROSIL RY200」日本アエロジル株式会社製）を共通して使用した。
（評価）
それぞれの実装構造体の評価は、以下のように行った。
導通の合否として、実装構造体作成後、テスターにて、導通の有無を確認した。導通の合否は、抵抗値が９．８〜１０Ωの範囲である場合を合格として、○で表記し、範囲外である場合を、×と表記した。
耐落下試験としては、耐落下寿命で評価した。具体的には、ＪＥＤＥＣ規格に準拠し、加速度、１５００Ｇ、落下時間、０．５秒の条件で実装構造体を落下させ、電気的接続に瞬断が生じたときを耐落下寿命とし、瞬断発生までの落下回数を耐落下寿命とした。瞬断の合否判定としては、落下時に、半導体パッケージに２．０Ｖの電圧を印加し、電圧が１０％以上低下したときを不合格と判断した。また、このときの最高落下回数を３０回とした。
なお、ここで用いた半導体パッケージの大きさは、□１１ｍｍサイズであり、第１電極上に形成されたバンプ１０３は、０．５ｍｍピッチで、バンプ数は４４１個であり、回路基板１０５は、長手１３２ｍｍ、短手７７ｍｍの大きさで、厚み１．０ｍｍで、電極材料が銅で、基板材質は、ガラスエポキシ材料である。
（評価結果１：導通試験）
表１の実施例１〜３、比較例１〜２の条件で、図２に示した実装方法１で作成した実装構造体の導通の合否について評価した結果を示す。
表１は、はんだ材と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１のはんだ組成をＳｎ５８Ｂｉ（融点：１３８℃）とし、はんだ材と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１に含まれる未硬化状態の熱硬化性樹脂の硬化剤と補強用樹脂１０８に含まれる硬化剤の反応開始温度を変化させ、本発明の実装構造体を作成する際に求められる材料特性について検討した結果を示している。
実施例１の条件は、はんだ材と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１を用いて、実装構造体１００を作成した。
はんだ材と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１のはんだ組成がＳｎ５８Ｂｉ（はんだ融点１３８℃）、１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）を用いて作成されたもので、補強用樹脂１０８の硬化剤にも同様のものを用いて実装構造体を作成したところ、抵抗値が、９．９Ωとテスターにて導通がとれることが確認された。
図３Ａは、実施例１の条件で作成した実装構造体の断面の顕微鏡写真である。半導体パッケージ１０１、第１電極１０２、第１電極上に形成されたバンプ１０３、回路基板１０５上に形成された第２電極１０４、接合材料１０６、補強用樹脂１０７から構成されている。
このときの、第１電極上に形成されたバンプ１０３の組成は、融点が２１７℃のＳｎ３．０Ａｇ０．５Ｃｕはんだバンプとした。また、実装構造体を作成する際のリフロー到達温度は、１６０℃とした。
その結果、接合材料１０６が、バンプ１０３の周囲に破線部まで濡れ上がっており、更にその周囲を補強用樹脂１０７が破線部までフィレット形状を形成していることが確認された。
これらの結果より、図３Ａの構造体の作成には、混合ペースト３０１のはんだ融点の１３８℃に対し、未硬化状態の熱硬化性樹脂と補強用樹脂の硬化剤の反応開始温度が１４０℃と高いことが有効であることがわかった。
また、実施例２、３の条件、Ｓｎ５８Ｂｉはんだの融点１３８℃融点よりも反応開始温度が高い１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）、または、１５５℃硬化対応のイミダゾール系硬化剤（商品名「２ＰＨＺ−ＰＷ」四国化成工業株式会社製）を用いた作成したはんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１や補強用樹脂１０８を用いて、実装構造体を作成した場合においても、実施例１と同様の結果を得ることができた。
つまり、はんだ材と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１のはんだ融点より、未硬化状態の熱硬化性樹脂と補強用樹脂１０８の硬化剤の反応開始温度が、高いことが、本発明の実装構造体を作成するなかで重要となる。
次に、比較例１の条件、混合ペースト３０１のはんだの融点１３８℃に対し、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１の反応開始温度が、１３０℃硬化対応のイミダゾール系硬化剤（商品名「２ＭＡ−ＯＫ」四国化成工業株式会社製）で、補強用樹脂１０８が１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）のものを用いて実装構造体を作成したところ、抵抗値が、１８Ωと導通の確認が得られなかった。
つまり、実施例１との違いは、はんだの融点１３８℃に対して、未硬化状態の熱硬化性樹脂の硬化剤の反応開始温度が１３０℃、補強用樹脂１０８の反応開始温度が、１４０℃である。
比較例１の条件で作成した実装構造体の断面の顕微鏡写真を図３Ｂに示す。これを観察したところ、補強用樹脂１０７が、バンプ１０３の周囲に破線部まで濡れ上がっているのが確認されたものの、接合材料１０６がバンプ１０３の周囲にまで濡れ上がらず、破線部の状態で留まっているのが確認された。
つまり、比較例１の条件で実装構造体を作成すると、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１に含まれるはんだ材料が第１電極上に形成されたバンプ１０３の周囲に濡れ上がる前に、未硬化状態の熱硬化性樹脂が第１電極上に形成されたバンプ１０３の周囲に濡れ上がり硬化が完了するために導通の確認が得られないことがわかった。
また、比較例２の条件、混合ペースト３０１のはんだの融点１３８℃に対し、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１の反応開始温度が、１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）で、補強用樹脂１０８が１３０℃硬化対応のイミダゾール系硬化剤（商品名「２ＭＡ−ＯＫ」四国化成工業株式会社製）のものを用いて実装構造体を作成したところ、抵抗値が、２３Ωと、導通の確認は得られなかった。
つまり、実施例１との違いは、はんだの融点１３８℃に対して、未硬化状態の熱硬化性樹脂の硬化剤の反応開始温度が１４０℃、補強用樹脂１０７の反応開始温度が、１３０℃である。
比較例２の条件で作成した実装構造体の断面の顕微鏡写真を図３Ｃに示す。これを観察したところ、バンプ１０３の周囲に、補強用樹脂１０８は濡れ上がっているものの、接合材料１０６が濡れ上がっていないことが確認された。
これは、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１のはんだ材の融点（１３８℃）よりも先に、１３０℃硬化対応のイミダゾール系硬化剤（商品名「２ＭＡ−ＯＫ」四国化成工業株式会社製）からなる補強用樹脂１０８が硬化してしまい、はんだ溶融時に、半導体パッケージ１０１が沈み込まなかった。そのため、溶融したはんだと、第１電極上に形成されたバンプ１０３間の距離が長くなり、溶融したはんだが、第１電極上に形成されたバンプ１０３に濡れ上がることができなかった。
− 導通試験の結果まとめ −
これらの結果より、本発明の実装構造体を作成する場合において、回路基板１０５に塗布されるはんだ材料の融点に対し、未硬化状態の熱硬化性樹脂および補強用樹脂の反応開始温度が高いことが好ましいことがわかる。
本発明の実装構造体の作成プロセスとしては、はんだ材料と未硬化状態の熱硬化樹脂が混和した混合ペースト３０１に含まれるはんだ材料が溶融し、半導体パッケージの１０１の第１電極上に形成されたバンプ１０３にはんだ材料が濡れ上がった後、その周囲に未硬化状態の熱硬化樹脂が濡れ上がり、未硬化状態の熱硬化樹脂と補強用樹脂の硬化が開始し、完了することが、本発明の実装構造体を作成するプロセスとして有用であることが、導通の合否からもわかる。
つまり、本発明の実装構造体を作成するポイントとしては、半導体パッケージ１０１の第１電極上に形成されたバンプ１０３の融点、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１に含まれるはんだ材の融点とはんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１に含まれる熱硬化性樹脂と補強用樹脂１０８の反応開始温度の関係が下記の関係であることが望ましい。
第１電極上に形成されたバンプ１０３の融点 ＞ 補強用樹脂１０８が硬化を開始する反応開始温度 ≧ 混合ペースト３０１中の熱硬化性樹脂の反応開始温度 ＞ 混合ペースト３０１中のはんだ材の融点の関係が必要である。
補強用樹脂１０８の反応開始温度と混合ペースト３０１中の熱硬化性の補強用樹脂１０７）の反応開始温度は、５℃から１５℃の差があった方がよい。
その理由は、補強用樹脂１０７が、はんだのバンプへの濡れ上がるための時間と、その周囲を覆うための補強用樹脂１０７の濡れ上がりのための時間を稼ぐためである。温度差がありすぎると、高い温度まで熱処理が必要となる。
混合ペースト３０１中のはんだ材料の融点と、２つの樹脂の反応開始温度との差は、例えば、２℃から１７℃で、好ましくは、１０℃以上がよい。
温度差が必要な理由は、はんだ材料が溶けて、半導体パッケージ１０１と前記回路基板１０５とのセルフアライメントの時間が必要であることです。
一方、温度差がありすぎると、上記同様全体の熱処理温度が高くなってしまうことである。
− 落下試験 −
実施例１と下記の表２に示す比較例３〜４について、実装構造体の耐落下特性の合否を評価した。
実施例１は図１に示した実装構造体１００、比較例４は図６（ｄ）に示した実装構造体、比較例３は図６（ｃ）に示す状態の実装構造体である。
耐落下試験は、耐落下寿命で評価した。具体的には、ＪＥＤＥＣ規格に準拠し、加速度、１５００Ｇ、落下時間、０．５秒の条件で実装構造体を落下させ、電気的接続に瞬断が生じたときを耐落下寿命とし、瞬断発生までの落下回数を耐落下寿命とした。瞬断の合否判定としては、落下時に、半導体パッケージに２．０Ｖの電圧を印加し、電圧が１０％以上低下したときを不合格と判断した。また、このときの最高落下回数を３０回とした。
なお、ここで用いた半導体パッケージの大きさは、□１１ｍｍサイズであり、第１電極上に形成されたバンプ１０３は、０．５ｍｍピッチで、バンプ数は４４１個であり、回路基板１０５は、長手１３２ｍｍ、短手７７ｍｍの大きさで、厚み１．０ｍｍで、電極材料が銅で、基板材質はガラスエポキシ材料である。
実施例１の条件にて実装構造体を作成し、耐落下寿命を評価したところ、３０回を示した。なお、このときのリフロー到達温度は、１６０℃である。
このときのバンプ１０３の組成は、融点が２１７℃のＳｎ３．０Ａｇ０．５Ｃｕはんだバンプとした。また、実装構造体を作成する際のリフロー到達温度は、１６０℃とし、１４０℃硬化対応のイミダゾール系硬化剤（商品名「２Ｐ４ＭＨＺ−ＰＷ」四国化成工業株式会社製）を用いて作成されたはんだ材と未硬化状態の熱硬化性樹脂とが混和した混合ペースト３０１を用い、はんだ材は、融点が１３８℃のＳｎＢｉとした。
比較例３において、図６（ｃ）に示す実装構造体を作成し、評価した。
図６（ｃ）は、半導体パッケージ１０１、第１電極１０２、回路基板１０５、第２電極１０４、ＳｎＡｇＣｕはんだペースト６０１から構成されている。
実装構造体の作成方法は、図６に示す通りである。図６では、回路基板１０５の第２電極１０４にＳｎＡｇＣｕはんだペースト６０１が印刷され（図６（ａ））、半導体パッケージ１０１の第１電極上に形成されたバンプ１０３があたるように実装される（図６（ｂ））。
図６（ｃ）で、リフローをする。リフローすると第２電極１０４に印刷されたＳｎＡｇＣｕはんだペースト６０１と第１電極上に形成されたバンプ１０３のはんだが、溶融し、セルフアライメント性によって半導体パッケージ部品が適正な位置に移動する。その後、はんだの溶融温度以下に達すると、はんだを凝固させ、半導体パッケージ１０１の回路基板１０５への電気接続が完了する。このときの、第２電極１０４に印刷されたＳｎＡｇＣｕはんだペースト６０１と半導体パッケージ１０１のバンプ１０３の組成は同一である。また、このときのリフロー到達温度は、２５０℃である。
この実装構造体（図６（ｃ））について評価したところ、耐落下寿命が５回であり、実施例４の耐落下寿命に対して劣ることがわかる。
比較例４の条件で作成した図６（ｄ）のアンダーフィル６０３を用いた実装構造体を作成し、耐落下特性を評価した。この実装構造体（図６（ｄ））は、比較例３の方法にて作成した実装構造体（図６（ｃ））に、ディスペンサーにて、アンダーフィル６０３を塗布後、加熱にて硬化させたものである。
この実装構造体（図６（ｄ））について評価したころ、耐落下寿命が３０回（最大落下回数）であり、実施例６と同等の接続信頼性が得られる実装構造体であることがわかった。
− 落下試験の結果のまとめ −
つまり、実施例１の条件で作成した実装構造体（図１に示す実装構造体）が、従来の半導体パッケージ部品と回路基板をはんだ付け接合して作成した実装構造体と同等の接続信頼性を与えるものであることがわかる。
上述のように、本発明は、第１電極１０２を有する半導体パッケージ１０１と、第２電極１０４を有する回路基板１０５と、第２電極１０４と第１電極１０２上に形成されたバンプ１０３との間に配置され、バンプ１０３を通じて第１電極１０２と第２電極１０４とを電気的に接合する接合材料１０６と、前記回路基板１０５に配置された半導体パッケージ１０１の外周部分と前記回路基板１０５が補強用樹脂によって覆う、特にバンプ１０３と接合材料１０６との接合部を覆うように、個々の接合材料の周囲を補強用樹脂で覆うことにより、耐落下特性の向上が見込まれる実装構造体と言える。つまり、携帯電話装置に代表されるモバイル機器に利用可能ということである。また、この実装構造体の製造時の、リフロー到達温度が従来のものより低いことから、環境問題、特に地球温暖化の対策として有用であると言える。
つまり、本発明の実装構造体を作成するポイントとしては、半導体パッケージ１０１の第１電極１０２上に形成されたバンプ１０３、はんだ材料と未硬化状態の熱硬化性樹脂が混和した混合ペースト３０１に含まれる熱硬化性樹脂と補強用樹脂１０８の反応開始温度の関係が下記の関係であることが望ましい。
第１電極１０２上に形成されたバンプ１０３の融点 ＞ 補強用樹脂１０８の反応開始温度 ≧ 混合ペースト３０１に含まれる熱硬化性樹脂の反応開始温度 ＞ はんだ材料の融点という関係が必要である。
また、この条件にて作成した実装構造体の耐落下特性は、従来のはんだ付け方法、つまり、はんだ付け後にＢＧＡと回路基板の間に補強樹脂材料を充填してＢＧＡと回路基板とを固着させることにより、接合部の耐落下特性を高める手法が用いられている（図６（ｄ））（特許文献１）と同等であることがわかる。
このように、本発明の実装構造体およびその製造方法は、半導体パッケージと回路基板との接合部の耐落下特性を高めることができ、携帯電話装置に代表されるモバイル機器などに対して、従来用いられてきたＳｎＡｇＣｕ系のはんだよりも融点の低いＳｎＢｉ系はんだ材料を使用可能にすることができる。
（実施の形態２）
図４（ａ）〜（ｄ）は、実装構造体１００の別の製造方法を示す。
図２に示した実施の形態１の製造工程では、回路基板１０５上に半導体パッケージ１０１をマウントした後で、リフローを実施する前のタイミングに、ディスペンサー３０２によって補強用樹脂１０８を塗布したが、この実施の形態２では、半導体パッケージ１０１を回路基板１０５上にマウントする前に、補強用樹脂１０８を回路基板１０５に塗布している点が異なっている。その他は実施の形態１と同じである。
図４（ａ）では、回路基板１０５の第２電極１０４上に、混和した混合ペースト３０１を印刷する。
その後、図４（ｂ）では、回路基板１０５における半導体パッケージ１０１がマウントされる周辺領域に補強用樹脂１０８をディスペンサー３０２で塗布する。
その後、図４（ｃ）では、半導体パッケージ１０１の第１電極１０２上に形成されたバンプ１０３と、回路基板１０５上に印刷された混合ペースト３０１とを接触させるように、回路基板１０５上に半導体パッケージ１０１をマウントする。
その後、図４（ｄ）では、リフロー装置を用い、混合ペースト３０１と補強用樹脂１０８を加熱して、混合ペースト３０１を溶融し、混合ペースト３０１から接合材料１０６と補強用樹脂１０７とを分離させる。結果、第１電極１０２と第２電極１０４との間をバンプ１０３と接合材料１０６とで結合し、かつ、接合材料１０６と、接合材料１０６とバンプ１０３との境目を補強用樹脂１０７で覆う。補強用樹脂１０８は、半導体パッケージ１０１の外周部分を覆うとともに、回路基板１０５との間にフィレットを形成する。
このように、図４に示した製造方法でも図１に示した実装構造体１００を製造できる。
（実施の形態３）
図５Ａと図５Ｂは本発明の実施の形態３の実装構造体を示す。
図５Ａは、本発明の実施の形態２における実装方法によって得られる実装構造体１００の半導体パッケージ１０１の断面図であり、また、図５Ｂは、図５Ａの左端を拡大したものである。
実施の形態１の実装構造体１００は、補強用樹脂１０８の内周１１０が補強用樹脂１０７やバンプ１０３に接触していなかったが、この実施の形態３では、補強用樹脂１０８が、半導体パッケージ１０１、第１電極上に形成されたバンプ１０３、バンプを通じて第１電極と第２電極を電気的に接合する接合材料１０６を補強する補強用樹脂１０７と回路基板１０５と接している。補強用樹脂１０８と補強用樹脂１０７の成分が同じであることが好適である。
補強用樹脂１０８としてはエポキシ樹脂が好適である。補強用樹脂１０８と補強用樹脂１０７の成分を同じにすることにより、リフロー時の熱の作用による樹脂の反応開始温度を調整することが容易であり、また、硬化時に、補強用樹脂１０８とバンプを通じて第１電極と第２電極を電気的に接合する接合材料１０６を補強する補強用樹脂１０７の成分が混和したとしても、硬化物としての樹脂の物性を保持しやすい。
この実施の形態３の実装構造体１００は、図２（ｃ）に示した工程または図４（ｂ）に示した工程において、補強用樹脂１０８の量を増やすことで製造できる。
この実施の形態３の実装構造体の耐落下特性は実施の形態１の場合よりも良好である。
本発明によると、携帯電話装置に代表されるモバイル機器などの信頼性の向上に寄与する。
１００ 実装構造体
１０１ 半導体パッケージ
１０２ 第１電極
１０３ バンプ
１０４ 第２電極
１０５ 回路基板
１０６ 接合材料
１０７ 補強用樹脂（第１補強用樹脂）
１０８ 補強用樹脂（第２補強用樹脂）
３０１ 混合ペースト
３０２ ディスペンサー

Claims (8)

  1. 第１電極を有する半導体パッケージと、
    第２電極を有する回路基板と、
    前記第２電極と前記第１電極上に形成されたバンプとの間に配置され、前記バンプと第２電極とを電気的に接合するはんだを含む接合材料と、
    前記接合材料の周囲を覆う第１補強用樹脂と、
    前記回路基板に配置された半導体パッケージの外周部分と前記回路基板との間を覆う第２補強用樹脂とを含み、
    前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、
    前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差がある実装構造体。
  2. 前記バンプが、はんだ材料であることを特徴とする請求項１記載の実装構造体。
  3. 前記第１補強用樹脂と第２補強用樹脂との樹脂成分が同じ組成で、含まれる硬化剤が異なることを特徴とする請求項１記載の実装構造体。
  4. 前記バンプの合金組成と、前記接合材料とが、Ｓｎ系材料であることを特徴とする請求項１記載の実装構造体。
  5. 前記バンプの合金組成がＳｎＡｇＣｕ系のはんだで形成され、前記接合材料が、ＳｎＢｉ系であることを特徴とする請求項１記載の実装構造体。
  6. 前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度は、前記接合材料の融点との温度差が２℃から１７℃である請求項１記載の実装構造体。
  7. 回路基板上の第２電極上に、接合材料と未硬化状態の第１補強用樹脂が混和したペーストを塗布し、
    前記混和したペーストを介して前記回路基板の第２電極上に、半導体パッケージをバンプを介してマウントし、
    前記半導体パッケージの外周部と前記回路基板との間にわたって第２補強用樹脂を塗布し、
    前記回路基板と前記半導体パッケージとを加熱することにより、前記接合材料と前記第１補強用樹脂とを分離させ、
    前記接合材料が溶融し、前記バンプに濡れ上がり、その後、前記第１補強用樹脂が前記接合材料と前記バンプの周囲に濡れ上がり、その後、前記第１補強用樹脂と前記第２補強用樹脂が硬化する実装構造体の製造方法であり、
    前記第１補強用樹脂と前記第２補強用樹脂とは接触せず、
    前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、
    前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差がある実装構造体の製造方法。
  8. 回路基板上の第２電極上に、接合材料と未硬化状態の第１補強用樹脂が混和したペーストを塗布し、
    前記回路基板における半導体パッケージがマウントされる周辺領域に第２補強用樹脂を塗布し、
    前記混和したペーストに前記半導体パッケージをバンプを介して回路基板の第２電極上にマウントし、
    前記回路基板と前記半導体パッケージとを加熱することにより、前記接合材料と前記第１補強用樹脂とを分離させ、
    前記接合材料が溶融し、前記バンプに濡れ上がり、その後、前記第１補強用樹脂が前記接合材料と前記バンプの周囲に濡れ上がり、その後、前記第１補強用樹脂と前記第２補強用樹脂を硬化させる実装構造体の製造方法であり、
    前記第１補強用樹脂と前記第２補強用樹脂とは接触せず、
    前記バンプの融点 ＞ 前記第２補強用樹脂の反応開始温度 ＞ 前記第１補強用樹脂の反応開始温度 ＞ 前記接合材料の融点であり、
    前記第１補強用樹脂の反応開始温度と前記第２補強用樹脂の反応開始温度とは、５℃から１５℃の差がある実装構造体の製造方法。
JP2014514363A 2012-05-10 2013-04-05 実装構造体とその製造方法 Active JP6365841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014514363A JP6365841B2 (ja) 2012-05-10 2013-04-05 実装構造体とその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012108063 2012-05-10
JP2012108063 2012-05-10
JP2014514363A JP6365841B2 (ja) 2012-05-10 2013-04-05 実装構造体とその製造方法
PCT/JP2013/002354 WO2013168352A1 (ja) 2012-05-10 2013-04-05 実装構造体とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013168352A1 JPWO2013168352A1 (ja) 2015-12-24
JP6365841B2 true JP6365841B2 (ja) 2018-08-01

Family

ID=49550422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514363A Active JP6365841B2 (ja) 2012-05-10 2013-04-05 実装構造体とその製造方法

Country Status (7)

Country Link
US (2) US9795036B2 (ja)
EP (1) EP2849216B1 (ja)
JP (1) JP6365841B2 (ja)
KR (1) KR101975076B1 (ja)
CN (1) CN104246997B (ja)
TW (1) TWI582915B (ja)
WO (1) WO2013168352A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737630B (zh) * 2012-10-15 2016-02-03 千住金属工业株式会社 低温焊膏的焊接方法
KR102396332B1 (ko) 2015-09-22 2022-05-12 삼성전자주식회사 Led 디스플레이용 미세간격 코팅부재 및 이를 이용한 코팅방법
US11048028B2 (en) 2015-12-03 2021-06-29 Sony Semiconductor Solutions Corporation Semiconductor chip and electronic apparatus for suppressing degradation of semiconductor chip
CN105914151B (zh) * 2016-04-18 2019-06-25 通富微电子股份有限公司 半导体封装方法
KR20180024099A (ko) * 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
CN109195353A (zh) * 2018-09-17 2019-01-11 新华三技术有限公司 印制电路板、电子设备及其生产工艺
JP6914309B2 (ja) * 2019-10-31 2021-08-04 三菱電機株式会社 シート型絶縁ワニス及びその製造方法、電気機器、並びに回転電機
EP3905861A1 (de) * 2020-04-30 2021-11-03 ZKW Group GmbH Barriere gegen verschwimmen von smt-bauteilen
US11908784B2 (en) * 2020-09-23 2024-02-20 Nxp Usa, Inc. Packaged semiconductor device assembly
DE102021133746A1 (de) * 2021-12-17 2023-06-22 Endress+Hauser SE+Co. KG Verfahren zum Verlöten mindestens eines Bauteils mit mindestens einem Trägerelement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100928A (ja) 1983-11-09 1985-06-04 松下電器産業株式会社 電気掃除機
JPH10101906A (ja) 1996-10-03 1998-04-21 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物の製造方法
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP2003010811A (ja) * 2001-07-03 2003-01-14 Ohbayashi Corp 廃棄物処分場における漏水検知方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4413543B2 (ja) * 2003-07-03 2010-02-10 パナソニック株式会社 電子部品用接着剤および電子部品実装方法
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール
JP2008166377A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント回路板の製造方法、プリント回路板及び補強電子部品
JP5204241B2 (ja) 2008-10-27 2013-06-05 パナソニック株式会社 半導体の実装構造体およびその製造方法
KR101230729B1 (ko) 2009-03-31 2013-02-07 와이케이케이 가부시끼가이샤 사이드 릴리스 버클
JP2010263014A (ja) 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
JP5310252B2 (ja) 2009-05-19 2013-10-09 パナソニック株式会社 電子部品実装方法および電子部品実装構造
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法
JP5482605B2 (ja) * 2010-09-27 2014-05-07 パナソニック株式会社 電子部品実装方法

Also Published As

Publication number Publication date
TWI582915B (zh) 2017-05-11
KR101975076B1 (ko) 2019-05-03
TW201401450A (zh) 2014-01-01
CN104246997A (zh) 2014-12-24
CN104246997B (zh) 2017-09-08
KR20150023222A (ko) 2015-03-05
EP2849216A4 (en) 2015-07-22
US10412834B2 (en) 2019-09-10
EP2849216A1 (en) 2015-03-18
US9795036B2 (en) 2017-10-17
EP2849216B1 (en) 2018-10-24
US20170374743A1 (en) 2017-12-28
US20150116970A1 (en) 2015-04-30
WO2013168352A1 (ja) 2013-11-14
JPWO2013168352A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP6365841B2 (ja) 実装構造体とその製造方法
JP5204241B2 (ja) 半導体の実装構造体およびその製造方法
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP2010263014A (ja) 半導体装置
JP2006186011A (ja) 電子部品実装方法および電子部品実装構造
JP2010272557A (ja) 電子部品実装方法および電子部品実装構造
JP2017080797A (ja) はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP5952849B2 (ja) フラックス及びソルダペースト
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP6124032B2 (ja) 実装構造体と実装構造体の製造方法
JP2016087691A (ja) Ｐｂフリーはんだ及び電子部品内蔵モジュール
WO2018134860A1 (ja) 半導体実装品
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP6115762B2 (ja) 回路装置の製造方法
WO2021059851A1 (ja) 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP2010258173A (ja) 半導体パッケージ部品の実装方法と実装構造体
JP2018181937A (ja) リペア性に優れる実装構造体
JP2010258172A (ja) 半導体パッケージ部品の実装方法と実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R151 Written notification of patent or utility model registration

Ref document number: 6365841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151