CN105914151B - 半导体封装方法 - Google Patents
半导体封装方法 Download PDFInfo
- Publication number
- CN105914151B CN105914151B CN201610241089.XA CN201610241089A CN105914151B CN 105914151 B CN105914151 B CN 105914151B CN 201610241089 A CN201610241089 A CN 201610241089A CN 105914151 B CN105914151 B CN 105914151B
- Authority
- CN
- China
- Prior art keywords
- solder
- semiconductor chip
- reinforcement part
- land pattern
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种半导体封装方法,包括:提供半导体芯片,所述半导体芯片的表面上形成有焊盘图形;在所述焊盘图形上焊接焊料,且形成补强部连接所述半导体芯片的表面所述焊料。通过上述方式,本发明能够降低焊料和半导体芯片之间发生断裂的几率,提高焊料和半导体芯片之间连接的可靠性。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种半导体封装方法。
背景技术
与传统的封装技术相比,倒装芯片封装技术无需引线键合,能够形成最短电路,降低电阻,缩小封装体积,是芯片封装的主流发展方向。如图1所示,倒装芯片封装技术主要是在芯片10正面的I/O引出电极101上植上焊锡球102,然后通过回流焊接使焊锡球102和I/O引出电极101形成连接。之后将芯片10的正面朝下向着基板11,加热以利用熔融的焊锡球102将芯片10与基板11相结合。
然而,现有的封装技术中,芯片10和焊锡球102之间仅是通过I/O引出电极101连接,使得芯片10和焊锡球102之间的接合面积较小,容易导致连接处形成断裂,降低连接的可靠性。
发明内容
本发明主要解决的技术问题是提供一种半导体封装方法,能够降低焊料和半导体芯片之间发生断裂的几率,提高焊料和半导体芯片之间连接的可靠性。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种半导体封装方法,包括:提供半导体芯片,所述半导体芯片的表面上形成有焊盘图形;在所述焊盘图形上焊接焊料,且形成补强部连接所述半导体芯片的表面和所述焊料。
其中,所述焊料和所述焊盘图形之间为焊接部;所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:在所述焊接部周侧的半导体芯片表面上形成所述补强部,使所述补强部围绕且连接所述焊接部。
其中,所述在所述焊接部周侧的半导体芯片表面上形成所述补强部的步骤包括:使所述焊料与所述补强部在所述半导体芯片表面上的垂直投影的外边界对齐。
其中,所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:采用低温固化型介电材料在所述半导体芯片的表面上形成具有弹性的补强部,并使所述补强部连接所述焊料。
其中,所述在所述焊接部周侧的半导体芯片表面上形成所述补强部的步骤包括:在所述半导体芯片的表面涂布正型感光低温固化型介电材料,且使得所述焊料与焊料周围的所述半导体芯片表面之间填充所述正型感光低温固化型介电材料;采用正对所述半导体芯片表面的光线,以所述焊料为自对准光罩对所述正型感光低温固化型介电材料进行曝光;进行显影处理,以除去被光照射的正型感光低温固化型介电材料;固化未被光照射的正型感光低温固化型介电材料,以形成所述补强部。
其中,所述焊盘图形为第一电极层,所述在所述焊盘图形上焊接焊料的步骤之前,包括:在所述半导体芯片除所述焊盘图形之外的其他表面上形成介电层;在所述焊盘图形上形成第二电极层;在所述焊盘图形上焊接焊料的步骤包括:在所述焊盘图形上的第二电极层上焊接所述焊料;所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:在所述介电层上形成所述补强部,并使所述补强部连接所述焊料。
其中,在所述半导体芯片除所述焊盘图形之外的其他表面上形成介电层的步骤之前,包括:在所述半导体芯片除所述焊盘图形之外的其他表面上形成钝化层。
其中,在所述焊盘图形上的第二电极层上焊接所述焊料的步骤之前,包括:在所述介电层、所述焊盘图形上形成溅射层;所述在所述焊盘图形上的第二电极层上焊接所述焊料的步骤包括:在所述焊盘图形对应的溅射层上形成所述第二电极层;在所述介电层上形成所述补强部的步骤包括:在所述介电层上的溅射层上形成所述补强部;所述在所述介电层上的溅射层上形成所述补强部的步骤之后,包括:除去未被所述补强部覆盖的溅射层。
其中,所述提供半导体芯片的步骤包括:还提供封装基板;所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤之后,包括:使所述半导体芯片通过所述焊料焊接在所述封装基板上。
本发明的有益效果是:区别于现有技术的情况,本发明的半导体封装方法中,在半导体芯片的焊盘图形上焊接焊料,且在半导体芯片的表面上形成补强部,并使补强部连接部分焊料,由此通过补强部连接半导体芯片和焊料,可以增加焊料和半导体芯片之间的接合面积,能够降低焊料和半导体芯片之间发生断裂的几率,有利于提高焊料和半导体芯片之间连接的可靠性。
附图说明
图1是现有技术一种倒装芯片的结构示意图;
图2是本发明半导体封装方法一实施方式的流程图;
图3是本发明半导体封装方法一实施方式的流程示意图,图中示出各步骤对应的结构示意;
图4是本发明半导体封装方法另一实施方式中,在半导体芯片的表面上形成补强部的流程示意图,图中示出步骤对应的结构示意;
图5是本发明半导体封装方法又一实施方式中,在半导体芯片的表面上形成补强部的流程示意图,图中示出各步骤对应的结构示意;
图6是本发明半导体封装方法又一实施方式的流程示意图,图中示出各步骤对应的结构示意;
图7是本发明半导体封装方法又一实施方式中,在半导体芯片的表面上形成补强部之后的流程示意图,图中示出步骤对应的结构示意。
具体实施方式
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
针对背景技术中提到的缺陷,本发明提供一种半导体封装方法。下面将结合附图和实施方式对本发明作进一步的详细描述。
参阅图2,本发明半导体封装方法一实施方式中,包括如下步骤:
步骤S201:提供半导体芯片,半导体芯片的表面上形成有焊盘图形。
结合图3,如图3所示的步骤S301,首先提供半导体芯片20。其中半导体芯片20上的焊盘图形201例如可以是位于半导体芯片20的正面,焊盘图形201为半导体芯片20的输入/输出引出电极。
步骤S202:在焊盘图形上焊接焊料,且形成补强部连接半导体芯片的表面和焊料。
结合图3所示的步骤S302,在本实施方式中,先在焊盘图形201上焊接焊料21,然后形成补强部22连接半导体芯片20的表面和焊料21。其中,图3所示结构作为一种示例,仅是示出了两个焊盘图形201,每个焊盘图形201上分别焊接有焊料21,且每个焊料21和半导体芯片20之间分别通过一个补强部22连接,其中焊盘图形201的数量可根据实际电路结构进行设置,对此不做限定。
其中,在一种实现方式中,补强部22为绝缘结构连接在半导体芯片20和焊料21之间,在另一种可能的实现方式中,补强部22也可以是导电结构。
因此,本实施方式中,半导体芯片20和焊料21之间除了通过焊料21和焊盘图形201焊接在一起之外,还利用补强部22连接半导体芯片20和焊料21,由此增加了半导体芯片20和焊料21之间的接合面积,提升连接处的机械强度,当半导体芯片20掉落时补强部22可以吸收应力,并阻碍裂缝延伸穿透界面,从而能够降低半导体芯片20和焊料21之间发生断裂的几率,有利于提高连接的可靠性。
当然,在其他实施方式中,也可以是先在半导体芯片20上形成补强部22,然后在焊盘图形201上焊接焊料21,并使焊料21与补强部22连接。
参阅图4,在本发明半导体封装方法另一实施方式中,焊料21为呈椭圆状的焊锡球。焊料21和焊盘图形201之间为焊接部30。
其中,形成补强部22连接半导体芯片20的表面和焊料21的步骤包括:在焊接部30周侧的半导体芯片20表面上形成补强部22,并使补强部22围绕且连接焊接部30。即在本实施方式中,补强部22围绕在焊锡球的周围以形成凹槽结构而包裹焊锡球的下半部分(即靠近焊接部30的下半部分焊锡球),其形成在半导体芯片20的靠近焊接部30的周边且与焊锡球(即焊料21)连接,并且补强部22与焊接部30的边缘无缝对接。
其中,在制作过程中,可以利用光罩在半导体芯片20上形成如图4所示的补强部22的图案。更具体地,在形成补强部22的具体步骤中,先在半导体芯片20的表面和焊料21的表面上均涂布用于形成补强部22的正型感光材料,然后采用一道光罩对正型感光材料进行曝光,曝光之后进行显影处理,以除去被光线照射的正型感光材料,之后固化剩余的正型感光材料从而得到图4所示的补强部22。
本实施方式中,通过在焊接部30周围都形成补强部22,可以进一步增加焊料21和半导体芯片20之间的接合面积,从而进一步提高焊料21和半导体芯片20之间连接的可靠性。此外,通过补强部22的凹槽结构,在后续焊料21和封装基板进行焊接时,可以使得熔融的焊料不易于向外扩张,能够减小焊料21之间发生桥接的概率,有利于提高基板组装良率,且更有利于实现细间距组装。
在本发明另一实施方式中,形成补强部22连接半导体芯片20的表面和焊料21的步骤包括,采用低温固化型介电材料在半导体芯片20的表面上形成具有弹性的补强部22,并使补强部22连接焊料21。通过形成具有弹性的补强部22,可以使得补强部22能够更好地吸收应力,从而可以进一步降低焊料21和半导体芯片20之间的焊接部30发生断裂的几率。
参阅图5,在本发明半导体封装方法又一实施方式中,进一步地,焊料21与补强部22在半导体芯片20表面上的垂直投影的外边界对齐。更具体地,如图5所示,在焊接部30周侧的半导体芯片20表面上形成补强部22的步骤包括:
步骤S501,在半导体芯片20的表面和焊料21的表面涂布正型感光低温固化型介电材料22’,且使得焊料21与焊料21周围的半导体芯片20表面之间填充正型感光低温固化型介电材料22’。
其中,正型感光低温固化型介电材料22’具有弹性,以使得所形成的补强部22具有弹性。所述正型感光低温固化型介电材料22’具体是指在低温条件下固化的介电材料,且被光照后能够被显影液除去的介电材料。
步骤S502,采用正对半导体芯片20表面的光线,以焊料21为自对准光罩对正型感光低温固化型介电材料22’进行曝光。其中,如图所示,以图5的视图为准,光线50自焊料21上方垂直照射正型感光低温固化型介电材料22’。
步骤S503,进行显影处理,以除去被曝光的正型感光低温固化型介电材料22’。
本实施方式中,焊料21为呈椭圆状的焊锡球,因此,当光线50在焊料21上方正对半导体芯片20表面垂直照射时,在焊料21位于半导体芯片20表面上的垂直投影区域AB内的正型感光低温固化型介电材料22’将会被焊料21所遮挡而未被光线50照射,而位于其他区域的正型感光低温固化型介电材料22’则被光线50照射。
因此,在显影处理之后,位于焊料21在半导体芯片20表面上的垂直投影区域AB内的正型感光低温固化型介电材料22’被保留,而其他区域的正型感光低温固化型介电材料22’则被除去。
步骤S504,固化未被光照射的正型感光低温固化型介电材料22’,以形成补强部22,由此使得所形成的补强部22与焊料21在半导体芯片20表面上的垂直投影的外边界对齐。
其中,在低温条件进行固化。
通过上述方式,采用焊料21为自对准光罩进行曝光以形成补强部22,能够简化工艺,节省成本。
可以理解的是,补强部22的截面形状和所在位置并不限于上述实施方式所描述的形状和位置,补强部22在半导体芯片20表面上的垂直投影的外边界还可以是在焊料21的垂直投影外边界之外,例如图4所示的结构。或者补强部22在半导体芯片20表面上的垂直投影的外边界还可以是在焊料21的垂直投影外边界之内。并且,补强部22的截面形状也可以是不规则图形等,只要使补强部22连接半导体芯片20和焊料21即可。
在其他实施方式中,补强部22的材料还可以是高温固化型介电材料,且可以是负型感光介电材料,对此不做限定。并且,焊料21还可以是呈圆柱体、方体、锥体等形状,此外,焊料21可以是其他的焊接材料。
另外,在其他的实施方式中,也可以采用额外的光罩对正型感光低温固化型介电材料22’进行曝光,利用光罩遮挡位于焊料21在半导体芯片20表面上的垂直投影区域内的介电材料22’,以形成图5所示的补强部22,使得补强部22和焊料21在半导体芯片20表面上的垂直投影的外边界对齐。此时用于曝光的光线可以是斜对半导体芯片20的表面。
参阅图6,在本发明半导体封装方法又一实施方式中,焊盘图形201为第一电极层,本实施方式的半导体封装方法包括如下步骤:
步骤S601,提供半导体芯片20,在半导体芯片20除焊盘图形201之外的其他表面上依次形成钝化层25、介电层23。通过钝化层25可以保护半导体芯片20。
步骤S602,在介电层23、焊盘图形201上形成溅射层26。其中,可以采用溅射的工艺形成溅射层26,溅射层26具有导电性。
步骤S603,在焊盘图形201上的溅射层26上形成第二电极层24,并在第二电极层24上焊接焊料21。其中,可以采用光刻胶、电解化学镀等工艺形成第二电极层24。因此,本实施方式中,在焊盘图形201上焊接焊料21的具体步骤包括:在焊盘图形201上的第二电极层24上焊接焊料21。
步骤S604,在溅射层26的表面涂布正型感光低温固化型介电材料22’,并且使得焊料21和溅射层26的表面之间填充正型感光低温固化型介电材料22’。
步骤S605,对正型感光低温固化型介电材料22’进行曝光,并进行显影处理,以除去被光照射的正型感光低温固化型介电材料22’,并保留位于焊料21在半导体芯片20表面上的垂直投影区域内的正型感光低温固化型介电材料22’,具体的曝光过程可参考图5所示的实施例进行,对此不再一一赘述。
步骤S606,将未被正型感光低温固化型介电材料22’覆盖的溅射层26除去,并对正型感光低温固化型介电材料22’进行低温固化,从而形成补强部22。其中,溅射层26位于补强部22和介电层23之间,以及位于第二电极层24和焊盘图形201之间。
本实施方式中,通过增加一层介电层23和第二电极层24,能够在一定程度上增加焊料21和半导体芯片20之间连接的机械强度,有利于进一步提高连接的可靠性。
参阅图7,在本发明半导体封装方法又一实施方式中,提供半导体芯片20的步骤包括,还提供封装基板70。
其中,在半导体芯片20的表面上形成补强部22的步骤之后,包括步骤,使半导体芯片20通过焊料21焊接在封装基板70上。其中,半导体芯片20通过倒装的方式封装在封装基板70上。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种半导体封装方法,其特征在于,包括:
提供半导体芯片,所述半导体芯片的表面上形成有焊盘图形;
在所述焊盘图形上焊接焊料;
在所述半导体芯片的表面涂布正型感光低温固化型介电材料,且使得所述焊料与焊料周围的所述半导体芯片表面之间填充所述正型感光低温固化型介电材料;
采用正对所述半导体芯片表面的光线,以所述焊料为自对准光罩对所述正型感光低温固化型介电材料进行曝光;
进行显影处理,以除去被光照射的正型感光低温固化型介电材料;
固化未被光照射的正型感光低温固化型介电材料,以形成连接所述半导体芯片的表面和所述焊料的补强部;
其中,所述补强部与所述焊料在所述半导体芯片表面上的垂直投影的外边界对齐。
2.根据权利要求1所述的方法,其特征在于,所述焊料和所述焊盘图形之间为焊接部;
所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:
在所述焊接部周侧的半导体芯片表面上形成所述补强部,使所述补强部围绕且连接所述焊接部。
3.根据权利要求1或2所述的方法,其特征在于,所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:
采用低温固化型介电材料在所述半导体芯片的表面上形成具有弹性的补强部,并使所述补强部连接所述焊料。
4.根据权利要求1或2所述的方法,其特征在于,所述焊盘图形为第一电极层,所述在所述焊盘图形上焊接焊料的步骤之前,包括:
在所述半导体芯片除所述焊盘图形之外的其他表面上形成介电层;
在所述焊盘图形上形成第二电极层;
在所述焊盘图形上焊接焊料的步骤包括:
在所述焊盘图形上的第二电极层上焊接所述焊料;
所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤包括:
在所述介电层上形成所述补强部,并使所述补强部连接所述焊料。
5.根据权利要求4所述的方法,其特征在于,在所述半导体芯片除所述焊盘图形之外的其他表面上形成介电层的步骤之前,包括:
在所述半导体芯片除所述焊盘图形之外的其他表面上形成钝化层。
6.根据权利要求4所述的方法,其特征在于,在所述焊盘图形上的第二电极层上焊接所述焊料的步骤之前,包括:
在所述介电层、所述焊盘图形上形成溅射层;
所述在所述焊盘图形上的第二电极层上焊接所述焊料的步骤包括:
在所述焊盘图形对应的溅射层上形成所述第二电极层;
在所述介电层上形成所述补强部的步骤包括:
在所述介电层上的溅射层上形成所述补强部;
所述在所述介电层上的溅射层上形成所述补强部的步骤之后,包括:
除去未被所述补强部覆盖的溅射层。
7.根据权利要求1所述的方法,其特征在于,所述提供半导体芯片的步骤包括:还提供封装基板;
所述形成补强部连接所述半导体芯片的表面和所述焊料的步骤之后,包括:
使所述半导体芯片通过所述焊料焊接在所述封装基板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610241089.XA CN105914151B (zh) | 2016-04-18 | 2016-04-18 | 半导体封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610241089.XA CN105914151B (zh) | 2016-04-18 | 2016-04-18 | 半导体封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105914151A CN105914151A (zh) | 2016-08-31 |
CN105914151B true CN105914151B (zh) | 2019-06-25 |
Family
ID=56747340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610241089.XA Active CN105914151B (zh) | 2016-04-18 | 2016-04-18 | 半导体封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105914151B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104246997A (zh) * | 2012-05-10 | 2014-12-24 | 松下知识产权经营株式会社 | 安装结构体及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140073610A (ko) * | 2012-11-26 | 2014-06-17 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
MX2016008650A (es) * | 2013-12-31 | 2017-03-03 | Alpha Metals | Formulaciones de fundente termoestable libre de colofonia. |
-
2016
- 2016-04-18 CN CN201610241089.XA patent/CN105914151B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104246997A (zh) * | 2012-05-10 | 2014-12-24 | 松下知识产权经营株式会社 | 安装结构体及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105914151A (zh) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104681456A (zh) | 一种扇出型晶圆级封装方法 | |
TW200830442A (en) | Non-pull back pad package with an additional solder standoff | |
CN103022321B (zh) | 一种chip-led的制作方法及chip-led | |
CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
CN103311205A (zh) | 一种防止芯片凸点短路的封装件及其制造工艺 | |
CN103887256B (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
CN104078431A (zh) | 双层底充胶填充的铜凸点封装互连结构及方法 | |
CN104201120B (zh) | 半导体倒装封装方法 | |
CN107785325A (zh) | 半导体封装及其制造方法 | |
TW201528459A (zh) | 晶片的封裝結構及其製造方法 | |
CN111900184A (zh) | 显示装置及其制备方法 | |
CN104409434A (zh) | 半导体器件封装结构 | |
CN201725791U (zh) | 小外形集成电路封装结构的引线框及封装器件 | |
CN108493121B (zh) | 一种解决双面电路晶元焊料短路的载板制作及封装方法 | |
CN105914151B (zh) | 半导体封装方法 | |
CN104517931A (zh) | 提高功率电子封装中焊层均匀性的结构及其方法 | |
CN105161474A (zh) | 扇出型封装结构及其生产工艺 | |
CN107248539A (zh) | 一种led封装工艺 | |
JP2007266564A (ja) | フリップチップボンデッドパッケージ | |
JP2002012997A (ja) | 集積回路基板の柱状突起植付け方法 | |
CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
CN105845654A (zh) | 半导体封装装置 | |
CN104217969A (zh) | 半导体器件封装方法 | |
CN108807325A (zh) | 一种新型的芯片封装结构及其制作方法 | |
CN104465427A (zh) | 封装结构及半导体工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Jiangsu province Nantong City Chongchuan road 226001 No. 288 Applicant after: Tongfu Microelectronics Co., Ltd. Address before: 226001 Jiangsu Province, Nantong City Chongchuan District, No. 288 Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |