CN108807325A - 一种新型的芯片封装结构及其制作方法 - Google Patents

一种新型的芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN108807325A
CN108807325A CN201710306385.8A CN201710306385A CN108807325A CN 108807325 A CN108807325 A CN 108807325A CN 201710306385 A CN201710306385 A CN 201710306385A CN 108807325 A CN108807325 A CN 108807325A
Authority
CN
China
Prior art keywords
chip
pad
chip body
layer
novel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710306385.8A
Other languages
English (en)
Inventor
霍佳仁
蔡琨辰
李国帅
孔令文
白金鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Sky Interconnect Technology Co Ltd
Original Assignee
Wuxi Sky Interconnect Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Sky Interconnect Technology Co Ltd filed Critical Wuxi Sky Interconnect Technology Co Ltd
Priority to CN201710306385.8A priority Critical patent/CN108807325A/zh
Publication of CN108807325A publication Critical patent/CN108807325A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开的一种新型的芯片封装结构及其制作方法，包括：提供引线封装结构，将芯片本体焊接到所述的引线封装结构上，在所述芯片本体的外表面设置塑封胶体，分离支撑层，剥离种子层，将封装完成的相邻单元器件进行分离。采用本发明，简化了引线框架结构及制作工艺，节省了成本损耗，使得产品的可靠性和动能性。

Description

一种新型的芯片封装结构及其制作方法
技术领域
本发明属于半导体封装的技术领域，具体涉及一种新型的芯片封装结构及其制作方法。
背景技术
随着科技的迅速发展，电子产品一方面朝着高密度、高性能、高可靠性、低成本的方向发展，另一方面不断向微型化、密间距发展，因此，电子产品在制作工艺上被提出了严苛的要求；尤其对于ESD器件来说，传统的Leadframe(引线框架结构)工艺，由于其结构和制作流程较复杂、可靠性和动能性不是很优异，造成器件的封装成本偏高，使得产品的价格难以进一步被降低。
另外，对于晶圆级的散出型芯片来说，其封装正处于高度成长期，在发展的过程中，其可靠度的提升是第一课题。图1为未封装前芯片的结构示意图，图2为采用传统的引线封装结构和方法对图1中的芯片进行封装后的结构示意图，从图2中可以看出，传统的封装结构和方法只能使芯片实现三面被模封料包围的结构，这种封装后的结构的可靠性一般都较差。
发明内容
本发明克服现有技术存在的不足，所要解决的技术问题为：提供一种简化了引线框架结构及制作工艺，节省了成本损耗，使得产品的可靠性和动能性更优异的新型的芯片封装结构及其制作方法。
为了解决上述技术问题，本发明采用的技术方案为：一种新型的芯片封装结构，包括芯片本体，所述芯片本体被包裹在塑封胶体中，所述塑封胶体上开有填充孔，填充孔内设有PAD层、焊料层和焊盘，所述焊料层通过所述PAD层与所述芯片本体电气连接，所述焊盘通过所述焊料层与所述PAD层电气连接。
相应地，所述的一种新型的芯片封装结构的制作方法，包括以下步骤：S101、提供引线封装结构，所述的引线封装结构包括支撑层，所述支撑层上设有种子层，所述种子层上设有焊盘；S102、将芯片本体焊接到所述的引线封装结构上，使所述芯片本体上的PAD层与所述焊盘电气连接；S103、在所述芯片本体的外表面设置塑封胶体，使所述芯片本体被包裹在塑封胶体中；S104、分离所述支撑层，将所述支撑层从所述种子层上去除；S105、剥离所述种子层，将所述种子层从所述芯片本体上去除，露出所述焊盘；S106、将封装完成的相邻单元器件进行分离。
优选地，步骤S102中，将芯片本体焊接到所述的引线封装结构上时，采用倒装芯片封装的方式，将所述芯片本体上的PAD层通过焊料层与所述焊盘电气连接。
优选地，步骤S103中，采用塑封成型的方式，实现所述芯片本体四周被全包围的结构。
优选地，步骤S105中，剥离所述种子层时，采用的操作方式是闪蚀。
优选地，步骤S106中，将封装完成的相邻单元器件进行分离时，以所述焊盘层制作的Mark作为分解线。
本发明与现有技术相比具有以下有益效果：
本发明中的引线封装结构相比于传统的引线框架结构在构造和工艺上更为简单，使用该引线框架结构对芯片进行封装时，不仅节省了成本损耗，而且能够实现芯片四面被包围的结构，该结构将使得整个产品具有更好的可靠性和动能性，尤其对于手持电子产品，可在掉落测试的可靠度上大幅提升。
附图说明
下面结合附图对本发明做进一步详细的说明；
图1为未封装前芯片的结构示意图；
图2为采用传统的引线封装结构和方法对图1中的芯片进行封装后的结构示意图；
图3为本发明提供的一种新型的芯片封装结构的实施例的结构示意图；
图4为本发明提供的一种新型的芯片封装结构的制作方法的实施例的流程示意图；
图5A～图5F为本发明提供的一种新型的芯片封装结构的制作方法的实施例的步骤示意图；
图中：101为芯片本体，102为塑封胶体，103为PAD层，104为焊料层，105为焊盘，106为支撑层，107为种子层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以图1中所示的芯片结构为例，图3为本发明提供的一种新型的芯片封装结构的实施例的结构示意图，如图3所示，一种新型的芯片封装结构，包括芯片本体101，所述芯片本体101被包裹在塑封胶体102中，所述塑封胶体102上开有填充孔，填充孔内设有PAD层103、焊料层104和焊盘105，所述焊料层104通过所述PAD层103与所述芯片本体101电气连接，所述焊盘105通过所述焊料层104与所述PAD层103电气连接。
图4为本发明提供的一种新型的芯片封装结构的制作方法的实施例的流程示意图，图5A～图5F为本发明提供的一种新型的芯片封装结构的制作方法的实施例的步骤示意图，如图4、图5A～图5F所示，所述的一种新型的芯片封装结构的制作方法，包括以下步骤：
S101、提供引线封装结构，所述的引线封装结构包括支撑层106，所述支撑层106上设有种子层107，所述种子层107上设有焊盘105，如图5A所示。
S102、将芯片本体101焊接到所述的引线封装结构上，使所述芯片本体101上的PAD层103与所述焊盘105电气连接，如图5B所示。
S103、在所述芯片本体101的外表面设置塑封胶体102，使所述芯片本体101被包裹在塑封胶体102中，如图5C所示。
S104、分离所述支撑层106，将所述支撑层106从所述种子层107上去除，如图5D所示。
S105、剥离所述种子层107，将所述种子层107从所述芯片本体101上去除，露出所述焊盘105，如图5E所示。
S106、将封装完成的相邻单元器件进行分离，如图5F所示。
具体地，步骤S102中，将芯片本体101焊接到所述的引线封装结构上时，采用倒装芯片封装的方式，将所述芯片本体101上的PAD层103通过焊料层104与所述焊盘105电气连接。
具体地，步骤S103中，采用塑封成型的方式，实现所述芯片本体101四周被全包围的结构。
具体地，步骤S105中，剥离所述种子层107时，采用的操作方式是闪蚀。
具体地，步骤S106中，将封装完成的相邻单元器件进行分离时，以所述焊盘105层制作的Mark作为分解线。
本发明提供了一种新型Leaderframe封装结构和工艺流程方案，本发明基于基板制作流程，效率高且批量化程度高，具有简化Leaderframe结构和流程、使可靠性和功能性更加优异、成本更低等特点；本发明中采用的新型Leaderframe封装结构相比传统的Leadframe金属框架工艺，可以简化Leadframe生产流程，提升Leadframe效率，达到减低电子器件成本，符合未来市场发展需求；另外，晶圆级散出型封装正处于高度成长期，在发展的过程可靠度的提升是第一课题，采用此本发明中的结构和方法，将有效彻底解决可靠度问题。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种新型的芯片封装结构，其特征在于：包括芯片本体(101)，所述芯片本体(101)被包裹在塑封胶体(102)中，所述塑封胶体(102)上开有填充孔，填充孔内设有PAD层(103)、焊料层(104)和焊盘(105)，所述焊料层(104)通过所述PAD层(103)与所述芯片本体(101)电气连接，所述焊盘(105)通过所述焊料层(104)与所述PAD层(103)电气连接。
2.如权利要求1所述的一种新型的芯片封装结构的制作方法，其特征在于：包括以下步骤：
S101、提供引线封装结构，所述的引线封装结构包括支撑层(106)，所述支撑层(106)上设有种子层(107)，所述种子层(107)上设有焊盘(105)；
S102、将芯片本体(101)焊接到所述的引线封装结构上，使所述芯片本体(101)上的PAD层(103)与所述焊盘(105)电气连接；
S103、在所述芯片本体(101)的外表面设置塑封胶体(102)，使所述芯片本体(101)被包裹在塑封胶体(102)中；
S104、分离所述支撑层(106)，将所述支撑层(106)从所述种子层(107)上去除；
S105、剥离所述种子层(107)，将所述种子层(107)从所述芯片本体(101)上去除，露出所述焊盘(105)；
S106、将封装完成的相邻单元器件进行分离。
3.根据权利要求2所述的一种新型的芯片封装结构的制作方法，其特征在于：步骤S102中，将芯片本体(101)焊接到所述的引线封装结构上时，采用倒装芯片封装的方式，将所述芯片本体(101)上的PAD层(103)通过焊料层(104)与所述焊盘(105)电气连接。
4.根据权利要求2所述的一种新型的芯片封装结构的制作方法，其特征在于：步骤S103中，采用塑封成型的方式，实现所述芯片本体(101)四周被全包围的结构。
5.根据权利要求2所述的一种新型的芯片封装结构的制作方法，其特征在于：步骤S105中，剥离所述种子层(107)时，采用的操作方式是闪蚀。
6.根据权利要求2所述的一种新型的芯片封装结构的制作方法，其特征在于：步骤S106中，将封装完成的相邻单元器件进行分离时，以所述焊盘(105)层制作的Mark作为分解线。
CN201710306385.8A 2017-05-04 2017-05-04 一种新型的芯片封装结构及其制作方法 Pending CN108807325A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710306385.8A CN108807325A (zh) 2017-05-04 2017-05-04 一种新型的芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710306385.8A CN108807325A (zh) 2017-05-04 2017-05-04 一种新型的芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN108807325A true CN108807325A (zh) 2018-11-13

Family

ID=64054364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710306385.8A Pending CN108807325A (zh) 2017-05-04 2017-05-04 一种新型的芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108807325A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447534A (zh) * 2019-08-30 2021-03-05 天芯互联科技有限公司 封装体及其制备方法
CN112864022A (zh) * 2019-11-26 2021-05-28 天芯互联科技有限公司 封装结构的制作方法及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146299A1 (en) * 2007-12-10 2009-06-11 Shih-Chi Chen Semiconductor package and method thereof
CN102768960A (zh) * 2011-05-03 2012-11-07 旭德科技股份有限公司 封装结构及其制作方法
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构
CN106158792A (zh) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 半导体封装及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146299A1 (en) * 2007-12-10 2009-06-11 Shih-Chi Chen Semiconductor package and method thereof
CN102768960A (zh) * 2011-05-03 2012-11-07 旭德科技股份有限公司 封装结构及其制作方法
CN106158792A (zh) * 2015-01-27 2016-11-23 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447534A (zh) * 2019-08-30 2021-03-05 天芯互联科技有限公司 封装体及其制备方法
CN112447534B (zh) * 2019-08-30 2023-12-15 天芯互联科技有限公司 封装体及其制备方法
CN112864022A (zh) * 2019-11-26 2021-05-28 天芯互联科技有限公司 封装结构的制作方法及封装结构
CN112864022B (zh) * 2019-11-26 2024-03-22 天芯互联科技有限公司 封装结构的制作方法及封装结构

Similar Documents

Publication Publication Date Title
CN102005432B (zh) 四面无引脚封装结构及其封装方法
CN103515326B (zh) 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN102543937A (zh) 一种芯片上倒装芯片封装及制造方法
CN108878382A (zh) 一种具有电磁屏蔽的封装结构及其工艺方法
CN108010889A (zh) 芯片封装结构及封装方法
CN104016296B (zh) 一种封装结构和该封装结构的封装方法
CN107634049A (zh) Fc芯片系统堆叠扇出封装结构及其制备方法
CN108807325A (zh) 一种新型的芯片封装结构及其制作方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
CN201655787U (zh) 半导体封装结构
CN206332653U (zh) 一种声表面波器件电极
CN102779767B (zh) 半导体封装结构及其制造方法
CN102760665B (zh) 无基板半导体封装结构及其制造方法
JP3940298B2 (ja) 半導体装置及びその半導体装置の製造方法
CN105977233A (zh) 芯片封装结构及其制造方法
CN110391143A (zh) 半导体封装结构及其封装方法
CN104916599A (zh) 芯片封装方法和芯片封装结构
CN205122576U (zh) 用于无引脚封装结构的引线框架及封装结构
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN106373935A (zh) 一种无基岛框架封装工艺及其封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113