CN108010889A - 芯片封装结构及封装方法 - Google Patents

芯片封装结构及封装方法 Download PDF

Info

Publication number
CN108010889A
CN108010889A CN201711474724.XA CN201711474724A CN108010889A CN 108010889 A CN108010889 A CN 108010889A CN 201711474724 A CN201711474724 A CN 201711474724A CN 108010889 A CN108010889 A CN 108010889A
Authority
CN
China
Prior art keywords
plastic
chip
layer
sealed body
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711474724.XA
Other languages
English (en)
Inventor
谭小春
陆培良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co Ltd
Original Assignee
Hefei Silicon Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Silicon Microelectronics Technology Co Ltd filed Critical Hefei Silicon Microelectronics Technology Co Ltd
Priority to CN201711474724.XA priority Critical patent/CN108010889A/zh
Publication of CN108010889A publication Critical patent/CN108010889A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种芯片封装结构及封装方法，所述芯片封装结构包括一塑封体，在所述塑封体内设置有至少一个芯片，所述芯片一表面设置有芯片焊垫，所述芯片焊垫与一重布线层的金属块连接，一管脚层包括多个管脚，多个管脚设置在所述塑封体表面，且多个管脚分别与所述重布线层的金属块连接，进而将所述芯片焊垫连接至所述管脚，所述管脚用于与外部构件连接。本发明的优点在于，通过重布线层将芯片焊垫连接至管脚，避免了将芯片上的电极端子通过金属引线键合到引线框架的工艺，且也能够避免芯片倒装工艺出现的问题，工艺简单易行，能够提高芯片封装结构的可靠性，并降低封装成本。

Description

芯片封装结构及封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种芯片封装结构及封装方法。
背景技术
在制造集成电路时，芯片通常在与其它电子装配件的集成之前被封装。早期应用较广泛的芯片封装工艺为引线键合封装工艺，即将芯片上的电极端子通过金属引线键合到引线框架上，然后塑封形成封装体。然而通过引线键合封装工艺形成的封装结构的面积较大，且封装性能受到金属引线电阻和寄生电容的影响而不能有效的提高。因此，倒装封装工艺应运而生，通过倒装封装工艺形成的倒装封装结构由于封装尺寸小，封装性能高而备受关注。
然而，倒装封装工艺也存在缺点：将设置有导电凸块的芯片倒扣到引线框架上时，芯片放置的位置可能会出现偏差，使得导电凸块不能精准的与引线框架上对应的位置电连接，从而影响了封装的可靠性。此外，在现有的这种倒装封装工艺中，用于引线框架通常形成于封装载体上，而在塑封之后，一般只能采用化学腐蚀的方式去除封装载体，不利于材料的重复利用，同时在腐蚀的过程中还可能会损坏芯片。另外，由于将芯片通过导电凸块电连接到引线框架之后再进行塑封，因此，当导电凸块的尺寸较小时，塑封料很难以填充到芯片与引线框架之间的间隙里，需要采用工艺难度大的底部填充工艺，从而增加了工艺难度和制造成本。而且，由于芯片与引线框架之间需要采用导电凸块实现电连接，然而由于位于芯片有源面的导电凸块具有一定的尺寸(通常会大于焊盘的尺寸)，当芯片有源面面上的电极端子数量越来越多时，这些电极端子的焊盘与焊盘之间的间距也会越来越小，从而无法在焊盘上制作焊球或导电凸块来实现与外部电路的电连接。
发明内容
本发明所要解决的技术问题是，提供一种芯片封装结构及封装方法，其能够提高芯片封装结构的可靠性，并降低封装成本。
为了解决上述问题，本发明提供了一种芯片封装结构，包括一塑封体，在所述塑封体内设置有至少一个芯片，所述芯片一表面设置有芯片焊垫，所述芯片焊垫与一重布线层的金属块连接，一管脚层包括多个管脚，多个管脚设置在所述塑封体表面，且多个管脚分别与所述重布线层的金属块连接，进而将所述芯片焊垫连接至所述管脚，所述管脚用于与外部构件连接。
进一步，述芯片封装结构还包括一载体，所述芯片设置在所述载体上，所述塑封体塑封所述载体上表面。
进一步，所述载体包括一绝缘层及设置在所述绝缘层下表面的保护层，所述芯片设置在所述绝缘层上表面，所述塑封体塑封所述绝缘层上表面。
进一步，所述载体包括依次设置的金属层、绝缘层及保护层，所述芯片设置在所述金属层上表面，所述塑封体塑封所述金属层上表面。
进一步，所述塑封体中对应所述芯片焊垫的位置设置有过孔，以暴露出所述芯片焊垫，所述重布线层还包括一填充所述过孔的金属柱，所述金属柱分别与所述芯片焊垫及所述金属块连接。
进一步，所述塑封体中对应所述重布线层的金属块的位置设置有过孔，以暴露出所述金属块，所述管脚层还包括一填充所述过孔的连接柱，所述连接柱分别与所述金属块及所述管脚连接。
本发明还提供一种芯片封装方法，包括如下步骤：提供一载体；在所述载体上设置至少一芯片，所述芯片具有芯片焊垫的表面朝上；形成第一次级塑封体，所述第一次级塑封体包覆所述芯片，所述芯片焊垫暴露于所述第一次级塑封体表面；在所述第一次级塑封体表面形成重布线层，所述重布线层的各个金属块分别与所述芯片焊垫连接；形成一第二次级塑封体及多个管脚，所述第二次级塑封体覆盖所述重布线层，所述多个管脚暴露于所述第二次级封装体的表面且分别与所述重布线层的各个金属块连接，所述第一次级塑封体与所述第二次级塑封体共同形成一塑封体。
进一步，所述载体包括一绝缘层及设置在所述绝缘层下表面的保护层，所述芯片设置在所述绝缘层上表面。
进一步，所述载体包括依次设置的金属层、绝缘层及保护层，所述芯片设置在所述金属层上表面。
进一步，所述芯片焊垫暴露于所述第一次级塑封体表面的方法为：塑封时，所述第一次级塑封体并未覆盖所述芯片焊垫的上表面，直接暴露出所述芯片焊垫；或者，塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后研磨所述第一次级塑封体，以暴露出所述芯片焊垫；或者，塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后，在所述芯片焊垫对应位置处形成过孔，以暴露出所述芯片焊垫的上表面。
进一步，当塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后，在所述芯片焊垫对应位置处形成过孔，以暴露出所述芯片焊垫的上表面时，形成所述重布线层的方法包括如下步骤：在所述第一次级塑封体表面沉积一金属层，所述金属层填充所述过孔并覆盖在所述第一次级塑封体表面；图形化所述金属层，形成所述重布线层，所述重布线层包括位于所述过孔内的金属柱及位于所述第一次级塑封体表面的金属块，所述金属柱分别与所述芯片焊垫及所述金属块连接。
进一步，在形成一第二次级塑封体及多个管脚的步骤具体包括如下步骤：塑封所述重布线层，形成第二次级塑封体；在所述重布线层的金属块对应位置形成一过孔，暴露出所述重布线层的金属块；在所述第二次级塑封体表面沉积一金属层，所述金属层填充所述过孔并覆盖在所述第二次级塑封体表面；图形化所述金属层，形成管脚层，所述管脚层包括一填充所述过孔的连接柱及管脚，所述连接柱分别与所述金属块及所述管脚连接。
进一步，在形成一第二次级塑封体及多个管脚的步骤具体包括如下步骤：在所述重布线层的金属块的表面形成管脚；塑封，形成第二次级塑封体，所述第二次级塑封体包覆所述管脚，所述多个管脚暴露于所述第二次级封装体的表面。
本发明的优点在于，通过重布线层将芯片焊垫连接至管脚，避免了将芯片上的电极端子通过金属引线键合到引线框架的工艺，且也能够避免芯片倒装工艺出现的问题，工艺简单易行，能够提高芯片封装结构的可靠性，并降低封装成本。
附图说明
图1是本发明芯片封装结构的第一实施例的结构示意图；
图2是本发明芯片封装结构的第二实施例的结构示意图
图3是本发明芯片封装结构的第三实施例的结构示意图；
图4是本发明芯片封装方法的步骤示意图；
图5～图25是本发明芯片封装方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的芯片封装结构及封装方法的具体实施方式做详细说明。
图1是本发明芯片封装结构的第一实施例的结构示意图。请参阅图1，所述芯片封装结构包括一塑封体10，在所述塑封体10内设置有至少一个芯片11。其中，所述芯片封装结构还可以包括一载体12，所述芯片11设置在所述载体12上，所述塑封体10塑封所述载体12上表面。所述载体12可以仅为一绝缘层或一金属层；或者所述载体12包括一绝缘层及设置在所述绝缘层下表面的保护层，所述芯片11设置在所述绝缘层上表面，或者所述塑封体10塑封所述绝缘层上表面；或者所述载体12包括依次设置的金属层、绝缘层及保护层，所述芯片11设置在所述金属层上表面，所述塑封体10塑封所述金属层上表面。
所述芯片11一表面设置有芯片焊垫13。所述芯片11未设置芯片焊垫13的表面黏贴在所述载体12上。所述芯片11黏贴在所述载体12上的方法为现有技术，本领域技术人员可从现有技术中获取。
所述芯片焊垫13与一重布线层的金属块14连接。所述重布线层位于所述塑封体10内，所述重布线层扇出所述芯片焊垫13，以改变所述芯片焊垫13的分布。一管脚层包括多个管脚15，多个管脚15设置在所述塑封体10表面，且多个管脚15分别与所述重布线层的金属块14连接，进而通过所述金属块14将所述芯片焊垫13连接至所述管脚15。在本具体实施方式中所述管脚15仅上表面暴露于所述塑封体10之外，所述管脚15用于与外部构件连接。
图2是本发明芯片封装结构的第二实施例的结构示意图。请参阅图2，本实施例与第一实施例的区别在于，所述塑封体10中对应所述芯片焊垫13的位置设置有过孔(附图中未绘示)，以暴露出所述芯片焊垫13。所述重布线层还包括一填充所述过孔的金属柱16，所述金属柱16分别与所述芯片焊垫13及所述金属块14连接。在本实施例中，所述金属柱16与所述金属块14一体成型。
图3是本发明芯片封装结构的第三实施例的结构示意图。本实施例基于第一实施例或第二实施例。请参阅图3，在此，以本实施例与第一实施例的区别为例进行描述，本实施例与第一实施例的区别在于，所述塑封体10中对应所述重布线层的金属块14的位置设置有过孔(附图中未绘示)，以暴露出所述金属块14，所述管脚层还包括一填充所述过孔的连接柱17，所述连接柱17分别与所述金属块14及所述管脚15连接。在本实施例中，所述连接柱17与所述管脚15一体成型。其中，进一步，在本实施例中，所述管脚15突出于所述塑封体10表面。
本发明还提供一种芯片封装方法。图4是本发明芯片封装方法的步骤示意图，所述芯片封装方法包括如下步骤：步骤S10、提供一载体；步骤S11、在所述载体上设置至少一芯片，所述芯片具有焊垫的表面朝上；步骤S12、形成第一次级塑封体，所述第一次级塑封体包覆所述芯片，所述芯片焊垫暴露于所述第一次级塑封体表面；步骤S13、在所述第一次级塑封体表面形成重布线层，所述重布线层的各个金属块分别与所述芯片焊垫连接；步骤S14、形成一第二次级塑封体及多个管脚，所述第二次级塑封体覆盖所述重布线层，所述多个管脚暴露于所述第二次级封装体的表面且分别与所述重布线层的各个金属块连接，所述第一次级塑封体与所述第二次级塑封体共同形成一塑封体。
图5～图25是本发明芯片封装方法的工艺流程图。
请参阅步骤S10及图5，提供一载体500。在本实施例中，所述载体500仅为一绝缘层。在其他实施例中，请参阅图6，所述载体500包括一绝缘层600及设置在所述绝缘层600下表面的保护层601，所述芯片设置在所述绝缘层600上表面。请参阅图7，所述载体500包括依次设置的金属层602、绝缘层600及保护层601，所述芯片设置在所述金属层602上表面。
请参阅步骤S11及图8，在所述载体500上设置至少一芯片501，所述芯片501具有芯片焊垫502的表面朝上。即所述芯片501的背面黏贴在所述载体500上。所述芯片501黏贴在所述载体500上可采用导电或不导电的粘结剂，本发明不进行限制。
请参阅步骤S12及图9、图10、图11、图12、图13，形成第一次级塑封体503，所述第一次级塑封体503包覆所述芯片501，所述芯片焊垫502暴露于所述第一次级塑封体503表面。
在本实施例中，如图9所示，塑封时，所述第一次级塑封体503并未覆盖所述芯片焊垫502的上表面，直接暴露出所述芯片焊垫502。
在本发明另一实施例中，如图10及图11所示，塑封时，所述第一次级塑封体503覆盖所述芯片焊垫502的上表面，塑封后研磨所述第一次级塑封体503，以暴露出所述芯片焊垫502，所述研磨方法为常规方法。在另一实施例中，如图12及图13所示，塑封时，所述第一次级塑封体503覆盖所述芯片焊垫502的上表面，塑封后，在所述芯片焊垫502对应位置处形成过孔504，以暴露出所述芯片焊垫502的上表面，其中形成过孔504的方法为蚀刻等常规方法。
请参阅步骤S13及图14、图15、图16、图17，在所述第一次级塑封体503表面形成重布线层，所述重布线层的各个金属块505分别与所述芯片焊垫502连接。
在本实施例中，以图9的图示为基础，如图14所示，在所述第一次级塑封体503表面形成一金属层506，如图15所示，图形化所述金属层506形成重布线层，所述重布线层包括金属块505。
在本发明另一实施例中，以图13的图示为基础，如图16所示，在所述第一次级塑封体503表面沉积一金属层506，所述金属层506填充所述过孔504并覆盖在所述第一次级塑封体503表面；如图17所示，图形化所述金属层506，形成所述重布线层，所述重布线层包括位于所述过孔内的金属柱507及位于所述第一次级塑封体503表面的金属块505，所述金属柱507分别与所述芯片焊垫502及所述金属块505连接。其中，上述步骤中，沉积金属为本领域常规的的方法，例如溅射的方法。图形化所述金属层也为本领域常规方法，例如光罩蚀刻。
请参阅步骤S14及图18、图19、图20、图21、图22、图23、图24、图25，形成一第二次级塑封体508及多个管脚509，所述第二次级塑封体508覆盖所述重布线层，所述多个管脚509暴露于所述第二次级封装体508的表面且分别与所述重布线层的各个金属块505连接，所述第一次级塑封体503与所述第二次级塑封体508共同形成一塑封体。
在本实施例中，以图15的图示为基础，如图18所示，塑封所述重布线层，形成第二次级塑封体508，所述塑封方法为本领域常规方法；如图19所示，在所述重布线层的金属块505对应位置形成一过孔510，暴露出所述重布线层的金属块505，形成所述过孔510的方法可以为蚀刻；如图20所示，在所述第二次级塑封体508表面沉积一金属层511，所述金属层511填充所述过孔510并覆盖在所述第二次级塑封体508表面，所述金属层511可采用沉积的方法形成；如图21所示，图形化所述金属层511，形成管脚层，所述管脚层包括一填充所述过孔的连接柱512及管脚509，所述连接柱512分别与所述金属块505及所述管脚509连接，其中，图形化所述金属层511的方法可以为光罩蚀刻方法。
在本发明另一实施例中，以图15的图示为基础，如图22所示，在所述重布线层的金属块505的表面形成管脚509，其中形成所述管脚509的方法可以为先形成一图像化的光阻层，再沉积金属，去除所述光阻层，形成管脚509；如图23所示，塑封，形成第二次级塑封体508，所述第二次级塑封体508包覆所述管脚509，所述多个管脚509暴露于所述第二次级封装体508的表面，在本步骤中，可以在塑封时所述第二次级塑封体508直接不覆盖所述管脚509的表面，也可以第二次级塑封体508覆盖所述管脚509的表面，在塑封后再通过研磨等方法暴露出所述管脚509，图23所示为塑封时所述第二次级塑封体508直接不覆盖所述管脚509的表面，进而暴露出所述管脚509。
在本发明另一实施例中，以图17的图示为基础，如图24所示，在所述重布线层的金属块505的表面形成管脚509，其中形成所述管脚509的方法可以为先形成一图像化的光阻层，再沉积金属，去除所述光阻层，形成管脚509；如图25所示，塑封，形成第二次级塑封体508，所述第二次级塑封体508包覆所述管脚509，所述多个管脚509暴露于所述第二次级封装体508的表面，在本步骤中，可以在塑封时所述第二次级塑封体508直接不覆盖所述管脚509的表面，也可以第二次级塑封体508覆盖所述管脚509的表面，在塑封后再通过研磨等方法暴露出所述管脚509，图25所示为塑封时所述第二次级塑封体508直接不覆盖所述管脚509的表面，进而暴露出所述管脚509。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种芯片封装结构，其特征在于，包括一塑封体，在所述塑封体内设置有至少一个芯片，所述芯片一表面设置有芯片焊垫，所述芯片焊垫与一重布线层的金属块连接，一管脚层包括多个管脚，多个管脚设置在所述塑封体表面，且多个管脚分别与所述重布线层的金属块连接，进而将所述芯片焊垫连接至所述管脚，所述管脚用于与外部构件连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括一载体，所述芯片设置在所述载体上，所述塑封体塑封所述载体上表面。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述载体包括一绝缘层及设置在所述绝缘层下表面的保护层，所述芯片设置在所述绝缘层上表面，所述塑封体塑封所述绝缘层上表面。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述载体包括依次设置的金属层、绝缘层及保护层，所述芯片设置在所述金属层上表面，所述塑封体塑封所述金属层上表面。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封体中对应所述芯片焊垫的位置设置有过孔，以暴露出所述芯片焊垫，所述重布线层还包括一填充所述过孔的金属柱，所述金属柱分别与所述芯片焊垫及所述金属块连接。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述塑封体中对应所述重布线层的金属块的位置设置有过孔，以暴露出所述金属块，所述管脚层还包括一填充所述过孔的连接柱，所述连接柱分别与所述金属块及所述管脚连接。
7.一种芯片封装方法，其特征在于，包括如下步骤：
提供一载体；
在所述载体上设置至少一芯片，所述芯片具有芯片焊垫的表面朝上；
形成第一次级塑封体，所述第一次级塑封体包覆所述芯片，所述芯片焊垫暴露于所述第一次级塑封体表面；
在所述第一次级塑封体表面形成重布线层，所述重布线层的各个金属块分别与所述芯片焊垫连接；
形成一第二次级塑封体及多个管脚，所述第二次级塑封体覆盖所述重布线层，所述多个管脚暴露于所述第二次级封装体的表面且分别与所述重布线层的各个金属块连接，所述第一次级塑封体与所述第二次级塑封体共同形成一塑封体。
8.根据权利要求7所述的封装方法，其特征在于，所述载体包括一绝缘层及设置在所述绝缘层下表面的保护层，所述芯片设置在所述绝缘层上表面。
9.根据权利要求7所述的封装方法，其特征在于，所述载体包括依次设置的金属层、绝缘层及保护层，所述芯片设置在所述金属层上表面。
10.根据权利要求7所述的封装方法，其特征在于，所述芯片焊垫暴露于所述第一次级塑封体表面的方法为：塑封时，所述第一次级塑封体并未覆盖所述芯片焊垫的上表面，直接暴露出所述芯片焊垫；或者，塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后研磨所述第一次级塑封体，以暴露出所述芯片焊垫；或者，塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后，在所述芯片焊垫对应位置处形成过孔，以暴露出所述芯片焊垫的上表面。
11.根据权利要求10所述的封装方法，其特征在于，当塑封时，所述第一次级塑封体覆盖所述芯片焊垫的上表面，塑封后，在所述芯片焊垫对应位置处形成过孔，以暴露出所述芯片焊垫的上表面时，形成所述重布线层的方法包括如下步骤：
在所述第一次级塑封体表面沉积一金属层，所述金属层填充所述过孔并覆盖在所述第一次级塑封体表面；
图形化所述金属层，形成所述重布线层，所述重布线层包括位于所述过孔内的金属柱及位于所述第一次级塑封体表面的金属块，所述金属柱分别与所述芯片焊垫及所述金属块连接。
12.根据权利要求7所述的封装方法，其特征在于，在形成一第二次级塑封体及多个管脚的步骤具体包括如下步骤：
塑封所述重布线层，形成第二次级塑封体；
在所述重布线层的金属块对应位置形成一过孔，暴露出所述重布线层的金属块；
在所述第二次级塑封体表面沉积一金属层，所述金属层填充所述过孔并覆盖在所述第二次级塑封体表面；
图形化所述金属层，形成管脚层，所述管脚层包括一填充所述过孔的连接柱及管脚，所述连接柱分别与所述金属块及所述管脚连接。
13.根据权利要求7所述的封装方法，其特征在于，在形成一第二次级塑封体及多个管脚的步骤具体包括如下步骤：
在所述重布线层的金属块的表面形成管脚；
塑封，形成第二次级塑封体，所述第二次级塑封体包覆所述管脚，所述多个管脚暴露于所述第二次级封装体的表面。
CN201711474724.XA 2017-12-29 2017-12-29 芯片封装结构及封装方法 Pending CN108010889A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711474724.XA CN108010889A (zh) 2017-12-29 2017-12-29 芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711474724.XA CN108010889A (zh) 2017-12-29 2017-12-29 芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN108010889A true CN108010889A (zh) 2018-05-08

Family

ID=62048848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711474724.XA Pending CN108010889A (zh) 2017-12-29 2017-12-29 芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN108010889A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065515A (zh) * 2018-08-31 2018-12-21 合肥矽迈微电子科技有限公司 高导电低阻值的芯片封装结构及其制备方法
CN109671635A (zh) * 2018-12-26 2019-04-23 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
CN111081662A (zh) * 2019-12-30 2020-04-28 珠海零边界集成电路有限公司 一种芯片模块、电子模组及制备方法
CN111613714A (zh) * 2020-05-25 2020-09-01 深圳市华星光电半导体显示技术有限公司 微型发光二极管及其制作方法
US11239140B2 (en) 2017-12-20 2022-02-01 Hefei Smat Technology Co., Ltd. Chip packaging structure with heat dissipation layer, flange and sealing pin
CN114171395A (zh) * 2022-02-11 2022-03-11 深圳中科四合科技有限公司 一种半导体的封装方法及封装结构
CN116153795A (zh) * 2023-04-20 2023-05-23 广东赛昉科技有限公司 一种多芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
JP2017168807A (ja) * 2016-03-15 2017-09-21 日立マクセル株式会社 Ｉｃパッケージ、ｉｃインレット、および非接触ｉｃカード
CN207800585U (zh) * 2017-12-29 2018-08-31 合肥矽迈微电子科技有限公司 芯片封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168807A (ja) * 2016-03-15 2017-09-21 日立マクセル株式会社 Ｉｃパッケージ、ｉｃインレット、および非接触ｉｃカード
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
CN207800585U (zh) * 2017-12-29 2018-08-31 合肥矽迈微电子科技有限公司 芯片封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239140B2 (en) 2017-12-20 2022-02-01 Hefei Smat Technology Co., Ltd. Chip packaging structure with heat dissipation layer, flange and sealing pin
US11735503B2 (en) 2017-12-20 2023-08-22 Hefei SMAT Technology Co., LTD Method of manufacturing chip packaging structure with dissipation layer, flange and sealing pin
CN109065515A (zh) * 2018-08-31 2018-12-21 合肥矽迈微电子科技有限公司 高导电低阻值的芯片封装结构及其制备方法
CN109065515B (zh) * 2018-08-31 2024-06-11 合肥矽迈微电子科技有限公司 高导电低阻值的芯片封装结构及其制备方法
CN109671635A (zh) * 2018-12-26 2019-04-23 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
CN109671635B (zh) * 2018-12-26 2023-12-29 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
CN111081662A (zh) * 2019-12-30 2020-04-28 珠海零边界集成电路有限公司 一种芯片模块、电子模组及制备方法
CN111613714A (zh) * 2020-05-25 2020-09-01 深圳市华星光电半导体显示技术有限公司 微型发光二极管及其制作方法
CN114171395A (zh) * 2022-02-11 2022-03-11 深圳中科四合科技有限公司 一种半导体的封装方法及封装结构
CN114171395B (zh) * 2022-02-11 2022-05-24 深圳中科四合科技有限公司 一种半导体的封装方法
CN116153795A (zh) * 2023-04-20 2023-05-23 广东赛昉科技有限公司 一种多芯片封装方法

Similar Documents

Publication Publication Date Title
CN108010889A (zh) 芯片封装结构及封装方法
US8586412B1 (en) Semiconductor device and method for manufacturing thereof
CN106816388B (zh) 半导体封装结构及其制作方法
JP2809115B2 (ja) 半導体装置とその製造方法
CN104882417B (zh) 集成无源倒装芯片封装
CN104904006A (zh) 半导体器件以及其制造方法
CN103258803A (zh) 半导体元件及其制造方法
US7498199B2 (en) Method for fabricating semiconductor package
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN106601634A (zh) 芯片封装工艺以及芯片封装结构
CN102153045B (zh) 具微机电元件的封装结构及其制法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN109559998A (zh) 用于mram装置的磁屏蔽封装结构及其制造方法
CN207800585U (zh) 芯片封装结构
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
KR100891517B1 (ko) 플립 칩 패키지 및 그의 제조방법
CN109727928A (zh) 具有电磁干扰屏蔽的半导体封装结构及制造方法
CN105977233A (zh) 芯片封装结构及其制造方法
CN103915397B (zh) 多裸晶、高电流晶圆级封装
CN104916599A (zh) 芯片封装方法和芯片封装结构
KR101013548B1 (ko) 스택 패키지
CN106601635A (zh) 芯片封装工艺以及芯片封装结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
CN106057685A (zh) 封装方法及倒装芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180508

RJ01 Rejection of invention patent application after publication