CN116153795A - 一种多芯片封装方法 - Google Patents

一种多芯片封装方法 Download PDF

Info

Publication number
CN116153795A
CN116153795A CN202310422644.9A CN202310422644A CN116153795A CN 116153795 A CN116153795 A CN 116153795A CN 202310422644 A CN202310422644 A CN 202310422644A CN 116153795 A CN116153795 A CN 116153795A
Authority
CN
China
Prior art keywords
chip
carrier
redistribution layer
bumps
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310422644.9A
Other languages
English (en)
Inventor
郭显达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Saifang Technology Co ltd
Original Assignee
Guangdong Saifang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Saifang Technology Co ltd filed Critical Guangdong Saifang Technology Co ltd
Priority to CN202310422644.9A priority Critical patent/CN116153795A/zh
Publication of CN116153795A publication Critical patent/CN116153795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明属于电路技术领域，公开了一种多芯片封装方法，包括步骤：S1、将第一芯片安装于载体；S2、在载体形成第一模压；S3、在第一芯片和模压形成布置有多个第一铜线的第一再分布层；S4、将多个第二芯片间隔安装于第一再分布层；S5、在第一再分布层远离载体的一侧形成第二模压；S6、在第二模压上开设镀上铜的多个通孔；S7、在第二芯片和第一模压形成布置有多个第二铜线的第二再分布层；S8、在第二再分布层间隔安装多个凸块；S9、将载体从第一芯片上分离出去；S10、将多个凸块安装于基板。本发明缩短了芯片到芯片之间的连接路径，降低了整个器件的电阻，缩小了再分布层插入器的尺寸。

Description

一种多芯片封装方法
技术领域
本发明涉及电路技术领域，尤其涉及一种多芯片封装方法。
背景技术
对于2.5D封装方法中，再分布层（RDL）插入器的方法，大多数都是采用芯片并排放置的方式进行，即将多个芯片并排放置于同一个再分布层上，然后使并排设置的多个芯片之间实现电连接。
以上方式虽然能实现多芯片之间的电连接，但由于其采用并排放置的方式进行，其必然会使芯片到芯片之间的连接路径相对较长，并且芯片和芯片之间都需要设置微凸点实现电连接，这导致了整体器件会产生较高的电阻，同时还会使得再分布层插入器的尺寸更大，无法满足小型化的需求。
发明内容
本发明的目的在于提供一种多芯片封装方法，以解决现有再分布层插入器的方法采用芯片并排放置的方式进行，而导致芯片到芯片之间的连接路径较长，使整个器件产生较高的电阻，同时再分布层插入器的尺寸较大的问题。
为了解决上述问题，本发明提供了一种多芯片封装方法，其包括以下步骤：
S1、将第一芯片安装于载体的承载面；
S2、在所述载体的承载面形成第一模压，并使所述第一模压覆盖于所述第一芯片的周缘；
S3、在所述第一芯片和所述模压远离所述载体的一侧形成第一再分布层，其中，所述第一再分布层内布置有多个分别与所述第一芯片电连接的第一铜线；
S4、将多个分别带有微凸块的第二芯片间隔安装于所述第一再分布层远离所述载体的一侧，并使多个所述第二芯片通过多个所述第一铜线分别与所述第一芯片电连接；
S5、在所述第一再分布层远离所述载体的一侧形成第二模压，并使所述第二模压覆盖于每个所述第二芯片的周缘；
S6、在所述第二模压上开设贯穿其上的多个通孔，并在每个所述通孔内镀上铜；
S7、在所述第二芯片和所述第一模压远离所述载体的一侧形成第二再分布层，其中，所述第二再分布层内布置有分别与所述通孔内的所述铜电连接的多个第二铜线；
S8、在所述第二再分布层远离所述载体的一侧间隔安装多个凸块，并使多个所述凸块分别与多个所述第二铜线电连接；
S9、将所述载体从所述第一芯片上分离出去；
S10、将多个凸块安装于基板，并使多个所述凸块分别与所述基板电连接。
优选的，所述载体为圆形或矩形。
优选的，所述第一芯片包括一个或多个。
优选的，所述第一再分层由聚合物材料制成；所述第一铜线由所述第一再分布层靠近所述载体的一侧贯穿至远离所述载体的一侧。
优选的，每个所述第二芯片上均设置有多个所述微凸块，每个所述第二芯片上的多个所述微凸块分别与其对应的多个所述第一铜线电连接。
优选的，所述微凸块由金属材料制成。
优选的，所述第二再分布层由聚合物材料制成；所述第二铜线由所述第二再分布层靠近所述载体的一侧贯穿至远离所述载体的一侧。
优选的，所述凸块由金属材料制成。
与现有技术比较，本发明中的多芯片封装方法通过将第一芯片设置于第一再分布层的一侧，再将第二芯片设置于第一再分布层的另一侧，同时在第二芯片的另一侧再设置第二再分布层，从而实现了多芯片的垂直连接方式，这样不仅缩短了芯片到芯片之间的连接路径，还只需要在第二芯片上设置微凸块即可，大大的降低了整个器件的电阻，同时还缩小了再分布层插入器的尺寸，从而实现了小型化需求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种多芯片封装方法的步骤流程图；
图2为本发明实施例提供的一种多芯片封装方法中芯片安装于载体后的结构示意图；
图3为本发明实施例提供的一种多芯片封装方法中形成第一模压后的结构示意图；
图4为本发明实施例提供的一种多芯片封装方法中形成第一再分布层后的结构示意图；
图5为本发明实施例提供的一种多芯片封装方法中安装第二芯片后的结构示意图；
图6为本发明实施例提供的一种多芯片封装方法中形成第二模压后的结构示意图；
图7为本发明实施例提供的一种多芯片封装方法中开设通孔后的结构示意图；
图8为本发明实施例提供的一种多芯片封装方法中形成第二再分布层后的结构示意图；
图9为本发明实施例提供的一种多芯片封装方法中安装凸块后的结构示意图；
图10为本发明实施例提供的一种多芯片封装方法中将载体分离后的结构示意图；
图11为本发明实施例提供的一种多芯片封装方法中安装基板后的结构示意图。
其中，100、载体；101、第一芯片；102、第一模压；103、第一再分布层；104、第二芯片；105、微凸块；106、第二模压；107、通孔；108、第二再分布层；109、凸块；110、基板。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
结合图1至图11所示，本发明实施例提供了一种多芯片封装方法，其包括以下步骤：
S1、将第一芯片101安装于载体100的承载面。
其中，所述载体100为圆形或矩形；所述第一芯片101包括一个或多个。本实施例中，所述第一芯片101包括多个。
当所述第一芯片101包括多个时，其一次性安装于所述载体100的承载面。
S2、在所述载体100的承载面形成第一模压102，并使所述第一模压102覆盖于所述第一芯片101的周缘。
其中，所述第一模压102为后续的所述第一芯片101和后续的工艺提供支撑。
S3、在所述第一芯片101和所述模压远离所述载体100的一侧形成第一再分布层103。
其中，所述第一再分布层103内布置有多个分别与所述第一芯片101电连接的第一铜线；所述第一再分层由聚合物材料制成；所述第一铜线由所述第一再分布层103靠近所述载体100的一侧贯穿至远离所述载体100的一侧。
所述第一铜线的分布为第一芯片101和后续的第二芯片104提供电路连接，所述第一在分布层的表面形成有与每个所述第一铜线电连接的多个凸出块焊盘，以用于为后续工艺中的微凸块105提供支撑连接。
S4、将多个分别带有微凸块105的第二芯片104间隔安装于所述第一再分布层103远离所述载体100的一侧，并使多个所述第二芯片104通过多个所述第一铜线分别与所述第一芯片101电连接。
其中，每个所述第二芯片104上均设置有多个所述微凸块105，每个所述第二芯片104上的多个所述微凸块105分别与其对应的多个所述第一铜线电连接。
即每个所述第二芯片104上的多个所述微凸块105均与所述第一再分布层103上对应的所述凸出块焊盘连接，以实现所述第一芯片101和所述第二芯片104之间的电连接。
每个所述第二芯片104上均设置有多个所述微凸块105，每个所述第二芯片104上的多个所述微凸块105分别与其对应的多个所述第一铜线电连接。
所述微凸块105由金属材料制成，如铜、焊料等。
S5、在所述第一再分布层103远离所述载体100的一侧形成第二模压106，并使所述第二模压106覆盖于每个所述第二芯片104的周缘。
其中，所述第二模压106为所述第二芯片104和所述微凸块105提供支撑。
S6、在所述第二模压106上开设贯穿其上的多个通孔107，并在每个所述通孔107内镀上铜。
其中，在所述第二模压106上设置通孔107，并再通孔107内镀上铜，从而可以形成由所述第一再分布层103到第二模压106顶面的电路连接，这使得所述第一再分布层103能个垂直连接到所述第二模压106上的第二再分布层108。
S7、在所述第二芯片104和所述第一模压102远离所述载体100的一侧形成第二再分布层108。
其中，所述第二再分布层108内布置有分别与所述通孔107内的所述铜电连接的多个第二铜线。
所述第二再分布层108由聚合物材料制成；所述第二铜线由所述第二再分布层108靠近所述载体100的一侧贯穿至远离所述载体100的一侧。
所述第二再分布层108用于分布过孔连接，以形成均匀分布的凸出块焊盘，用于后续的凸块109连接；所述第二再分布层108有助于将凸出块焊盘散开到所述第二模压106加上所述第二芯片104的顶部表面上的更大区域，并实现后续更大的凸块109间距。
S8、在所述第二再分布层108远离所述载体100的一侧间隔安装多个凸块109，并使多个所述凸块109分别与多个所述第二铜线电连接。
其中，所述凸块109由金属材料制成，如铜、焊料等；所述凸块109的设置可以使所述第二再分布层108能个电连接到后续的基板110上。
S9、将所述载体100从所述第一芯片101上分离出去。
S10、将多个凸块109安装于基板110，并使多个所述凸块109分别与所述基板110电连接。
与现有技术比较，本发明中的多芯片封装方法通过将第一芯片101设置于第一再分布层103的一侧，再将第二芯片104设置于第一再分布层103的另一侧，同时在第二芯片104的另一侧再设置第二再分布层108，从而实现了多芯片的垂直连接方式，这样不仅缩短了芯片到芯片之间的连接路径，还只需要在第二芯片104上设置微凸块105即可，大大的降低了整个器件的电阻，同时还缩小了再分布层插入器的尺寸，从而实现了小型化需求。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种多芯片封装方法，其特征在于，包括以下步骤：
S1、将第一芯片安装于载体的承载面；
S2、在所述载体的承载面形成第一模压，并使所述第一模压覆盖于所述第一芯片的周缘；
S3、在所述第一芯片和所述模压远离所述载体的一侧形成第一再分布层，其中，所述第一再分布层内布置有多个分别与所述第一芯片电连接的第一铜线；
S4、将多个分别带有微凸块的第二芯片间隔安装于所述第一再分布层远离所述载体的一侧，并使多个所述第二芯片通过多个所述第一铜线分别与所述第一芯片电连接；
S5、在所述第一再分布层远离所述载体的一侧形成第二模压，并使所述第二模压覆盖于每个所述第二芯片的周缘；
S6、在所述第二模压上开设贯穿其上的多个通孔，并在每个所述通孔内镀上铜；
S7、在所述第二芯片和所述第一模压远离所述载体的一侧形成第二再分布层，其中，所述第二再分布层内布置有分别与所述通孔内的所述铜电连接的多个第二铜线；
S8、在所述第二再分布层远离所述载体的一侧间隔安装多个凸块，并使多个所述凸块分别与多个所述第二铜线电连接；
S9、将所述载体从所述第一芯片上分离出去；
S10、将多个凸块安装于基板，并使多个所述凸块分别与所述基板电连接。
2.如权利要求1所述的多芯片封装方法，其特征在于，所述载体为圆形或矩形。
3.如权利要求1所述的多芯片封装方法，其特征在于，所述第一芯片包括一个或多个。
4.如权利要求1所述的多芯片封装方法，其特征在于，所述第一再分层由聚合物材料制成；所述第一铜线由所述第一再分布层靠近所述载体的一侧贯穿至远离所述载体的一侧。
5.如权利要求1所述的多芯片封装方法，其特征在于，每个所述第二芯片上均设置有多个所述微凸块，每个所述第二芯片上的多个所述微凸块分别与其对应的多个所述第一铜线电连接。
6.如权利要求5所述的多芯片封装方法，其特征在于，所述微凸块由金属材料制成。
7.如权利要求1所述的多芯片封装方法，其特征在于，所述第二再分布层由聚合物材料制成；所述第二铜线由所述第二再分布层靠近所述载体的一侧贯穿至远离所述载体的一侧。
8.如权利要求1所述的多芯片封装方法，其特征在于，所述凸块由金属材料制成。
CN202310422644.9A 2023-04-20 2023-04-20 一种多芯片封装方法 Pending CN116153795A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310422644.9A CN116153795A (zh) 2023-04-20 2023-04-20 一种多芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310422644.9A CN116153795A (zh) 2023-04-20 2023-04-20 一种多芯片封装方法

Publications (1)

Publication Number Publication Date
CN116153795A true CN116153795A (zh) 2023-05-23

Family

ID=86356734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310422644.9A Pending CN116153795A (zh) 2023-04-20 2023-04-20 一种多芯片封装方法

Country Status (1)

Country Link
CN (1) CN116153795A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN106887393A (zh) * 2017-03-22 2017-06-23 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
CN108010889A (zh) * 2017-12-29 2018-05-08 合肥矽迈微电子科技有限公司 芯片封装结构及封装方法
CN108022871A (zh) * 2016-11-03 2018-05-11 美光科技公司 半导体封装及其制造方法
CN215183916U (zh) * 2021-06-03 2021-12-14 长电集成电路(绍兴)有限公司 一种多芯片三维堆叠扇出型封装结构
CN115842004A (zh) * 2021-09-20 2023-03-24 英特尔公司 具有到重分布层的无焊接管芯连接的半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118823A (zh) * 2015-09-24 2015-12-02 中芯长电半导体（江阴）有限公司 一种堆叠型芯片封装结构及封装方法
CN108022871A (zh) * 2016-11-03 2018-05-11 美光科技公司 半导体封装及其制造方法
CN106887393A (zh) * 2017-03-22 2017-06-23 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
CN108010889A (zh) * 2017-12-29 2018-05-08 合肥矽迈微电子科技有限公司 芯片封装结构及封装方法
CN215183916U (zh) * 2021-06-03 2021-12-14 长电集成电路(绍兴)有限公司 一种多芯片三维堆叠扇出型封装结构
CN115842004A (zh) * 2021-09-20 2023-03-24 英特尔公司 具有到重分布层的无焊接管芯连接的半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
田民波: "《电子封装工程》", 清华大学出版社, pages: 538 *

Similar Documents

Publication Publication Date Title
US10276509B2 (en) Integrated fan-out package
US9825005B2 (en) Semiconductor package with Pillar-Top-Interconnection (PTI) configuration and its MIS fabricating method
US9768105B2 (en) Rigid interconnect structures in package-on-package assemblies
CN105140213A (zh) 一种芯片封装结构及封装方法
US20150072476A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
US8106496B2 (en) Semiconductor packaging system with stacking and method of manufacturing thereof
US20160172292A1 (en) Semiconductor package assembly
CN101290889A (zh) 布线板制造方法、半导体器件制造方法和布线板
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN103779235A (zh) 扇出晶圆级封装结构
US20100289133A1 (en) Stackable Package Having Embedded Interposer and Method for Making the Same
US20160284676A1 (en) Molded Underfilling for Package on Package Devices
US9780077B2 (en) System-in-packages containing preassembled surface mount device modules and methods for the production thereof
CN205039151U (zh) 一种堆叠型芯片封装结构
US10159148B2 (en) Porous alumina templates for electronic packages
TW201203400A (en) Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material
WO2018111253A1 (en) Through mold via (tmv) using stacked modular mold rings
US9461009B1 (en) Method and apparatus for assembling a semiconductor package
CN107437540A (zh) 具有堆叠电子芯片的电子设备
CN116153795A (zh) 一种多芯片封装方法
CN205039150U (zh) 一种芯片封装结构
CN111933623B (zh) 一种基于基板侧面焊盘的封装互连结构及方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN115050729A (zh) 一种扇出封装结构及其形成方法
CN117393446A (zh) 三维芯片堆叠制备方法及三维芯片堆叠结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230523

RJ01 Rejection of invention patent application after publication