CN115050729A - 一种扇出封装结构及其形成方法 - Google Patents

一种扇出封装结构及其形成方法 Download PDF

Info

Publication number
CN115050729A
CN115050729A CN202210736031.8A CN202210736031A CN115050729A CN 115050729 A CN115050729 A CN 115050729A CN 202210736031 A CN202210736031 A CN 202210736031A CN 115050729 A CN115050729 A CN 115050729A
Authority
CN
China
Prior art keywords
metal
layer
chip
fan
under bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210736031.8A
Other languages
English (en)
Inventor
徐成
孙鹏
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202210736031.8A priority Critical patent/CN115050729A/zh
Publication of CN115050729A publication Critical patent/CN115050729A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种扇出封装结构，包括：金属互连结构，其包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个所述金属重布线层之间电连接；金属层，其布置在所述金属互连结构的侧面，且与最上层的金属重布线层连接；第二绝缘层，其位于所述金属互连结构的正面；凸点下金属化层，其与所述金属重布线层电连接；芯片，其布置在所述凸点下金属化层上；底填胶，其布置在芯片与第二绝缘层之间；塑封层，其将金属互连结构至芯片塑封；以及焊球，其布置在金属互连结构的背面和所述金属层上。

Description

一种扇出封装结构及其形成方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种扇出封装结构及其形成方法。
背景技术
随着集成电路技术的快速发展，集成电路封装也再不断的完善。芯片的特征尺寸逐渐小型化以满足摩尔定律的要求，虽然芯片特征尺寸减小，但是芯片内的电子元件数量却不断增加。为了实现芯片功能在产品终端的应用，在封装领域需要封装尺寸紧凑、有更多的输出终端I/O数量的封装技术。扇出封装技术凭借其高密度、轻薄短小、良好的散热性能和良好的高频性能等优点成为未来异质集成最具前景的发展方向之一。扇出封装具有晶圆级封装的特点，且具有兼顾低成本、集成度高等优点。但由于其涉及的材料多、结构复杂，其可靠性也成为制约更广泛其应用的关键技术点之一。
扇出封装结构在可靠性测试的过程中或严苛环境下，可能导致绝缘层出现分层。为了提高扇出型封装结构的可靠性，需要一种新的研究思路和解决方法。
发明内容
本发明的任务是提供一种扇出封装结构及其形成方法，通过在金属互连结构的侧面布置金属层，能够保护绝缘层，减小绝缘层边缘的分层风险，并能阻隔分层扩展，而且布置在该金属层上的焊球能够保护内圈焊球，改善内圈焊球的可靠性。
在本发明的第一方面，针对现有技术中存在的问题，本发明提供一种扇出封装结构来解决，包括：
金属互连结构，其包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个所述金属重布线层之间电连接；
金属层，其布置在所述金属互连结构的侧面，且与最上层的金属重布线层连接；
第二绝缘层，其位于所述金属互连结构的正面；
凸点下金属化层，其与所述金属重布线层电连接；
芯片，其布置在所述凸点下金属化层上；
底填胶，其布置在芯片与第二绝缘层之间；
塑封层，其将金属互连结构至芯片塑封；以及
焊球，其布置在金属互连结构的背面和所述金属层上。
进一步地，所述金属层覆盖所述第一绝缘层的边缘。
进一步地，所述第二绝缘层覆盖所述金属互连结构的正面和部分所述金属层。
进一步地，所述芯片的正面具有凸点，通过焊接所述凸点下金属化层与所述凸点将所述芯片倒装在所述凸点下金属化层上。
在本发明的第二方面，针对现有技术中存在的问题，本发明提供一种扇出封装结构的形成方法来解决，包括：
在载片上布置临时键合胶，在临时键合胶上形成金属互连结构，并在金属互连结构的侧面形成金属层，其中金属互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层；
形成覆盖金属互连结构的正面和部分金属层或全部金属层的第二绝缘层；
形成穿过第二绝缘层与金属重布线层电连接的凸点下金属化层，然后在凸点下金属化层上形成焊料层；
将芯片布置在凸点下金属化层上，并在芯片与第二绝缘层之间填充底填胶；
将金属互连结构至芯片塑封形成塑封层；
将塑封层减薄露出芯片的背面；
去除载片和临时键合胶，露出金属互连结构的背面和部分金属层；以及
金属互连结构的背面和露出的金属层上布置焊球。
进一步地，通过涂覆或沉积在所述临时键合胶上形成所述第一绝缘层，然后刻蚀所述第一绝缘层形成线路图形，在线路图形电镀金属形成所述金属重布线层，多次重复操作得到金属互连结构。
进一步地，在制作最上层的金属重布线层的过程中，在电镀线路图形的同时，电镀一层覆盖金属互连结构侧面的金属层，并连接到临时键合胶上。
进一步地，通过刻蚀除去位于所述金属重布线层上的所述第二绝缘层形成孔图形，在孔图形电镀金属形成凸点下金属化层。
进一步地，所述芯片的正面具有凸点，通过焊接所述凸点下金属化层与所述凸点将所述芯片倒装在所述凸点下金属化层上。
进一步地，扇出封装结构的形成方法还包括将塑封晶圆切割，形成单个扇出封装结构。
本发明至少具有下列有益效果：本发明公开的一种扇出封装结构及其形成方法，通过在金属互连结构的侧面布置金属层，能够保护绝缘层，减小绝缘层边缘的分层风险，并能阻隔分层扩展；而且布置在该金属层上的焊球能够保护内圈焊球，改善内圈焊球的可靠性；该扇出封装结构的形成工艺可行，与现有晶圆级扇出封装工艺一致，不需要增加额外工艺和设备，产品比现有的扇出封装产品的可靠性更高。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了根据本发明的一个实施例的一种扇出封装结构的示意图；
图2A至图2J示出了根据本发明的一个实施例的形成一种扇出封装结构的过程的剖面示意图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。
另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图1示出了根据本发明的一个实施例的一种扇出封装结构的示意图。
如图1所示，一种扇出封装结构包括金属互连结构101、金属层102、第二绝缘层103、凸点下金属化层104、芯片105、底填胶106、塑封层107和焊球108。
金属互连结构101，其具有正面和与正面相对的背面。金属互连结构101包括多个第一绝缘层1011和位于多个第一绝缘层中的金属重布线层1012，且多个金属重布线层1012之间电连接。
金属层102，其布置在金属互连结构101的侧面，且与最上层的金属重布线层1012连接。金属层102覆盖第一绝缘层1011的边缘，可以保护第一绝缘层1011，减小第一绝缘层1011的边缘分层风险，并能够阻隔分层向内扩展。金属层102的一部分与金属互连结构101的背面齐平，能够作为布置焊球的焊盘。
第二绝缘层103，其位于金属互连结构101的正面。在本发明的一个实施例中，第二绝缘层103覆盖金属互连结构101的正面和部分金属层102。
凸点下金属化层104，其与金属重布线层1012电连接，且凸点下金属化层104的一部分位于第二绝缘层103中。
芯片105，其布置在凸点下金属化层104上。芯片105的正面具有凸点1051，通过焊接凸点下金属化层104与凸点1051将芯片105倒装在凸点下金属化层104上。焊料层109位于凸点1051与凸点下金属化层104之间。在此，芯片的数量为2个。在本发明的其他实施例中，还可以是更少或更多数量的芯片。
底填胶106，其布置在芯片105与第二绝缘层103之间。底填胶106用于保护凸点1051与凸点下金属化层104之间的连接。
塑封层107，其将金属互连结构101至芯片105塑封，其中芯片105的背面露出塑封层107。
焊球108，其布置在金属互连结构101的背面和金属层102上。焊球108布置在金属互连结构101背面的金属重布线层1012上以及金属层102中与金属互连结构101背面齐平的部分。布置在金属层102上的焊球108由于处在封装的最外圈，为上面的塑封区域提供支撑，可以用于增加封装结构强度，提高内圈焊球的可靠性。
图2A至图2J示出了根据本发明的一个实施例的形成一种扇出封装结构的过程的剖面示意图。
在步骤1，如图2A和2B所示，在载片301上涂覆临时键合胶302，在临时键合胶302上形成金属互连结构201，并在金属互连结构201的侧面形成金属层202。金属互连结构201包括第一绝缘层2011和位于多个第一绝缘层2011中的多个金属重布线层2012，且多个金属重布线层2012之间电连接。
通过涂覆、沉积等方法在临时键合胶302上形成第一绝缘层2011，然后刻蚀第一绝缘层形成线路图形，在线路图形电镀金属形成金属重布线层2012。多次重复上述步骤得到金属互连结构201。在此，金属互连结构201位于临时键合胶302的中间区域，临时键合胶302的边缘露出。在制作最上层的金属重布线层2012的过程中，在电镀线路图形的同时，电镀一层覆盖金属互连结构201侧面的金属层202，并连接到临时键合胶302上。金属层202与最上层的金属重布线层2012连接。金属层202覆盖第一绝缘层2011的边缘，可以保护第一绝缘层2011，减小第一绝缘层2011的边缘分层风险，并能够阻隔分层向内扩展。
在步骤2，如图2C和2D所示，形成覆盖金属互连结构201的正面和部分金属层202或全部金属层的第二绝缘层203。通过涂覆、沉积等方法形成第二绝缘层203。
在步骤3，如图2E所示，形成穿过第二绝缘层203与金属重布线层2012电连接的凸点下金属化层204，然后在凸点下金属化层204上形成焊料层209。通过刻蚀除去位于金属重布线层2012上的第二绝缘层203形成孔图形，在孔图形电镀金属形成凸点下金属化层204。凸点下金属化层204的一部分位于第二绝缘层203中，另一部分位于第二绝缘层203之上。
在步骤4，如图2F所示，将芯片205布置在凸点下金属化层204上，并在芯片205与第二绝缘层203之间填充底填胶206。芯片205的正面具有凸点2051，通过焊接凸点下金属化层204与凸点2051将芯片205倒装在凸点下金属化层204上。焊料层209位于凸点2051与凸点下金属化层204之间。通过底填工艺在芯片205与第二绝缘层203之间填充底填胶206。在此，芯片的数量为2个。在本发明的其他实施例中，还可以是更少或更多数量的芯片。
在步骤5，如图2G所示，进行晶圆塑封形成塑封层207。塑封层207将金属互连结构201至芯片205塑封。
在步骤6，如图2H所示，将塑封层207减薄露出芯片205的背面。
在步骤7，如图2I所示，通过拆键合工艺去除载片301和临时键合胶302。去除载片301和临时键合胶302后，金属互连结构201的背面和部分金属层202露出。
步骤8，如图2J所示，通过植球工艺在金属互连结构201的背面和露出的金属层202上布置焊球208。内圈的焊球208与位于金属互连结构201的背面的金属重布线层2012电连接，属于有效焊球。与金属层202连接的焊球位于封装的最外圈，为上面的塑封区域提供支撑，可以用于增加封装结构强度，提高内圈焊球的可靠性。
可选的，在步骤9，将塑封晶圆切割，形成单个扇出封装结构。
本发明至少具有下列有益效果：本发明公开的一种扇出封装结构及其形成方法，通过在金属互连结构的侧面布置金属层，能够保护绝缘层，减小绝缘层边缘的分层风险，并能阻隔分层扩展；而且布置在该金属层上的焊球能够保护内圈焊球，改善内圈焊球的可靠性；该扇出封装结构的形成工艺可行，与现有晶圆级扇出封装工艺一致，不需要增加额外工艺和设备，产品比现有的扇出封装产品的可靠性更高。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种扇出封装结构，包括：
金属互连结构，其包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层，且多个所述金属重布线层之间电连接；
金属层，其布置在所述金属互连结构的侧面，且与最上层的金属重布线层连接；
第二绝缘层，其位于所述金属互连结构的正面；
凸点下金属化层，其与所述金属重布线层电连接；
芯片，其布置在所述凸点下金属化层上；
底填胶，其布置在芯片与第二绝缘层之间；
塑封层，其将金属互连结构至芯片塑封；以及
焊球，其布置在金属互连结构的背面和所述金属层上。
2.根据权利要求1所述的扇出封装结构，其特征在于，所述金属层覆盖所述第一绝缘层的边缘。
3.根据权利要求1所述的扇出封装结构，其特征在于，所述第二绝缘层覆盖所述金属互连结构的正面和部分所述金属层。
4.根据权利要求1所述的扇出封装结构，其特征在于，所述芯片的正面具有凸点，通过焊接所述凸点下金属化层与所述凸点将所述芯片倒装在所述凸点下金属化层上。
5.一种扇出封装结构的形成方法，包括：
在载片上布置临时键合胶，在临时键合胶上形成金属互连结构，并在金属互连结构的侧面形成金属层，其中金属互连结构包括多个第一绝缘层和位于多个第一绝缘层中的多个金属重布线层；
形成覆盖金属互连结构的正面和部分金属层或全部金属层的第二绝缘层；
形成穿过第二绝缘层与金属重布线层电连接的凸点下金属化层，然后在凸点下金属化层上形成焊料层；
将芯片布置在凸点下金属化层上，并在芯片与第二绝缘层之间填充底填胶；
将金属互连结构至芯片塑封形成塑封层；
将塑封层减薄露出芯片的背面；
去除载片和临时键合胶，露出金属互连结构的背面和部分金属层；以及
金属互连结构的背面和露出的金属层上布置焊球。
6.根据权利要求5所述的扇出封装结构的形成方法，其特征在于，通过涂覆或沉积在所述临时键合胶上形成所述第一绝缘层，然后刻蚀所述第一绝缘层形成线路图形，在线路图形电镀金属形成所述金属重布线层，多次重复操作得到金属互连结构。
7.根据权利要求6所述的扇出封装结构的形成方法，其特征在于，在制作最上层的金属重布线层的过程中，在电镀线路图形的同时，电镀一层覆盖金属互连结构侧面的金属层，并连接到临时键合胶上。
8.根据权利要求5所述的扇出封装结构的形成方法，其特征在于，通过刻蚀除去位于所述金属重布线层上的所述第二绝缘层形成孔图形，在孔图形电镀金属形成凸点下金属化层。
9.根据权利要求5所述的扇出封装结构的形成方法，其特征在于，所述芯片的正面具有凸点，通过焊接所述凸点下金属化层与所述凸点将所述芯片倒装在所述凸点下金属化层上。
10.根据权利要求5所述的扇出封装结构的形成方法，其特征在于，还包括将塑封晶圆切割，形成单个扇出封装结构。
CN202210736031.8A 2022-06-27 2022-06-27 一种扇出封装结构及其形成方法 Pending CN115050729A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210736031.8A CN115050729A (zh) 2022-06-27 2022-06-27 一种扇出封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210736031.8A CN115050729A (zh) 2022-06-27 2022-06-27 一种扇出封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115050729A true CN115050729A (zh) 2022-09-13

Family

ID=83162710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210736031.8A Pending CN115050729A (zh) 2022-06-27 2022-06-27 一种扇出封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115050729A (zh)

Similar Documents

Publication Publication Date Title
US10847414B2 (en) Embedded 3D interposer structure
CN109509722B (zh) 形成嵌入式管芯衬底的半导体器件和方法
US9780057B2 (en) Semiconductor device and method of forming pad layout for flipchip semiconductor die
EP2965353B1 (en) A substrate-less interposer
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US9748216B2 (en) Apparatus and method for a component package
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US7666711B2 (en) Semiconductor device and method of forming double-sided through vias in saw streets
KR20190003403A (ko) 반도체 패키지 및 방법
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US11557561B2 (en) Package structure and method of fabricating the same
US9780077B2 (en) System-in-packages containing preassembled surface mount device modules and methods for the production thereof
US20210091005A1 (en) Semiconductor package and manufacturing method thereof
CN112038330A (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN114582731A (zh) 一种层叠封装的下封装体结构及其形成方法
US11211360B2 (en) Passive device module, semiconductor package including the same, and manufacturing method thereof
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
CN115312511A (zh) 封装及封装方法
CN115050729A (zh) 一种扇出封装结构及其形成方法
CN114628340A (zh) 电子封装件及其制法
CN113206072A (zh) 半导体封装
CN114975315A (zh) 一种扇出封装结构及其形成方法
US11973051B2 (en) Molded direct contact interconnect structure without capture pads and method for the same
TWI838944B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
CN115458418A (zh) 用于rdl的基于pspi的图案化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination