KR20140073610A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140073610A
KR20140073610A KR1020120134529A KR20120134529A KR20140073610A KR 20140073610 A KR20140073610 A KR 20140073610A KR 1020120134529 A KR1020120134529 A KR 1020120134529A KR 20120134529 A KR20120134529 A KR 20120134529A KR 20140073610 A KR20140073610 A KR 20140073610A
Authority
KR
South Korea
Prior art keywords
bump
contact pad
conductive pattern
width
stiffener
Prior art date
Application number
KR1020120134529A
Other languages
English (en)
Inventor
전형준
피재현
박병률
박지순
진정기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120134529A priority Critical patent/KR20140073610A/ko
Priority to US14/060,913 priority patent/US20140145327A1/en
Publication of KR20140073610A publication Critical patent/KR20140073610A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마이크로 범프의 주변에 형성된 보강재를 이용함으로써, 마이크로 범프의 신뢰성을 향상시킬 수 있는 반도체 장치를 제공하는 것이다. 상기 반도체 장치는 기판, 상기 기판의 일면 상에 형성되는 제1 컨택 패드, 상기 기판의 일면 상에 형성되는 절연막으로, 상기 절연막은 상기 제1 컨택 패드를 노출시키는 제1 개구부를 포함하는 절연막, 상기 제1 컨택 패드 상에 형성되고, 상기 제1 컨택 패드와 전기적으로 연결되는 제1 범프로, 상기 제1 범프는 상기 제1 컨택 패드 상에 순차적으로 적층된 제1 하부 범프와 제1 상부 범프를 포함하는 제1 범프, 및 상기 절연막 상에 형성되고, 상기 제1 하부 범프의 측면에 형성되는 보강재를 포함한다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다.
최근 반도체 장치의 경박단소(light, thin, short and small)화됨에 따라, 반도체 장치를 외부 전원 또는 다른 반도체 장치와 연결시키는 외부 단자도 점점 작아지고 있다. 이 같은 외부 단자를 안정적으로 구현하는 것은 반도체 장치를 활용하여 제조하는 반도체 패키지 등의 신뢰성에 커다란 영향을 미치고 있다. 따라서, 반도체 장치와 외부 장치 사이의 전기적 신호가 교환되는 외부 단자의 신뢰성을 향상시키기 위해, 다양한 연구가 진행되고 있다.
본 발명이 해결하려는 과제는, 마이크로 범프의 주변에 형성된 보강재를 이용함으로써, 마이크로 범프의 신뢰성을 향상시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 상기 반도체 장치를 제조하는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 기판, 상기 기판의 일면 상에 형성되는 제1 컨택 패드, 상기 기판의 일면 상에 형성되는 절연막으로, 상기 절연막은 상기 제1 컨택 패드를 노출시키는 제1 개구부를 포함하는 절연막, 상기 제1 컨택 패드 상에 형성되고, 상기 제1 컨택 패드와 전기적으로 연결되는 제1 범프로, 상기 제1 범프는 상기 제1 컨택 패드 상에 순차적으로 적층된 제1 하부 범프와 제1 상부 범프를 포함하는 제1 범프, 및 상기 절연막 상에 형성되고, 상기 제1 하부 범프의 측면에 형성되는 보강재를 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 하부 범프는 제1 폭을 갖는 제1 부분과 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분을 포함하고, 상기 제1 부분은 상기 제1 개구부 내에 형성되고, 상기 제2 부분은 상기 절연막보다 높게 형성되고, 상기 보강재에 의해 감싸진다.
본 발명의 몇몇 실시예에서, 상기 제2 부분의 형상은 필라(pillar) 형상이고, 상기 제2 부분은 상기 절연막과 마주보는 제1 면과, 상기 제1 면과 상기 제2 부분의 측면을 연결하는 제2 면을 포함한다.
본 발명의 몇몇 실시예에서, 상기 제2 면과 상기 절연막 사이의 단면은 쐐기(wedge) 모양이고, 상기 보강재의 일부는 상기 제2 면과 상기 절연막 사이에 개재된다.
본 발명의 몇몇 실시예에서, 상기 보강재는 상기 제2 부분의 측면 하부와 접촉하여 형성된다.
본 발명의 몇몇 실시예에서, 상기 제1 범프와 상기 제1 컨택 패드 사이에 개재된 제1 도전 패턴을 더 포함하고, 상기 제1 도전 패턴은 상기 절연막 및 상기 제1 개구부를 따라 컨포말하게 형성된다.
본 발명의 몇몇 실시예에서, 상기 제1 도전 패턴의 폭은 상기 제1 하부 범프의 폭보다 크고, 상기 보강재는 상기 제1 하부 범프에 접하여 형성되고, 상기 제1 도전 패턴의 주변을 따라 상기 제1 도전 패턴 상에 형성된다.
본 발명의 몇몇 실시예에서, 상기 보강재의 일부는 상기 제1 도전 패턴과 비오버랩된다.
본 발명의 몇몇 실시예에서, 상기 제1 도전 패턴은 상기 제1 하부 범프의 하부로 언더컷이 되고, 상기 보강재의 일부는 상기 제1 도전 패턴이 언더컷된 부분으로 삽입되고, 상기 제1 도전 패턴이 언더컷된 부분으로 삽입된 상기 보강재는 상기 제1 도전 패턴과 접한다.
본 발명의 몇몇 실시예에서, 상기 기판의 일면에 상기 제1 컨택 패드와 이격되어 형성되는 제2 컨택 패드와, 상기 제2 컨택 패드 상에 형성되고, 상기 제2 컨택 패드 상에 순차적으로 적층된 제2 하부 범프와 제2 상부 범프를 포함하는 제2 범프를 더 포함하고, 상기 보강재는 상기 제1 하부 범프와 상기 제2 하부 범프를 연결한다.
본 발명의 몇몇 실시예에서, 상기 보강재는 상기 제1 범프와 상기 제2 범프 사이의 절연막을 덮는다.
본 발명의 몇몇 실시예에서, 상기 보강재는 상기 기판 방향으로 볼록한 형상을 갖는다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 기판, 상기 기판의 일면에 형성되는 컨택 패드, 상기 컨택 패드 상에 형성되는 범프, 상기 컨택 패드와 상기 범프 사이에 개재되는 도전 패턴으로, 상기 도전 패턴의 일부는 상기 범프로부터 노출되는 도전 패턴, 및 노출된 상기 도전 패턴 상 및 상기 범프의 측면 하부에 형성되는 보강재를 포함한다.
본 발명의 몇몇 실시예에서, 상기 범프의 폭은 제1 폭이고, 상기 도전 패턴의 폭은 제2 폭이고, 상기 제1 폭은 상기 제2 폭보다 큰다.
본 발명의 몇몇 실시예에서, 상기 보강재는 상기 범프의 측면 하부와 접촉되어 형성되고, 상기 도전 패턴의 주변을 따라 형성된다.
본 발명의 몇몇 실시예에서, 상기 범프는 필라 형상이고, 상기 범프는 상기 도전 패턴과 마주보는 제1 면과 상기 제1 면과 상기 범프의 측면을 연결하는 제2 면을 포함하고, 상기 보강재의 일부는 상기 제2 면과 상기 도전 패턴 사이에 개재된다.
본 발명의 몇몇 실시예에서, 상기 보강재의 일부는 상기 도전 패턴과 비오버랩된다.
상기 다른 과제를 해결하기 위한 본 발명의 반도체 장치 제조 방법의 일 태양은 일면에 컨택 패드가 형성된 기판을 제공하고, 상기 컨택 패드를 덮는 도전막을 상기 기판의 일면 상에 형성하고, 상기 도전막 상에 범프를 형성하되, 상기 범프는 상기 컨택 패드와 오버랩되고, 상기 컨택 패드 상에 순차적으로 적층된 하부 범프와 상부 범프를 포함하고, 상기 하부 범프의 주위를 감싸는 보강재를 상기 도전막 상에 형성하는 것을 포함된다.
본 발명의 몇몇 실시예에서, 상기 보강재 및 상기 범프와 비오버랩되는 부분의 상기 도전막을 제거하여 도전 패턴을 형성하는 것을 더 포함한다.
본 발명의 몇몇 실시예에서, 상기 도전막을 형성하기 전에, 상기 컨택 패드 상에 개구부가 형성된 절연막을 상기 기판 상에 형성하는 것을 더 포함하고, 상기 개구부는 상기 컨택 패드를 노출시킨다.
본 발명의 몇몇 실시예에서, 상기 범프를 형성하는 것은 개구부를 포함하는 감광막 패턴을 상기 도전막 상에 형성하고, 상기 개구부는 상기 컨택 패드 상에 상기 도전막을 노출시키고, 도전성 물질을 사용하여 상기 개구부를 메우는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 도전성 물질을 사용하여 상기 개구부를 메우기 전, 노출된 상기 도전막의 표면을 클리닝(cleaning)하는 것을 더 포함 한다.
본 발명의 몇몇 실시예에서, 상기 보강재를 형성하는 것은 상기 범프를 감싸면서 상기 도전막을 덮는 보강막을 형성하고, 노광 공정을 통해, 상기 하부 범프의 주위를 감싸는 보강막을 선택적으로 남기는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부를 나타낸 평면도이다.
도 2는 도 1의 AA를 자른 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 변형예를 설명하기 위해 도 2의 I부분을 확대하여 나타낸 도면이다.
도 3c는 도 3b의 범프를 평면적으로 나타낸 도면이다.
도 4를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 반도체 장치를 다른 기판 상에 접합된 모습을 나타내는 도면이다.
도 8은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치를 도시한 사시도이다.
도 9 내지 도 14은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 15 내지 도 17은 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간 단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 3c를 참조하여, 본 발명의 일 실시예에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부를 나타낸 평면도이다. 도 2는 도 1의 AA를 자른 단면도이다. 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 변형예를 설명하기 위해 도 2의 I부분을 확대하여 나타낸 도면이다. 도 3c는 도 3b의 범프를 평면적으로 나타낸 도면이다.
도 1을 참조하여, 반도체 장치(1)은 기판(100), 제1 컨택 패드(110), 제1 범프(200) 및 제1 보강재(300)를 포함할 수 있다.
제1 컨택 패드(110)는 기판(100)의 일면 상에 형성되어 있을 수 있다. 제1 컨택 패드(110)는 기판(100)의 일면 상에서 모서리에 치우쳐져 형성되는 것으로 도시되었으나, 이에 제한되는 것은 아니다.
기판(100)은 예를 들어, 웨이퍼 단위의 기판일 수 있고, 또는 웨이퍼를 복수개로 분리한 칩 단위의 기판일 수 있다. 기판(100)이 분리된 칩 단위의 기판일 경우, 기판(100)은 예를 들어, 메모리 칩, 로직 칩 등일 수 있다. 기판(100)이 로직 칩일 경우, 수행하는 연산 등을 고려하여, 다양하게 설계될 수 있다. 기판(100)이 메모리 칩일 경우, 메모리 칩은 예를 들어, 비휘발성 메모리 칩(non-volatile memory chip)일 수 있다. 구체적으로, 메모리 칩은 플래시 메모리 칩(flash memory chip)일 수 있다. 더욱 구체적으로, 메모리 칩은 낸드(NAND) 플래시 메모리 칩 또는 노어(NOR) 플래시 메모리 칩 중 어느 하나일 수 있다. 한편, 본 발명의 기술적 사상에 따른 메모리 장치의 형태가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 메모리 칩은 PRAM(Phase-change Random-Access Memory), MRAM(Magneto-resistive Random-Access Memory), RRAM(Resistive Random-Access Memory) 중 어느 하나를 포함할 수도 있다. 기판(100)이 웨이퍼 단위의 기판일 경우, 기판(100)은 상기에 설명한 것과 같은 기능을 수행하는 로직 소자 또는 메모리 소자를 포함할 수 있다.
기판(100) 및 제1 컨택 패드(110)를 덮은 절연막(120)이 기판 전체적으로 형성될 수 있다. 절연막(120)은 제1 컨택 패드(110)의 일부를 덮을 수 있다. 제1 컨택 패드(110)와 제1 범프(200)의 전기적 연결을 위해, 절연막(120)은 제1 컨택 패드(110)의 일부와 비오버랩될 수 있다.
제1 범프(200)는 제1 컨택 패드(110) 상에 형성될 수 있고, 구체적으로, 제1 컨택 패드(110)의 중앙 부근에 배치될 수 있다. 제1 범프(200)는 전체적으로 제1 컨택 패드(110)와 오버랩되는 것으로 도시하였으나, 이에 제한되는 것은 아니다.
제1 보강재(300)는 제1 범프(200)의 주변에 형성될 수 있다. 제1 보강재(300)는 역시 제1 컨택 패드(110) 상에 형성되는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 즉, 제1 보강재(300)와 제1 범프(200)가 접촉되는 위치에 따라, 제1 보강재(300)의 일부는 제1 컨택 패드(110)와 비오버랩될 수 있음은 물론이다.
도 1에서, 제1 보강재(300)는 제1 범프(200)의 주변을 둘러싸고 있고, 제1 보강재(300) 및 제1 범프(200)의 단면은 동심원일 수 있다. 즉, 제1 범프(200)의 평면상의 모습은 원형이고, 제1 보강재(300)의 평면상의 모습은 환형으로써, 제1 범프(200) 및 제1 보강재(300)의 중심은 일치할 수 있다. 하지만, 본 발명의 일 실시예를 설명하기 위한 것일 뿐, 제1 범프(200) 및 제1 보강재(300)의 단면의 형상이 제한되는 것은 아니다. 다시 말하면, 제1 보강재(300)가 제1 범프(200)의 주변을 둘러싸고 있으면 충분할 수 있다.
도 2를 참조하여, 반도체 장치(1)은 기판(100), 제1 컨택 패드(110), 제1 범프(200) 및 제1 보강재(300)를 포함할 수 있다. 반도체 장치(1)은 절연막(120) 및/또는 제1 도전 패턴(230)을 더 포함할 수 있다.
제1 컨택 패드(110)는 예를 들어, 기판(100)의 일면(100a) 상에 형성될 수 있다. 제1 컨택 패드(110)은 기판의 일면(100a) 내로 만입되어 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 제1 컨택 패드(110)은 기판의 일면(100a) 상에 돌출되어 형성되고, 제1 컨택 패드(110)이 주위를 보호막(미도시) 등이 감싸고 있을 수도 있다.
제1 컨택 패드(110)은 예를 들어, 외부 단자와 기판(100) 내의 회로 패턴을 전기적으로 연결하는 본딩 패드일 수 있으나, 이에 제한되는 것은 아니다. 제1 컨택 패드(110)는 재배선된 것일 수도 있고, 기판(100)을 관통하는 관통 비아 전극(TSV, Through Silicon Via) 등에 형성된 패드일 수 있다. 제1 컨택 패드(110)는 예를 들어, 알루미늄(Al) 등의 금속으로 이루어질 수 있다.
절연막(120)은 기판의 일면(100a) 상에 형성되고, 제1 개구부(120t)를 포함할 수 있다. 제1 개구부(120t)는 제1 컨택 패드(110)와 완전히 오버랩되어, 제1 컨택 패드(110)를 노출시킬 수 있다. 절연막(120)은 기판(100) 상의 회로 패턴을 보호할 수 있다. 절연막(120)은 예를 들어, 질화막 또는 산화막을 포함할 수 있다. 도 2에서, 기판(100) 상에 절연막(120)만이 형성되어 있는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 즉, 절연막(120) 상에는 보호막(미도시)이 더 형성될 수 있다. 보호막은 예를 들어, 폴리아미드 등이 될 수 있다.
제1 도전 패턴(230)은 절연막(120) 및 제1 컨택 패드(110) 상에 형성될 수 있다. 제1 도전 패턴(230)은 제1 컨택 패드(110)와 접촉되어 형성될 수 있다. 제1 도전 패턴(230)은 제1 범프(200)와 제1 컨택 패드(110) 사이에 개재될 수 있다. 제1 도전 패턴(230)은 절연막(120) 및 제1 개구부(120t)를 따라 컨포말하게 형성되어 있을 수 있다. 제1 도전 패턴(230)은 제1 개구부(120t)를 컨포말하게 덮는 제1 하부 도전 패턴(232)과 절연막(120) 상에 형성되는 제1 상부 도전 패턴(234)을 포함할 수 있다. 제1 도전 패턴(230)의 일부는 제1 범프(200)로부터 노출될 수 있고, 노출된 제1 도전 패턴(230) 상에 제1 보강재(300)가 형성될 수 있다. 이 때, 제1 보강재(300)은 제1 하부 범프(210)의 측면 하부에도 형성이 될 수 있다. 구체적으로, 제1 상부 도전 패턴(234)의 일부는 제1 범프(200)로부터 돌출되어 노출될 수 있고, 돌출되어 노출된 제1 상부 도전 패턴(234) 상에 제1 보강재(300)가 형성될 수 있다.
제1 도전 패턴(230)은 접착층과 확산 방지층 및 웨팅층 역할을 하는 이른바 UBM(Under Bump Metallurgy)일 수 있다. 구체적으로, 외부 단자와 연결을 위한 범프 등을 노출된 제1 컨택 패드(110) 상에 직접 형성할 경우, 상이한 물질인 제1 컨택 패드(110)와 제1 범프(200) 사이에 응력이 집중될 수 있다. 이로 인해, 제1 컨택 패드(110) 상에 제1 범프(200) 등이 잘 접착이 되지 않는 현상이 발생할 수 있다. 즉, 제1 컨택 패드(110)에 범프 물질이 웨팅(wetting)되지 않아 제1 컨택 패드(110)와 제1 범프(200)가 접합이 되지 않을 수 있다. 또한, 제1 컨택 패드(110)와 제1 범프(200)가 접합이 이뤄져도, 제1 컨택 패드(110)와 제1 범프(200)의 접합면에 응력이 집중될 수 있다. 이 같이 응력이 집중될 경우, 반도체 장치의 계속된 동작으로 중 제1 컨택 패드(110)와 제1 범프(200)의 접합면이 분리될 수 있고, 기계적인 실패(mechanical failure)가 발생하기 쉽다.
제1 도전 패턴(230)은 예를 들어, 크롬(Cr), 구리(Cu), 니켈(Ni), 타이타늄-텅스텐(TiW), 니켈-바나듐(NiV) 등의 다양한 금속을 다층 구조로 형성할 수 있다. 일례로, 제1 도전 패턴(230)은 Ti/Cu, Cr/Cr-Cu/Cu, TiW/Cu, Al/NiV/Cu 또는 Ti/Cu/Ni 구조로 형성할 수 있다. 제1 도전 패턴(230)은 후속 도금 공정에서 씨드막으로 사용될 수 있다.
제1 범프(200)는 제1 컨택 패드(110) 상에 형성되고, 제1 컨택 패드(110)와 전기적으로 연결될 수 있다. 제1 범프(200)는 제1 도전 패턴(230)을 매개로 제1 컨택 패드(110)와 연결될 수 있다. 제1 범프(200)의 일부는 절연막(120) 내에 형성되고, 제1 범프(200)의 나머지는 절연막(120) 상으로 돌출되어 있을 수 있다. 제1 범프(200)의 주변에는 제1 보강재(300)가 형성되어 있을 수 있다.
제1 범프(200)는 제1 상부 범프(220)와 제1 하부 범프(210)를 포함할 수 있다. 제1 범프(200)는 제1 컨택 패드(110) 상에 제1 하부 범프(210)와 제1 상부 범프(220)가 순차적으로 적층되어 있을 수 있다. 제1 범프(200)의 주변에 형성된 제1 보강재(300)는 제1 하부 범프(210)의 주변에 형성될 수 있다. 제1 하부 범프(210)는 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 백금(Pt), 금(Au) 또는 이들의 조합 등과 같이 여러 다양한 금속으로 이루어질 수 있다. 제1 상부 범프(220)는 도전성 페이스트로 예를 들어, 솔더 페이스트 또는 금속 페이스트일 수 있다. 구체적으로, 제1 상부 범프(220)는 예를 들어, 주석-은(SnAg) 합금 또는 주석(Sn)일 수 있다. 본 발명의 실시예에 따른 설명에서, 제1 하부 범프(210)는 구리인 것으로 설명하고, 제1 상부 범프(220)는 주석-은(SnAg) 합금인 것으로 설명한다.
제1 상부 범프(220)는 예를 들어, 반구형의 모양을 가질 수 있으나, 이에 제한되는 것은 아니다. 즉, 제1 상부 범프(220)를 이루는 물질의 양에 따라, 제1 상부 범프(220)의 높이와, 제1 상부 범프와 접하는 제1 하부 범프(210)의 폭에 0.5를 곱한 값의 관계는 변화할 수 있다.
제1 하부 범프(210)는 제1 부분(212)과 제2 부분(214)을 포함할 수 있다. 제1 하부 범프의 제1 부분(212)의 폭은 w1일 수 있고, 제1 하부 범프의 제2 부분(214)의 폭은 w2일 수 있다. 제1 부분(212)의 제1 폭은 제2 부분의 제2 폭보다 좁을 수 있다. 제1 하부 범프(210)의 측면은 계단 모양의 단면을 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 하부 범프의 제1 부분(212)은 제1 개구부(120t) 내에 형성될 수 있다. 제1 하부 범프의 제1 부분(212)은 제1 하부 범프의 제2 부분(214)보다 기판(100)에 근접하여 위치한다. 제1 하부 범프의 제1 부분(212)의 측벽은 제1 도전 패턴(230)에 의해 실질적으로 완전히 둘러싸일 수 있다. 제1 하부 범프의 제2 부분(214)은 절연막(120) 상에 형성될 수 있다. 제1 하부 범프의 제2 부분(214)은 절연막(120)보다 높게 형성될 수 있고, 구체적으로 제1 상부 도전 패턴(234)보다 높게 형성될 수 있다. 제1 하부 범프(210)의 제2 부분(214)의 적어도 일부는 제1 보강재(300)에 의해 감싸일 수 있다.
도 1 및 도 2를 참조하여, 제1 하부 범프(210)는 제1 부분(212)의 폭(w1)을 갖는 원기둥과 제2 부분(214)의 폭(w2)을 갖는 원기둥이 결합된 형상을 가질 수 있다. 다시 말하면, 제1 하부 범프(210)는 w1과 w2의 폭을 갖는 필라(pillar) 형상의 원기둥이 결합된 모양일 수 있다.
도 2를 참조하여, 제1 도전 패턴(230)의 폭은 w3일 수 있다. 여기에서 "폭"이라 함은 제1 방향(DR1)으로의 폭을 의미하는 것으로, 제1 방향(DR1)으로의 최단폭을 의미한다. 즉, 제1 도전 패턴(230)은 절연막(120) 및 제1 개구부(120t)를 따라 컨포말하게 형성되어 있지만, 제1 도전 패턴의 폭(w3)는 제1 도전 패턴(230)의 굴곡진 형상과 무관하게 제1 방향(DR1)의 최단폭을 의미한다. 또한, 예를 들어, 제1 하부 범프(210)와 같이 서로 다른 폭을 갖는 부분이 제1 부분(212)과 제2 부분(214)이 결합되어 구성요소를 나타낼 때, 구성요소의 "폭"이라 함은 서로 다른 폭을 중 가장 큰 폭을 갖는 부분의 폭을 의미한다. 즉, 제1 하부 범프(210)에서, 제1 부분(212)의 폭은 w1이고 제2 부분(214)의 폭은 w2이지만, 제1 하부 범프(210)의 폭은 제2 부분(214)의 폭인 w2가 된다.
제1 도전 패턴(230)의 폭(w3)는 제1 하부 범프(210)의 폭(w2)보다 클 수 있다. 제1 하부 범프(210)는 제1 도전 패턴(230)과 완전히 오버랩될 수 있다. 제1 하부 범프의 제1 부분(212)의 폭(w1), 제1 하부 범프(210)의 제2 부분(214)의 폭(w2) 및 제1 도전 패턴(230)의 폭(w3)는 순차적으로 증가할 수 있다.
제1 하부 범프(210)의 측면과 제1 도전 패턴(230)이 실질적으로 직각으로 만나고, 제1 범프(200) 및 제1 도전 패턴(230)의 대칭축이 동일하다 하자. 제1 보강재(300)의 폭은 제1 도전 패턴(230)의 폭(w3)와 제1 하부 범프의 제2 부분(214)의 폭(w2)의 차이를 2로 나눈 값과 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다. 제1 보강재(300)의 하부로 제1 도전 패턴(230)은 언더컷이 될 수 있고, 이에 대한 설명은 도 3b를 참고하여 설명한다.
도 2를 참조하여, 제1 보강재(300)는 절연막(120) 상에 형성될 수 있고, 제1 하부 범프(210)의 측면에 형성될 수 있다. 즉, 제1 보강재(300)은 제1 범프(200)의 주위를 감쌀 수 있다. 구체적으로, 제1 보강재(300)는 절연막(120) 상에 위치하는 제1 상부 도전 패턴(234) 상에 형성될 수 있다. 제1 보강재(300)는 제1 하부 범프(210)의 주위를 감쌀 수 있고, 제1 하부 범프의 제2 부분(214)의 측면을 감쌀 수 있다. 제1 보강재(300)는 제1 하부 범프의 제2 부분(214) 측면과 제1 상부 도전 패턴(234) 상에 공통적으로 접촉하여 형성될 수 있다.
제1 범프(200)와 제1 컨택 패드(110) 사이의 전기적 연결을 제외한 기판(100) 상의 다른 회로 패턴과 제1 범프(200)를 절연시키기 위해, 제1 보강재(300)는 절연 물질을 포함할 수 있다. 또한, 제1 보강재(300)는 좁은 틈도 쉽게 채울 수 있도록 갭-필링(gap filling) 능력이 좋은 물질일 수 있다. 본 발명의 실시예에 따른 설명에서, 제1 보강재(300)는 감광성 폴리아미드(PSPI, Photo Sensitive Polyimide), 폴리아미드(PI, Polyimide), 감광성 폴리하이드록시스타이렌(Photo Sensitive Polyhydroxystyrene) 등을 포함하는 것으로 설명하나, 이에 제한되는 것은 아니다.
제1 보강재(300)는 예를 들어, 제1 하부 범프의 제2 부분(214) 측면 하부와 접촉하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 다시 말하면, 제1 보강재(300)는 제1 하부 범프의 제2 부분(214) 측면을 전체적으로 감쌀 수 있다. 제1 하부 범프(210)는 제1 보강재(300)에 의해 실질적으로 완전히 감싸이므로, 외부에 노출되지 않을 수 있다. 따라서, 도 1 및 도 2에서는 제1 보강재(300)가 제1 컨택 패드(110)와 완전히 오버랩되는 것으로 도시하였지만, 반대로 제1 컨택 패드(110)는 제1 보강재(300)와 완전히 오버랩될 수 있음은 물론이다.
도 1 및 도 2를 참조하여, 제1 보강재(300)는 제1 도전 패턴(230)의 주변을 따라 형성될 수 있다. 제1 범프(200)의 단면이 원형일 때, 제1 보강재(300)는 원의 주변을 따라 형성된 환형이 일 수 있다. 구체적으로, 제1 보강재(300)는 제1 도전 패턴(230) 상에 형성되고, 제1 도전 패턴(230)의 주변을 따라, 제1 하부 범프에 접촉되어 형성될 수 있다.
도 2 및 도 3a를 참조하여, 제1 하부 범프의 제2 부분(214)은 필라 형상일 수 있다. 필라 형상인 제2 부분(214)은 절연막(120)과 마주보는 제1 면(214a), 측면(214c), 제1 면(214a)과 측면(214c)를 연결하는 제2 면(214b)를 포함할 수 있다. 절연막(120)과 마주보는 제2 부분(214)의 제1 면(214a)은 제1 도전 패턴(230)과 접할 수 있고, 구체적으로 제1 상부 도전 패턴(234)과 접할 수 있다. 도 3a에서, 제2 부분의 제2 면(214b)는 제2 부분의 제1 면(214a)로부터 제2 부분의 측면(214c)까지 기울기가 연속적으로 증가하는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다.
제2 부분의 제2 면(214b)과 절연막(120), 구체적으로 제1 상부 도전 패턴(234) 사이의 단면은 쐐기(wedge) 모양일 수 있다. 제1 보강재(300)의 일부는 제2 부분의 제2 면(214b)과 절연막(120) 사이에 개재될 수 있다.
도 3a를 참조하여, 제1 보강재(300)의 폭은 제1 도전 패턴(230)의 폭(w3)와 제1 하부 범프의 제2 부분(214)의 폭(w2)의 차이를 2로 나눈 값보다 크다. 제2 부분의 제1 면(214a)와 제2 부분의 제2 면(214b)이 만나는 곳부터 제1 상부 도전 패턴(234)의 가장자리까지의 폭은 제1 보강재(300)의 폭과 실질적으로 동일할 수 있다. 여기에서 "동일한 폭"의 의미는 비교되는 2개의 위치에서 폭이 완전히 동일한 것뿐만 아니라, 공정 과정상의 마진 등으로 인해서 발생할 수 있는 미세한 폭의 차이를 포함하는 의미이다.
제1 보강재(300)는 제2 부분의 제2 면(214b)과 제2 부분의 측면(214c)에 공통적으로 접할 수 있으나, 이에 제한되는 것은 아니다. 즉, 제1 보강재(300)의 양 및 제1 보강재(300)를 형성하는 방법에 따라, 제1 보강재(300)는 제2 부분의 제2 면(214b)과 제1 상부 도전 패턴(234)에만 접할 수 있다.
도 2, 도 3b 및 도 3c를 참조하여, 제1 보강재(300)의 일부는 제1 도전 패턴(230), 구체적으로 제1 상부 도전 패턴(234)과 비오버랩될 수 있다. 즉, 제1 보강재(300)의 하부에는 제1 도전 패턴(230)뿐만 아니라, 제1 도전 패턴(230)과는 다른 물질 또는 에어갭(air gap)이 형성되어 있을 수 있다. 다시 말하면, 제1 도전 패턴(230)은 제1 보강재(300)의 하부로 언더컷이 될 수 있다.
제1 보강재(300)와 제1 상부 도전 패턴(234)이 비오버랩되는 길이는 d일 수 있다. 제1 보강재(300)와 제1 상부 도전 패턴(234)의 비오버랩 길이(d)는 제1 도전 패턴(230)을 형성하는 제조 공정에 따라 변화할 수 있다. 예를 들어, 제1 도전 패턴(230)의 두께, 제1 도전 패턴을 형성하기 위해 사용하는 건식 식각이나 습식 식각, 즉 식각액의 농도 등에 따라, 제1 보강재(300)와 제1 상부 도전 패턴(234)의 비오버랩 길이(d)는 변할 수 있다.
제1 범프(200), 제1 보강재(300) 및 제1 도전 패턴(230)이 동심원을 이룬다고 하면, 제1 도전 패턴(230)의 원주는 제1 범프(200)와 제1 보강재(300) 사이에 위치하게 된다. 제1 보강재(300)와 제1 도전 패턴(230) 사이의 반지름 차이는 제1 보강재(300)와 제1 상부 도전 패턴(234)의 비오버랩 길이(d)이다. 또한, 제1 도전 패턴(230)이 제1 보강재(300)의 하부로 언더컷된 폭은 제1 보강재(300)와 제1 상부 도전 패턴(234)의 비오버랩 길이(d)이다.
도 4를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 도면이다. 본 실시예는 제1 도전 패턴의 폭과 제1 하부 범프의 폭간의 관계를 제외하고는 전술한 실시예와 실질적으로 동일하므로, 전술한 실시예와 중복되는 부분에 대하여는 동일한 도면부호를 기재하고 그에 대한 설명은 간략히 하거나 생략하기로 한다.
도 4를 참조하여, 반도체 장치(2)는 기판(100), 제1 컨택 패드(110), 제1 범프(200) 및 제1 보강재(300)를 포함할 수 있다. 반도체 장치(2)은 절연막(120) 및/또는 제1 도전 패턴(230)을 더 포함할 수 있다.
제1 컨택 패드(110)는 기판의 일면(100a) 상에 형성될 수 있다. 절연막(120)은 기판의 일면(100a) 및 제1 컨택 패드(110)를 덮을 수 있다. 절연막(120)는 제1 컨택 패드(110)의 적어도 일부를 노출시키는 제1 개구부(120t)를 포함한다. 제1 도전 패턴(230)은 절연막(120) 및 제1 개구부(120t)를 따라 컨포말하게 형성될 수 있고, 제1 하부 도전 패턴(232)과 제1 상부 도전 패턴(234)을 포함한다. 제1 컨택 패드(110) 상에 형성되는 제1 범프(200)는 제1 상부 범프(220)와 제1 하부 범프(210)를 포함할 수 있다. 또한, 제1 하부 범프(210)는 제1 부분(212)과 제2 부분(214)을 포함할 수 있다. 제1 하부 범프의 제1 부분(212)은 제1 개구부(120t) 내에 형성되고, 제1 하부 범프의 제2 부분(214)은 제1 상부 도전 패턴(234)보다 높게 형성될 수 있다. 제1 보강재(300)는 절연막(120) 상에 형성되고, 제1 하부 범프(210)의 주위를 감쌀 수 있다.
도 4를 참조하여, 제1 도전 패턴(230)의 폭(w3)은 제1 하부 범프의 제2 부분(214)의 폭(w2)보다 좁다. 다시 말하면, 제1 도전 패턴(230)의 폭(w3)은 제1 하부 범프(210)의 폭(w2)보다 좁다. 제1 도전 패턴(230)은 제1 범프(200)와 실질적으로 완전히 오버랩될 수 있다. 절연막(120)과 마주보는 제2 부분(214)의 면은 제1 상부 도전 패턴(234) 및 제1 보강재(300)에 접할 수 있다.
제1 도전 패턴(230)는 제1 하부 범프(210) 하부로 언더컷(undercut)되어, 언더컷 부분(233)이 형성된다. 제1 보강재(300)은 제1 하부 범프(210)의 측면에 형성되고, 제1 보강재(300)의 일부는 제1 도전 패턴(230)이 언더컷된 부분(233)에 삽입이 될 수 있다. 제1 도전 패턴(230)이 언더컷된 부분(233)에 삽입된 제1 보강재(300)은 제1 상부 도전 패턴(234)와 접할 수 있다.
제1 보강재(300)는 제1 하부 범프의 제2 부분(214)의 측면 하부를 따라 형성되어 있다. 제1 보강재(300)는 제1 하부 범프(210)와 제1 상부 도전 패턴(234)에 접할 뿐만 아니라, 절연막(120)에도 접할 수 있다.
도 4의 제1 하부 범프의 제2 부분(214)에서, 절연막(120)과 마주보는 면과 제2 부분의 측면이 이루는 각은 실질적으로 직각인 것으로 도시되었지만, 이에 제한되는 것은 아니다. 도 3a 및 도 3b에서 도시된 것과 같이 제1 하부 범프의 제2 부분(214)에서, 절연막(120)과 마주보는 면(214a)과 제2 부분의 측면(214c) 사이에 기울기가 연속적으로 증가하는 면이 형성되어 있을 수 있음은 물론이다.
이하에서, 범프의 주변을 감싸는 보강재를 형성함으로써 얻을 수 있는 효과에 대해서 설명한다.
범프 중 하부 범프의 측면 하부를 감싸는 보강재를 형성하면, 기판 상에 형성된 범프가 기판과 더 강하게 결합될 수 있다. 이를 통해 범프 사이의 간격(pitch)를 줄여줄 수 있다.
하부 범프와 도전 패턴 사이에 형성된 언더컷 부분(233)에 보강재를 메워줌으로써, 이후 공정에서 상부 범프가 하부 범프의 측면에 ?팅(wetting)되는 것을 방지시킬 수 있다.
하부 범프의 측면을 감싸는 보강재를 형성함으로써, 도전 패턴이 식각되어 도전 패턴의 폭이 줄어드는 것을 제거 또는 경감시켜 줄 수 있고, 이를 통해 최종 반도체 패키지의 신뢰성이 향상될 수 있다.
도 5를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 5를 참조하여, 반도체 장치(3)은 기판(100), 복수의 컨택 패드(110, 150), 복수의 범프(200, 250) 및 제2 보강재(310)를 포함한다.
제1 컨택 패드(110) 및 제2 컨택 패드(150)는 기판(100)의 일면에 서로 이격되어 형성되어 있다. 기판(100) 상에 형성된 절연막(120)은 제1 컨택 패드(110) 및 제2 컨택 패드(150)의 적어도 일부를 각각 노출시키는 제1 개구부(120t) 및 제2 개구부(120r)를 포함한다. 제1 도전 패턴(230) 및 제2 도전 패턴(280)은 제1 개구부(120t) 및 제2 개구부(120r) 상에 컨포말하게 형성된다. 제1 범프(200) 및 제2 범프(250)는 각각 제1 컨택 패드(110) 및 제2 컨택 패드(150) 상에 형성되고, 서로 간에 이격되어 있다. 제1 범프(200)는 제1 상부 범프(220) 및 제1 하부 범프(210)를 포함하고, 제2 범프(250)는 제2 상부 범프(270) 및 제2 하부 범프(260)를 포함한다.
제2 보강재(310)는 제1 하부 범프(210) 및 제2 하부 범프(260)의 주위를 감싸며 형성되어 있다. 제2 보강재(310)는 제1 하부 범프(210)와 제2 하부 범프(260)를 연결시킬 수 있다. 제2 보강재(310)는 제1 범프(200) 및 제2 범프(250)의 사이에 위치하는 절연막(120) 상에도 형성되어 있으므로, 제2 보강재(310)는 제1 범프(200) 및 제2 범프(250)의 사이에 위치하는 절연막(120)을 덮는다.
제1 하부 범프(210) 및 제2 하부 범프(260)와 접하는 부분에서, 제2 보강재(310)의 절연막(120)으로부터의 제1 높이는 h1일 수 있다. 제1 하부 범프(210)과 제2 하부 범프(260)의 가운데 부분에서, 제2 보강재(310)의 절연막(120)으로부터의 제2 높이는 h2일 수 있다. 본 발명의 실시예에 따른 설명에서, 제1 높이(h1)은 제2 높이(h2)보다 클 수 있다. 제2 보강재(310)의 단면은 예를 들어, 아치 형태일 수 있고 구체적으로, 기판(100) 방향으로 볼록한 모양일 수 있다. 즉, 제2 보강재(310)의 두께는 제1 하부 범프(210) 및 제2 하부 범프(260)로부터 멀어질수록 얇아질 수 있다. 본 발명의 실시예에 따른 설명에서, 제2 보강재(310)의 단면 형상은 아치 형상으로 설명하나, 이에 제한되는 것은 아니다.
도 1을 참조하여, 본 발명의 반도체 장치(3)를 평면도로 보면, 도 1의 절연막(120)은 제2 보강재(310)에 의해 모두 덮일 수 있다. 제2 보강재(310)로 덮여 있는 평면 상에 제1 범프(200) 및 제2 범프(250)가 돌출되어 형성되어 있을 수 있다. 즉, 제1 범프(200) 및 제2 범프(250)는 제2 보강재(310)로부터 돌출되어 있는 섬의 모양일 수 있다.
도 5에서는, 제1 도전 패턴(230)의 폭은 제1 하부 범프(210)의 폭과 실질적으로 동일하고, 제2 도전 패턴(280)의 폭은 제2 하부 범프(260)의 폭과 실질적으로 동일한 것으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 제1 도전 패턴(230)은 제1 하부 범프(210) 하부로 언더컷이 될 수 있고, 제2 도전 패턴(280)은 제2 하부 범프(260) 하부로 언더컷이 될 수 있음은 물론이다.
도 6을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다. 본 실시예는 보강재의 높이를 제외하고, 도 5를 통해 설명한 실시예와 실질적으로 동일하므로, 차이점에 대해서만 설명한다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치를 나타낸다.
도 6을 참조하여, 반도체 장치(4)은 기판(100), 복수의 컨택 패드(110, 150), 복수의 범프(200, 250) 및 제2 보강재(310)를 포함한다.
제2 보강재(310)은 제1 하부 범프(210) 및 제2 하부 범프(260)의 측면을 전체적으로 감쌀 수 있다. 예를 들어, 제1 하부 범프(210) 및 제2 하부 범프(260)의 높이를 조절할 경우, 제2 보강재(310)은 제1 하부 범프(210) 및 제2 하부 범프(260)의 측면에 전체적으로 형성된다.
또한, 제1 도전 패턴(230)은 제1 하부 범프(210) 하부로 언더컷이 될 수 있고, 제2 도전 패턴(280)은 제2 하부 범프(260) 하부로 언더컷이 될 수 있다.
제2 보강재(310)가 제1 하부 범프(210) 및 제2 하부 범프(260)의 측면을 전체적으로 감싸게 되면, 제1 상부 범프(220) 및 제2 상부 범프(270)의 흘러내림을 방지할 수 있다. 이를 통해, 제1 범프(200) 및 제2 범프(250)의 동일 평면성(coplanarity)가 개선이 될 수 있다. 또한, 상부 범프(220, 270)에 의해 하부 범프(210, 260)의 측면에 금속간 화합물(Intermetallic Compound)가 형성되는 것을 방지하여, 제1 범프(200) 및 제2 범프(250)의 신뢰성을 향상시킬 수 있다.
도 6은 제2 보강재(310)가 복수개의 범프(200, 250)를 연결하는 경우에 대해서만 도시하고 있지만, 이에 제한되는 것은 아니다. 즉, 도 6에서 도시되는 반도체 장치(4)의 변형예로써, 제2 보강재(310)가 제1 하부 범프(210) 및 제2 하부 범프(260)의 측면을 전체적으로 감싸지만, 제2 보강재(310)는 제1 범프(200)와 제2 범프(250)를 연결하지 않을 수 있음은 물론이다.
도 7은 본 발명의 실시예들에 따른 반도체 장치를 다른 기판 상에 적층시킨 모습을 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 반도체 장치에 포함되는 범프가 다른 기판 상에 형성되어 있는 패드에 접합되는 모습을 확대하여 나타낸 것이다.
도 7을 참조하여, 제1 기판(100) 상에 형성되어 있는 제1 컨택 패드(110)는 예를 들어, 제1 기판(100)을 관통하여 형성되는 관통 전극(130)과 연결될 수 있다. 본 발명에 따른 설명을 위한 것일 뿐, 제1 컨택 패드(110)가 관통 전극(130)과 연결되는 것으로 한정되는 것은 아니다. 제1 컨택 패드(110) 상에 제1 범프(200)는 제2 기판(10) 상에 형성된 제3 컨택 패드(20)와 전기적으로 연결되어 있다. 제1 범프(200)의 제1 상부 범프(220)는 제3 컨택 패드(20)에 ?팅(wetting)이 되어, 제1 기판(100)과 제2 기판(10)을 전기적으로 연결시킨다.
제2 기판(10)은 예를 들어, 반도체 칩 등을 실장하기 위한 실장 기판 또는 내부에 반도체 소자가 형성되어 있는 반도체 칩 등일 수 있으나, 이에 제한되는 것은 아니다.
도 8은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치를 도시한 사시도이다.
도 8을 참조하면, 본 발명의 실시예들에 따른 반도체 장치는 휴대폰과 같은 전자 장치(1000)에 응용될 수 있다. 본 실시예들의 반도체 장치는 신뢰성이 우수하므로, 반도체 장치는 가혹한 조건에서 전자 장치(1000)를 사용하더라도 동작 신뢰성을 담보할 수 있다. 전자 장치는 도 7에 도시된 휴대폰에 한정되는 것이 아니며, 예를 들어, 모바일 전자 기기, 노트북 컴퓨터, 포터블 멀티미디어 플레이어(PMP), 엠피쓰리(MP3) 플레이어, 캠코더, 메모리 스틱, 메모리 카드 등 다양한 전자 기기를 포함할 수 있다.
도 9 내지 도 14을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다.
도 9 내지 도 14은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 9을 참조하여, 일면에 제1 컨택 패드(110)가 형성된 기판(100)을 제공한다. 기판의 일면(100a)에 형성된 제1 컨택 패드(110)와 기판의 일면(100a)을 덮은 프리 절연막(미도시)을 형성한다. 사진 공정 및 식각 공정을 통해 프리 절연막의 일부를 제거하여, 제1 개구부(120t)를 포함하는 절연막(120)을 형성한다. 제1 개구부(120t)는 제1 컨택 패드(110)의 적어도 일부를 노출시킨다.
기판의 일면(100a) 상에 도전막(230p)이 컨포말하게 형성될 수 있다. 도전막(230p)은 절연막(120) 및 제1 개구부(120t) 상에 형성될 수 있다. 제1 개구부(120t)에 의해 노출된 제1 컨택 패드(110) 상에도 도전막(230p)은 형성된다. 도전막(230p)은 예를 들어, 스퍼터링 방식 등으로 형성될 수 있다.
도 10를 참조하여, 도전막(230p) 상에 제3 개구부(240t)를 포함하는 감광막 패턴(240)이 형성된다. 제3 개구부(240t)는 제1 컨택 패드(110) 상에 형성되고, 제1 컨택 패드(110) 상에 형성된 도전막(230p)을 노출시킨다. 제1 개구부(120t)의 폭은 제3 개구부(240)의 폭보다 작을 수 있다. 제1 개구부(120t)는 제3 개구부(240t)와 실질적으로 완전히 오버랩될 수 있다.
도 10의 점선 부분은 제3 개구부(240t)와 도전막(230p)이 만나는 부분을 보여준다. 제3 개구부(240t)의 측벽과 도전막(230p)의 경계 부분은 예를 들어, 수직이 아닌 일정한 기울기를 갖는 곡선 또는 직선일 수 있다. 즉, 제3 개구부(240t)와 도전막(230p)이 만나는 부분에 감광막 일부(photoresist foot)이 남아있을 수 있다. 제3 개구부(240t)의 측벽과 도전막(230p)의 경계 부분을 곡선으로 표현한 것은 본 발명의 실시예를 설명하기 위한 것일 뿐, 이에 제한되는 것은 아니다.
감광막 패턴(240)은 예를 들어, 포지티브 포토리지스트(positive photoresist) 또는 네거티브(negative) 포토리지스트로 형성될 수 있다. 노광 공정에 사용되는 광원의 종류와 형성하고자 하는 패턴의 모양에 따라 포토리지스트는 다양한 물질이 사용될 수 있다. 광원은 예를 들어, ArF (193 nm), KrF (248 nm), EUV (Extreme Ultra Violet), VUV (Vacuum Ultra Violet, 157 nm), E-빔(beam), X-선 또는 이온빔 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
도 11을 참조하여, 도전막(230p) 상에 제1 범프(200)가 형성될 수 있다. 제1 범프(200)는 제1 컨택 패드(110)와 오버랩되고, 제1 컨택 패드(110) 상에 순차적으로 적층된 제1 하부 범프(210)와 제1 상부 범프(220)를 포함한다. 제1 개구부(120t) 및 제3 개구부(240t)를 도전성 물질로 메워, 제1 하부 범프(210) 및 제1 상부 범프(220)가 순차적으로 형성될 수 있다.
구체적으로, 제3 개구부(240t)를 포함하는 감광막 패턴(240)을 기판(100) 상에 형성한 후, 제3 개구부(240t)에 의해서 노출되는 도전막(230p)의 표면을 세정할 수 있다. 도전막(230p)의 표면을 세정하는 방법은 예를 들어, 건식 식각의 일종일 데스쿰(Descum) 방식을 이용할 수 있다. 세정된 도전막(230p) 상에 제1 하부 범프(210)를 형성할 수 있다. 제1 하부 범프(210)는 제1 개구부(120t) 및 제3 개구부(240t)의 일부를 메울 수 있다. 제1 하부 범프(210)는 예를 들어, 전해 도금(Electroplating) 방식으로 형성될 수 있다. 제1 하부 범프(210)가 형성된 후, 제3 개구부(240t)의 나머지를 메워, 제1 하부 범프(210) 상에 제1 상부 범프(220)가 형성될 수 있다. 제1 상부 범프(220)는 예를 들어, 전해 도금(Electroplating) 방식으로 형성될 수 있다.
도 12을 참조하여, 제1 범프(200)의 주변을 감싸는 제1 보강막(300p)이 도전막(230p) 상에 형성되어, 도전막(230p)을 덮을 수 있다.
구체적으로, 제1 범프(200)를 형성한 후, 감광막 패턴(240)을 제거할 수 있다. 감광막 패턴(240)을 제거함으로써, 기판(100) 상에는 도전막(230p)으로부터 돌출된 제1 범프가 남겨질 수 있다. 감광막 패턴(240)을 제거한 후, 제1 범프(200)의 주위를 감싸면서 도전막(230p)을 덮는 제1 보강막(300p)이 기판(100) 상에 형성될 수 있다. 도전막(230p)은 예를 들어, 절연 물질을 포함할 수 있다. 제1 보강막(300p)은 예를 들어, 코팅(coating) 방식으로 도전막(230p) 상에 형성될 수 있다.
도 12에서, 제1 보강막(300p)은 제1 상부 범프(220) 상에는 형성되지 않은 것으로 도시되었으나, 설명을 위한 것을 뿐, 이에 제한되는 것은 아니다.
도 12 및 도 13을 참조하여, 제1 하부 범프(210) 주위를 감싸는 제1 보강재(300)가 형성될 수 있다. 제1 보강재(300)는 도전막(230p) 상에 형성된다. 제1 보강재(300)는 제1 하부 범프(210)의 측면 하부에 형성될 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 제1 보강막(300p)을 형성한 후, 제1 노광 공정(350)이 실시될 수 있다. 제1 노광 공정(350)을 통해, 제1 하부 범프(210)의 주변에 형성되어 있는 제1 보강막(300p)를 제외한 나머지 보강막(300p)은 제거될 수 있다. 즉, 제1 노광 공정(350)을 통해 제1 하부 범프(210) 주위를 감싸는 제1 보강막(300p)만이 선택적으로 남겨짐으로써, 제1 하부 범프(210)의 주위를 감싸는 제1 보강재(300)는 형성될 수 있다.
제1 노광 공정(350)은 예를 들어, 위상 변환 마스크(phase shift mask)를 사용하여 진행될 수 있다. 위상 변환 마스크를 통해, 제1 범프(200) 및 제1 범프(200) 주변의 노광량은 그렇지 않은 부분의 노광량보다 적게 조절될 수 있다. 이를 통해, 제1 하부 범프(210)의 주위를 감싸는 제1 보강막(300p)만이 남겨지고, 나머지 부분의 제1 보강막(300p)은 제거될 수 있다.
도 14을 참조하여, 제1 보강재(300) 및 제1 범프(200)와 비오버랩되는 도전막을 제거하여, 절연막(120) 상에 제1 도전 패턴(230)이 형성될 수 있다. 도전막의 일부를 제거하는 방법은 예를 들어, 습식 식각이 이용될 수 있다. 제1 보강재(300) 및 제1 범프(200)와 비오버랩되는 도전막을 제거함으로써, 제1 범프(200)는 기판 상의 다른 범프들과 전기적으로 절연된다.
제1 도전 패턴(230)을 형성한 후, 리플로우(reflow) 공정을 진행하여, 제1 상부 범프(220)의 겉면을 곡면으로 만들어 줄 수 있다.
도 15 내지 도 17을 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다.
도 15 내지 도 17은 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 15를 참조하여, 서로 이격된 제1 컨택 패드(110) 및 제2 컨택 패드(150)가 형성된 기판(100)을 제공한다. 절연막(120)은 기판(100) 상에 형성되고, 제1 컨택 패드(110) 및 제2 컨택 패드(150) 각각을 적어도 일부를 노출시킨다. 절연막(120) 상에 도전막(미도시)이 컨포말하게 형성된다. 이 후, 제1 컨택 패드(110) 상에 제1 범프(200)가 형성되고, 제2 컨택 패드(150) 상에 제2 범프가 형성된다. 제1 범프(200)는 제1 하부 범프(210) 및 제1 상부 범프(220)를 포함하고, 제2 범프(250)는 제2 하부 범프(260) 및 제2 상부 범프(270)를 포함한다.
서로 이격된 제1 범프(200) 및 제2 범프(250)를 형성한 후, 도전막의 일부를 제거하여 제1 도전 패턴(230) 및 제2 도전 패턴(280)이 형성된다. 제1 도전 패턴(230) 및 제2 도전 패턴(280)은 서로 간에 이격되어 형성된다.
도 16를 참조하여, 제1 범프(200) 및 제2 범프(250)를 덮는 제2 보강막(310p)이 절연막(120) 상에 형성된다. 제2 보강막(310p)은 제1 범프(200) 및 제2 범프(250)의 위치에 따라 굴곡이 지는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 즉, 제2 보강막(310p)의 상면은 평평할 수 있음은 물론이다.
도 16 및 도 17을 참조하여, 제2 보강막(310p)를 형성한 후, 제2 노광 공정(360)을 진행한다. 제2 노광 공정(360)을 통해, 제1 범프(200) 및 제2 범프(250)를 덮고 있는 제2 보강막(310p)의 일부를 제거하여, 제1 상부 범프(220) 및 제2 상부 범프(270)는 제2 보강막(310p) 상으로 돌출되게 된다. 이로서, 제1 하부 범프(210) 및 제2 하부 범프(260)를 연결하는 제2 보강재(310)가 형성된다.
도 17을 참조하여, 제2 보강재(310)는 제1 하부 범프(210) 및 제2 하부 범프(260)를 연결시킨다. 제1 범프(200) 및 제2 범프(250) 사이에 위치하는 절연막(120)은 제2 보강재(310)에 의해 덮여짐으로써, 외부로 노출되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110, 150: 컨택 패드
120: 절연막 200, 250: 범프
210, 260: 하부 범프 220, 270: 상부 범프
230, 280: 도전 패턴 300, 310: 보강재

Claims (10)

  1. 기판;
    상기 기판의 일면 상에 형성되는 제1 컨택 패드;
    상기 기판의 일면 상에 형성되는 절연막으로, 상기 절연막은 상기 제1 컨택 패드를 노출시키는 제1 개구부를 포함하는 절연막;
    상기 제1 컨택 패드 상에 형성되고, 상기 제1 컨택 패드와 전기적으로 연결되는 제1 범프로, 상기 제1 범프는 상기 제1 컨택 패드 상에 순차적으로 적층된 제1 하부 범프와 제1 상부 범프를 포함하는 제1 범프; 및
    상기 절연막 상에 형성되고, 상기 제1 하부 범프의 측면에 형성되는 보강재를 포함하는 반도체 장치.
  2. 제1 항에 있어서,
    상기 제1 하부 범프는 제1 폭을 갖는 제1 부분과 상기 제1 폭보다 큰 제2 폭을 갖는 제2 부분을 포함하고,
    상기 제1 부분은 상기 제1 개구부 내에 형성되고,
    상기 제2 부분은 상기 절연막보다 높게 형성되고, 상기 보강재에 의해 감싸지는 반도체 장치.
  3. 제2 항에 있어서,
    상기 제2 부분의 형상은 필라(pillar) 형상이고,
    상기 제2 부분은 상기 절연막과 마주보는 제1 면과, 상기 제1 면과 상기 제2 부분의 측면을 연결하는 제2 면을 포함하는 반도체 장치.
  4. 제3 항에 있어서,
    상기 제2 면과 상기 절연막 사이의 단면은 쐐기(wedge) 모양이고, 상기 보강재의 일부는 상기 제2 면과 상기 절연막 사이에 개재되는 반도체 장치.
  5. 제1 항에 있어서,
    상기 제1 범프와 상기 제1 컨택 패드 사이에 개재된 제1 도전 패턴을 더 포함하고,
    상기 제1 도전 패턴은 상기 절연막 및 상기 제1 개구부를 따라 컨포말하게 형성되고,
    상기 제1 도전 패턴의 폭은 상기 제1 하부 범프의 폭보다 크고,
    상기 보강재는 상기 제1 하부 범프에 접하여 형성되고, 상기 제1 도전 패턴의 주변을 따라 상기 제1 도전 패턴 상에 형성되는 반도체 장치.
  6. 제5 항에 있어서,
    상기 보강재의 일부는 상기 제1 도전 패턴과 비오버랩되는 반도체 장치.
  7. 제1 항에 있어서,
    상기 기판의 일면에 상기 제1 컨택 패드와 이격되어 형성되는 제2 컨택 패드와,
    상기 제2 컨택 패드 상에 형성되고, 상기 제2 컨택 패드 상에 순차적으로 적층된 제2 하부 범프와 제2 상부 범프를 포함하는 제2 범프를 더 포함하고,
    상기 보강재는 상기 제1 하부 범프와 상기 제2 하부 범프를 연결하는 반도체 장치.
  8. 기판;
    상기 기판의 일면에 형성되는 컨택 패드;
    상기 컨택 패드 상에 형성되는 범프;
    상기 컨택 패드와 상기 범프 사이에 개재되는 도전 패턴으로, 상기 도전 패턴의 일부는 상기 범프로부터 노출되는 도전 패턴; 및
    노출된 상기 도전 패턴 상 및 상기 범프의 측면 하부에 형성되는 보강재를 포함하는 반도체 장치.
  9. 제8 항에 있어서,
    상기 범프의 폭은 제1 폭이고, 상기 도전 패턴의 폭은 제2 폭이고,
    상기 제1 폭은 상기 제2 폭보다 큰 반도체 장치.
  10. 일면에 컨택 패드가 형성된 기판을 제공하고,
    상기 컨택 패드를 덮는 도전막을 상기 기판의 일면 상에 형성하고,
    상기 도전막 상에 범프를 형성하되, 상기 범프는 상기 컨택 패드와 오버랩되고, 상기 컨택 패드 상에 순차적으로 적층된 하부 범프와 상부 범프를 포함하고,
    상기 하부 범프의 주위를 감싸는 보강재를 상기 도전막 상에 형성하는 것을 포함하는 반도체 장치 제조 방법.
KR1020120134529A 2012-11-26 2012-11-26 반도체 장치 및 이의 제조 방법 KR20140073610A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120134529A KR20140073610A (ko) 2012-11-26 2012-11-26 반도체 장치 및 이의 제조 방법
US14/060,913 US20140145327A1 (en) 2012-11-26 2013-10-23 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120134529A KR20140073610A (ko) 2012-11-26 2012-11-26 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140073610A true KR20140073610A (ko) 2014-06-17

Family

ID=50772534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120134529A KR20140073610A (ko) 2012-11-26 2012-11-26 반도체 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20140145327A1 (ko)
KR (1) KR20140073610A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034211A (ko) * 2015-09-18 2017-03-28 삼성전자주식회사 반도체 패키지

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
CN105914151B (zh) * 2016-04-18 2019-06-25 通富微电子股份有限公司 半导体封装方法
CN105845654A (zh) * 2016-04-18 2016-08-10 南通富士通微电子股份有限公司 半导体封装装置
US10535591B2 (en) * 2017-08-10 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US11410923B2 (en) * 2018-07-16 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, integrated fan-out package and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034211A (ko) * 2015-09-18 2017-03-28 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US20140145327A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
TWI598966B (zh) 半導體裝置及其形成方法
TWI317548B (en) Chip structure and method for fabricating the same
US7355279B2 (en) Semiconductor device and fabrication method thereof
KR20140073610A (ko) 반도체 장치 및 이의 제조 방법
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
US20170125369A1 (en) Semiconductor package and method for manufacturing the same
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
US11810849B2 (en) Connection structure and method of forming the same
US20120068334A1 (en) Semiconductor device and manufacturing method thereof
TW200849422A (en) Wafer structure and method for fabricating the same
KR101025349B1 (ko) 반도체 패키지 및 그의 제조 방법
US8786082B2 (en) Semiconductor structure having no adjacent bumps between two adjacent pads
KR100448344B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 제조 방법
JP2007251158A (ja) バンプ形成方法及びバンプを含むコネクタ構造
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
WO2012177450A1 (en) Semiconductor chip with dual polymer film interconnect structures
TW588440B (en) Pad-rerouting for integrated circuit chips
US20190027453A1 (en) Semiconductor devices
CN101404268A (zh) 半导体元件与凸块制作方法
JPH11354563A (ja) 半導体配線の構造
US7358177B2 (en) Fabrication method of under bump metallurgy structure
US7365429B2 (en) Semiconductor device and method for manufacturing the same
TW578281B (en) Bumping process
US9899344B2 (en) Substrate structure, fabrication method thereof and conductive structure
KR20060067757A (ko) 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid