KR20060067757A - 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법 - Google Patents

복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060067757A
KR20060067757A KR1020040106659A KR20040106659A KR20060067757A KR 20060067757 A KR20060067757 A KR 20060067757A KR 1020040106659 A KR1020040106659 A KR 1020040106659A KR 20040106659 A KR20040106659 A KR 20040106659A KR 20060067757 A KR20060067757 A KR 20060067757A
Authority
KR
South Korea
Prior art keywords
metal
pad
film
pads
bump
Prior art date
Application number
KR1020040106659A
Other languages
English (en)
Inventor
이선정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040106659A priority Critical patent/KR20060067757A/ko
Publication of KR20060067757A publication Critical patent/KR20060067757A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수개의 서브 패드들로 구성된 금속패드 및 금속 범프를 갖는 반도체소자 및 그 제조방법을 제공한다. 상기 반도체소자는 반도체기판 상에 형성된 금속층간 절연막 및 상기 금속층간 절연막의 소정영역에 형성된 리세스 영역을 구비한다. 상기 리세스 영역은 상기 금속층간 절연막의 상부면보다 낮은 바닥면을 갖는다. 상기 리세스 영역 내에 금속패드가 제공된다. 상기 금속패드는 복수개의 서브 패드들로 구성되고 상기 서브 패드들 사이의 갭 영역들을 제공한다. 상기 금속층간 절연막 상에 보호막이 배치된다. 상기 보호막은 상기 금속패드 및 상기 갭 영역들을 노출시키는 패드 개구부를 갖는다. 상기 패드 개구부에 의해 노출된 상기 금속패드 상에 금속 범프가 제공된다. 상기 금속범프는 상기 갭 영역들을 채운다. 상기 금속범프 및 상기 금속패드 사이에 언더범프 금속 패턴이 개재된다. 상기 언더범프 금속 패턴은 상기 갭 영역들의 표면 단차를 따르도록 연장된다. 상기 반도체소자의 제조방법 또한 제공된다.
금속패드, 언더범프금속, 금속범프, 접착력, 플립칩

Description

복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는 반도체소자 및 그 제조방법{Semiconductor Device having bumps and metal pads comprising a plurality of sub-pads and fabrication method thereof}
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b는 본 발명에 따른 반도체소자의 금속패드의 제조에 사용하는 포토 마스크의 평면도이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는 반도체소자 및 그 제조방법에 관한 것이다.
반도체기판을 리드 프레임에 전기적으로 연결하는 방법으로 와이어 본딩 방식이 많이 사용되어 왔다. 이에 반하여 반도체기판에 금속패드와 금속범프(metal bump)를 형성하여 이를 캐리어기판에 전기적으로 연결하는 플립칩 본딩(flip chip bonding) 방식이 있다. 플립칩 본딩 방식은 와이어를 사용하지 않으므로 전기적 특성이 우수할 뿐 아니라, 반도체 패키지의 크기를 줄일 수 있어 포터블 제품, 수퍼컴퓨터 등 다양한 분야에 이용된다.
플립칩을 제조하기 위해서는 반도체기판 상에 금속패드들을 형성하고 그 상부에 언더범프금속막(under bump metallurgy)을 형성하고 범프금속을 도금한다. 반도체소자의 소형화 추세에 따라 금속패드의 노출영역이 좁아져 금속패드와 언더범프 금속막, 언더범 프금속막과 금속 범프와의 접촉면적의 감소로 인해 접착력이 저하되어 그 상호간에 층갈라짐 (delamination)이 발생하는 문제점이 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a 및 도 1b를 참조하면, 반도체기판 상에 금속층간 절연막(110)을 형성하고, 상기 금속층간 절연막(110) 내에 다마신(damascene) 공정을 사용하여 금속패드(120)를 형성한다. 상기 금속패드(120) 및 상기 금속층간 절연막(110) 상에 보호막(passivation layer; 130)을 형성하고, 상기 보호막(130)을 패터닝하여 상기 금속패드(120)을 노출시키는 패드 개구부(pad opening)를 형성한다.
상기 패드 개구부를 갖는 기판 상에 언더범프 금속막을 형성하고, 상기 언더범프 금속막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 상기 금속패드(120) 상의 상기 언더범프 금속막을 선택적으로 노출시키도록 형성된다. 상기 노출된 언더범프 금속막 상에 전기도금법(eletro-plating technique)을 사용 하여 금속범프(150)를 형성한다. 이어서, 상기 포토레지스트 패턴을 제거하여 상기 보호막(130) 상의 언더범프 금속막을 노출시키고, 상기 노출된 언더범프 금속막을 식각한다. 그 결과, 상기 금속범프(150) 및 상기 금속패드(120) 사이에 언더범프 금속 패턴(140)이 잔존한다.
상술한 종래기술에 따르면, 상기 금속패드(120)의 평면적이 감소할 경우에 상기 범프 금속(150) 및 상기 금속패드(120) 사이의 접촉면적 또한 감소한다. 이에 따라, 상기 금속패드(120), 상기 언더범프 금속패턴(140) 및 상기 범프 금속(150) 사이의 접착력이 저하되어 이들 사이의 층갈라짐(delamination)을 발생시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 개선하기 위해서 제한된 평면적 내에서 금속패드와 언더범프 금속막, 언더범프 금속막과 금속 범프와의 접촉면적을 증가시켜 이들 사이의 층갈라짐(delamination)을 방지하기에 적합한 반도체소자 및 그 제조방법을 제공하는데 있다.
본 발명의 일 양태에 따르면, 복수개의 서브 패드들로 구성된 금속패드 및 금속 범프를 갖는 반도체소자가 제공된다. 상기 반도체소자는 반도체기판 상에 형성된 금속층간 절연막 및 상기 금속층간 절연막의 소정영역에 형성된 리세스 영역을 포함한다. 상기 리세스 영역은 상기 금속층간 절연막의 상부면보다 낮은 바닥면을 갖는다. 상기 리세스 영역 내에 금속패드가 제공된다. 상기 금속패드는 복수개 의 서브 패드들로 구성되고 상기 서브 패드들 사이의 갭 영역들을 제공한다. 상기 금속층간 절연막 상에 보호막이 배치된다. 상기 보호막은 상기 금속패드 및 상기 갭 영역들을 노출시키는 패드 개구부를 갖는다. 상기 패드 개구부에 의해 노출된 상기 금속패드 상에 금속 범프가 제공된다. 상기 금속범프는 상기 갭 영역들을 채운다. 상기 금속범프 및 상기 금속패드 사이에 언더범프 금속 패턴이 개재된다. 상기 언더범프 금속 패턴은 상기 갭 영역들의 표면 단차를 따르도록 연장된다.
본 발명의 몇몇 실시예들에서, 상기 복수개의 서브 패드들을 갖는 상기 금속 패드는 평면도로부터 보여질 때 복수개의 평행한 라인형 패턴들(line-shaped patterns), 2차원적으로 배열된 섬형 패턴들(island-shaped patterns), 또는 제1 평행한 라인 패턴들 및 상기 제1 평행한 라인 패턴들을 가로지르는 제2 평행한 라인 패턴들로 구성된 메쉬형 패턴일 수 있다.
다른 실시예들에서, 상기 금속 패드는 구리막일 수 있다.
또 다른 실시예들에서, 상기 언더범프 금속 패턴은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막일 수 있다.
또 다른 실시예들에서, 상기 금속 범프는 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막일 수 있다.
본 발명의 다른 양태에 따르면, 복수개의 서브 패드들로 구성된 금속패드 및 금속 범프를 갖는 반도체소자의 제조방법들이 제공된다. 이 방법들은 반도체기판 상에 금속층간 절연막을 형성하는 것과 상기 금속층간 절연막의 소정영역을 부분 식각하여 복수개의 그루브들을 형성하는 것을 포함한다. 상기 복수개의 그루브들을 채우도록 금속패드를 형성한다. 상기 금속패드는 상기 각 그루브들을 채우는 복수개의 서브 패드들을 갖도록 형성된다. 상기 금속패드를 갖는 기판 상에 보호막을 형성하고, 상기 보호막을 패터닝하여 상기 서브 패드들 및 상기 서브 패드들 사이의 상기 금속층간 절연막을 노출시키는 패드 개구부를 형성한다. 상기 노출된 금속층간 절연막을 식각하여 상기 서브 패드들의 측벽들을 노출시키는 갭 영역들을 형성한다. 상기 갭 영역들의 내벽들 및 상기 금속패드를 덮는 언더범프 금속 패턴 및 상기 언더범프 금속 패턴 상의 금속 범프를 형성한다.
본 발명의 몇몇 실시예들에서, 상기 복수개의 서브 패드들을 갖는 상기 금속 패드는 평면도로부터 보여질 때 복수개의 평행한 라인형 패턴들(line-shaped patterns), 2차원적으로 배열된 섬형 패턴들(island-shaped patterns), 또는 제1 평행한 라인 패턴들 및 상기 제1 평행한 라인 패턴들을 가로지르는 제2 평행한 라인 패턴들로 구성된 메쉬형 패턴의 형태를 갖도록 형성될 수 있다.
다른 실시예들에서, 상기 금속 패드는 구리막으로 형성할 수 있다.
또 다른 실시예들에서, 상기 언더범프 금속 패턴은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막으로 형성할 수 있다.
또 다른 실시예들에서, 상기 금속 범프는 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막으로 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2g는 본 발명의 실시예들에 따른 반도체소자의 제조방법들을 설명하기 위한 단면도들이고, 도 3a 및 도 3b는 본 발명에 따른 반도체소자의 금속 패드의 제조에 사용되는 포토 마스크의 평면도들이다.
도 2a를 참조하면, 반도체기판(도시하지 않음) 상에 금속층간 절연막(210)을 형성한다. 상기 금속층간 절연막(210)을 상에 포토 마스크를 사용하여 포지티브 포토레지스트 패턴(도시하지 않음)을 형성한다. 상기 포토 마스크는 도 3a에 도시된 바와 같이 복수개의 평행한 라인형의 광투과 영역들(320)을 한정하는 크롬 패턴(310)을 가질 수 있다. 이와는 달리, 상기 포토 마스크는 도 3b에 도시된 바와 같이 2차원적으로 배열된 복수개의 섬 형태의 광투과 영역들(320')을 한정하는 메쉬형의 크롬 패턴(310')을 가질 수 있다. 본 발명의 다른 실시예에서, 상기 포토 마스크는 도 3b의 포토 마스크의 역 마스크(reverse mask)일 수 있다. 즉, 상기 포토 마스크는 도 3b의 메쉬형의 크롬패턴(310')에 상응하는 광투과 영역을 한정하는 복 수개의 섬 형태의 크롬 패턴들을 가질 수 있다.
계속해서, 상기 포지티브 포토레지스트 패턴을 식각 마스크로 사용하여 상기 금속층간 절연막(210)을 부분 식각하여 상기 금속층간 절연막(210) 내에 복수개의 그루브들을 형성한다. 상기 포토 마스크가 도 3a에 도시된 크롬패턴(310)을 갖는 경우에, 상기 그루브들의 각각은 라인 형태를 갖도록 형성된다. 이와는 달리, 상기 포토 마스크가 도 3b의 크롬패턴(310')을 갖는 경우에, 상기 그루브들의 각각은 홀 형태를 갖도록 형성된다. 한편, 상기 포토 마스크가 도 3b에 보여진 마스크의 역 마스크인 경우에, 상기 그루브들은 제1 평행한 라인형의 그루브들 및 상기 제1 라인형의 그루브들을 가로지르는 제2 평행한 라인형의 그루브들로 이루어진 메쉬 형태를 갖도록 형성될 수 있다.
상기 복수개의 그루브들을 갖는 기판 상에 패드 금속막을 형성하고, 상기 패드 금속막을 평탄화시키어 상기 금속층간 절연막(210)의 상부면을 노출시킨다. 그 결과, 상기 복수개의 그루브들을 채우는 금속 패드(220)가 형성된다. 상기 금속 패드(220)는 상기 각 그루브들을 채우는 서브 패드들로 구성된다. 상기 패드 금속막은 구리막과 같은 금속막으로 형성할 수 있다.
도 2b를 참조하면, 상기 금속 패드(220)를 갖는 기판 상에 보호막(passivation layer; 230)을 형성하고, 상기 보호막(230)을 패터닝하여 상기 금속 패드(220)를 노출시키는 패드 개구부를 형성한다. 상기 보호막(230)은 실리콘 질화막과 같은 절연막으로 형성할 수 있다. 상기 패드 개구부는 상기 금속 패드(220)와 아울러서 상기 서브 패드들 사이의 금속층간 절연막(210)을 노출시킨다.
도 2c를 참조하면, 상기 패드 개구부에 의해 노출된 상기 금속층간 절연막(210)을 부분 식각하여 상기 서브 패드들 사이에 갭 영역들(222)을 형성한다. 이 경우에, 상기 금속 패드(220), 즉 상기 서브 패드들은 식각 저지막의 역할을 한다. 상기 갭 영역들(222)을 형성하기 위한 식각 공정은 상기 패드 개구부를 갖는 상기 보호막(230)을 식각 마스크로 사용하여 실시할 수 있다. 이와는 달리, 상기 갭 영역들(222)을 형성하기 위한 식각 공정은 상기 패드 개구부의 형성에 사용되는 포토레지스트 패턴(도시하지 않음)을 식각 마스크로 사용하여 실시할 수 있다. 상기 갭 영역들(222)은 상기 서브 패드들의 측벽들을 노출시킨다. 결과적으로, 상기 갭 영역들(222)은 상기 금속 패드(220)의 노출 면적을 증가시킨다.
상기 갭 영역들(222)을 갖는 기판 상에 콘포말한 언더범프 금속막(240)을 형성한다. 상기 언더범프 금속막(240)은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막으로 형성할 수 있다.
본 실시예들에 따르면, 상기 갭 영역들(222)의 존재에 기인하여 상기 언더범프 금속막(240) 및 상기 금속 패드(220)의 접촉 면적이 종래의 기술에 비하여 현저히 증가된다. 이에 더하여, 상기 언더범프 금속막(240)을 형성한 후에 열처리 공정을 실시할 수 있다. 이 경우에, 상기 금속 패드(220) 및 상기 언더범프 금속막(240) 사이의 접착력이 향상될 수 있다.
도 2d 및 도 2e를 참조하면, 상기 언더범프 금속막(240)을 갖는 기판 상에 포토레지스트 패턴(250)을 형성한다. 상기 포토레지스트 패턴(250)은 상기 금속 패 드(220) 및 상기 갭 영역들 상부에 위치하는 범프 개구부를 갖도록 형성된다. 즉, 상기 범프 개구부는 상기 금속 패드(220)를 덮고 상기 갭 영역들(222)의 내벽들을 덮는 상기 언더범프 금속막(240)을 선택적으로 노출시킨다. 상기 노출된 언더범프 금속막(240) 상에 전기도금법을 사용하여 범프 패턴(260)을 형성한다. 상기 범프 패턴(260)은 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막으로 형성할 수 있다. 결과적으로, 상기 범프 패턴(260)은 상기 갭 영역들(222)을 완전히 채우도록 형성되어 상기 범프 패턴(260) 및 상기 언더범프 금속막(240) 사이의 접촉 면적을 현저히 증가시킨다.
도 2f 및 도 2g를 참조하면, 상기 포토레지스트 패턴(250)을 제거하여 상기 보호막(230) 상의 상기 언더범프 금속막(240)을 노출시킨다. 이어서, 상기 노출된 언더범프 금속막(240)을 습식 식각 공정을 사용하여 제거한다. 그 결과, 상기 범프 패턴(260) 하부에 잔존하는 언더범프 금속 패턴(240')이 형성된다. 상기 범프 패턴(260)을 약 380℃의 온도에서 플로우시키어 둥근 표면을 갖는 금속 범프(260')를 형성한다.
이제, 본 발명의 실시예들에 따른 반도체소자의 구조를 도 2g를 다시 참조하여 설명하기로 한다.
도 2g를 다시 참조하면, 반도체기판(도시하지 않음) 상에 금속층간 절연막(210)이 제공된다. 상기 금속층간 절연막(210)의 소정영역 내에 리세스 영역이 제공된다. 상기 리세스 영역의 바닥면은 상기 금속층간 절연막(210)의 상부면보다 낮다. 상기 리세스 영역 내에 금속 패드(220)가 제공되고, 상기 금속 패드(220)는 복 수개의 서브 패드들을 포함한다. 상기 서브 패드들은 평면적으로 보여질 때 복수개의 평행한 라인형 패턴들이거나 2차원적으로 배열된 복수개의 섬 형태의 패턴들일 수 있다. 이와는 달리, 상기 서브 패드들은 평면도로부터 보여질 때 제1 평행한 라인 패턴들 및 상기 제1 평행한 라인 패턴들을 가로지르는 제2 평행한 라인 패턴들을 포함할 수 있다. 즉, 상기 금속 패드는 메쉬형 패턴의 형태를 가질 수 있다. 결과적으로, 상기 서브 패드들 사이에 갭 영역들이 제공되고, 상기 갭 영역들은 상기 서브 패드들의 측벽들을 노출시킨다. 상기 서브 패드들, 즉 상기 금속패드는 구리막일 수 있다.
상기 금속층간 절연막(210) 상에 보호막(230)이 제공된다. 상기 보호막(230)은 상기 갭 영역들 및 상기 서브 패드들을 노출시키는 패드 개구부를 갖는다. 상기 갭 영역들의 내벽들 및 상기 금속 패드(220)의 상부면은 콘포말한 언더범프 금속 패턴(240')으로 덮여진다. 상기 언더범프 금속 패턴(240')은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막일 수 있다.
상기 언더범프 금속 패턴(240') 상에 금속 범프(260')가 제공된다. 상기 금속 범프(260')는 둥근 표면을 가질 수 있으며 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막일 수 있다. 상기 금속 범프(260')는 상기 갭 영역들을 완전히 채운다. 결과적으로, 상기 갭 영역들의 존재에 기인하여 상기 금속 패드(220) 및 상기 언더범프 금속패턴(240') 사이의 접촉면적과 아울러서 상기 언더범프 금속패턴(240') 및 상기 금속 범프(260') 사이의 접촉면적은 제한된 평면적 내에서 극대화될 수 있다. 이에 따라, 상기 금속 패드(220), 상기 언더범프 금속패턴(240') 및 상기 금속 범프(260') 사이의 접착력을 향상시킬 수 있다.
상술한 바와 같이 본 발명의 실시예들에 따르면, 복수개의 서브 패드들로 이루어진 금속 패드가 제공되고, 상기 서브 패드들 사이의 갭 영역들은 언더범프 금속 패턴 및 금속 범프로 채워진다. 이에 따라, 상기 금속 패드가 차지하는 평면적이 감소할지라도, 상기 금속 패드, 언더범프 금속패턴 및 금속 범프 사이의 접촉면적을 극대화시킬 수 있다. 결과적으로, 반도체소자의 집적도가 증가하여 상기 금속 패드의 평면적이 감소할지라도, 상기 금속 범프의 들뜸 현상을 방지할 수 있다.

Claims (10)

  1. 반도체기판 상에 형성된 금속층간 절연막;
    상기 금속층간 절연막의 소정영역에 형성되어 상기 금속층간 절연막의 상부면보다 낮은 바닥면을 갖는 리세스 영역;
    상기 리세스 영역 내에 형성되고 복수개의 서브 패드들로 구성되되, 상기 서브 패드들 사이의 갭 영역들을 제공하는 금속패드;
    상기 금속층간 절연막 상에 형성되되, 상기 금속패드 및 상기 갭 영역들을 노출시키는 패드 개구부를 갖는 보호막;
    상기 패드 개구부에 의해 노출된 상기 금속패드 상에 형성되되, 상기 갭 영역들을 채우는 금속범프; 및
    상기 금속범프 및 상기 금속패드 사이에 개재되고 상기 갭 영역들의 표면 단차를 따라 형성된 콘포말한 언더범프 금속 패턴을 포함하는 반도체소자.
  2. 제 1 항에 있어서,
    상기 복수개의 서브 패드들을 갖는 상기 금속 패드는 평면도로부터 보여질 때 복수개의 평행한 라인형 패턴들(line-shaped patterns), 2차원적으로 배열된 선형 패턴들(island-shaped patterns), 또는 제1 평행한 라인 패턴들 및 상기 제1 평행한 라인 패턴들을 가로지르는 제2 평행한 라인 패턴들로 구성된 메쉬형 패턴인 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서,
    상기 금속 패드는 구리막인 것을 특징으로 하는 반도체소자.
  4. 제 1 항에 있어서,
    상기 언더범프 금속 패턴은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막인 것을 특징으로 하는 반도체소자.
  5. 제 1 항에 있어서,
    상기 금속 범프는 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막인 것을 특징으로 하는 반도체소자.
  6. 반도체기판 상에 금속층간 절연막을 형성하고,
    상기 금속층간 절연막의 소정영역을 부분 식각하여 복수개의 그루브들을 형성하고,
    상기 복수개의 그루브들을 채우는 금속패드를 형성하되, 상기 금속패드는 상기 각 그루브들을 채우는 복수개의 서브 패드들을 갖도록 형성되고,
    상기 금속패드를 갖는 기판 상에 보호막을 형성하고,
    상기 보호막을 패터닝하여 상기 서브 패드들 및 상기 서브 패드들 사이의 상기 금속층간 절연막을 노출시키는 패드 개구부를 형성하고,
    상기 노출된 금속층간 절연막을 식각하여 상기 서브 패드들의 측벽들을 노출시키는 갭 영역들을 형성하고,
    상기 갭 영역들의 내벽들 및 상기 금속패드를 덮는 언더범프 금속 패턴 및 상기 언더범프 금속 패턴 상의 금속 범프를 형성하는 것을 포함하는 반도체소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 복수개의 서브 패드들을 갖는 상기 금속 패드는 평면도로부터 보여질 때 복수개의 평행한 라인형 패턴들(line-shaped patterns), 2차원적으로 배열된 섬형 패턴들(island-shaped patterns), 또는 제1 평행한 라인 패턴들 및 상기 제1 평행한 라인 패턴들을 가로지르는 제2 평행한 라인 패턴들로 구성된 메쉬형 패턴의 형태를 갖도록 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 금속 패드는 구리막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 언더범프 금속 패턴은 크롬, 티타늄 및 티타늄텅스텐(TiW)으로 이루어진 일 군중 선택된 어느 하나와 구리 및 니켈로 이루어진 일 군중 선택된 어느 하나를 함유하는 합금막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제 6 항에 있어서,
    상기 금속 범프는 납(Pb) 및 주석(Sn)의 합금막, 은(Ag) 및 주석(Sn)의 합금막, 금(Au) 및 니켈(Ni)의 합금막, 금막 또는 니켈막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020040106659A 2004-12-15 2004-12-15 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법 KR20060067757A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106659A KR20060067757A (ko) 2004-12-15 2004-12-15 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106659A KR20060067757A (ko) 2004-12-15 2004-12-15 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060067757A true KR20060067757A (ko) 2006-06-20

Family

ID=37162281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106659A KR20060067757A (ko) 2004-12-15 2004-12-15 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060067757A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
KR20100118845A (ko) * 2009-04-29 2010-11-08 주식회사 동부하이텍 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
US8816499B2 (en) 2012-05-24 2014-08-26 Samsung Electronics Co., Ltd. Electrical interconnections of semiconductor devices and methods for fabricating the same
US9137886B2 (en) 2012-01-13 2015-09-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
CN109950270A (zh) * 2019-03-27 2019-06-28 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
US11393767B2 (en) 2020-01-21 2022-07-19 Samsung Electronics Co., Ltd. Semiconductor package and package-on-package devices including same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827667B1 (ko) * 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
KR20100118845A (ko) * 2009-04-29 2010-11-08 주식회사 동부하이텍 반도체 소자의 본딩 패드 구조 및 패드 형성 방법
US9137886B2 (en) 2012-01-13 2015-09-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US8816499B2 (en) 2012-05-24 2014-08-26 Samsung Electronics Co., Ltd. Electrical interconnections of semiconductor devices and methods for fabricating the same
CN109950270A (zh) * 2019-03-27 2019-06-28 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
CN109950270B (zh) * 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
US11393767B2 (en) 2020-01-21 2022-07-19 Samsung Electronics Co., Ltd. Semiconductor package and package-on-package devices including same

Similar Documents

Publication Publication Date Title
KR100884238B1 (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
KR102410018B1 (ko) 반도체 패키지
KR100605314B1 (ko) 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
KR100470386B1 (ko) 멀티-칩패키지
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
US20070170566A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board, and Electronic Instrument
US20220068896A1 (en) Semiconductor package including a redistribution structure
JPH11297873A (ja) 半導体装置およびその製造方法
KR20170074294A (ko) 반도체 패키지
KR101010658B1 (ko) 반도체 소자 및 범프 형성방법
KR100833194B1 (ko) 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
TWI375501B (en) Circuit board and fabrication method thereof and chip package structure
KR20060067757A (ko) 복수개의 서브패드들로 구성된 금속패드 및 범프를 갖는반도체소자 및 그 제조방법
US20090020878A1 (en) Semiconductor packages and methods of fabricating the same
EP1003209A1 (en) Process for manufacturing semiconductor device
US11876064B2 (en) Semiconductor structure and manufacturing method thereof
KR20090117380A (ko) 반도체 디바이스 및 그 제조 방법
JP4282514B2 (ja) 半導体装置の製造方法
US20070035022A1 (en) Semiconductor device and method of manufacturing the same
JP3972211B2 (ja) 半導体装置及びその製造方法
CN113823616A (zh) 导电柱凸块及其制造方法
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS6322464B2 (ko)
JP2016219749A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination