JPH11297873A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11297873A
JPH11297873A JP10101522A JP10152298A JPH11297873A JP H11297873 A JPH11297873 A JP H11297873A JP 10101522 A JP10101522 A JP 10101522A JP 10152298 A JP10152298 A JP 10152298A JP H11297873 A JPH11297873 A JP H11297873A
Authority
JP
Japan
Prior art keywords
pedestal
resist film
semiconductor device
external terminal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10101522A
Other languages
English (en)
Inventor
Terunao Hanaoka
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10101522A priority Critical patent/JPH11297873A/ja
Publication of JPH11297873A publication Critical patent/JPH11297873A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装の際に半田ボールに作用する剪断応力を
緩和する。 【解決手段】 半導体素子３０は、素子本体１４の外部
端子に銅からなる台座３２が形成してあって、半田ボー
ル１８が台座を覆うように設けてある。台座３２は、上
面に複数の凸部３４と凹部３６とを有する。これらの凸
部３４と凹部３６とは、帯状、市松模様状または同心円
状に形成してあり、半田ボール１８との結合面積を大き
くしてある。凸部３４は、半田ボール１８を溶融して半
導体素地３０を基板に実装した際に、半田（半田ボール
１８）に作用する剪断応力によって撓んで変形し、剪断
応力の一部を吸収して応力を緩和する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にボールグリッドアレイ（ＢＧＡ）のように外部
接続端子に半田ボールを固着した半導体装置およびその
製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化、小型化が
強く要請されており、チップ程度の大きさのパッケー
ジ、いわゆるチップサイズパッケージ（ＣＳＰ）の開発
が行なわれている。このような小型のパッケージにおい
ては、多ピン（多端子）化を図るために、半導体素子や
パッケージの能動面に外部接続端子をマトリックス状に
配置し、外部接続端子に半田ボールを固着している。図
７は、半田ボールを有する従来の半導体素子の一部を示
したものである。
【０００３】図７おいて、半導体素子１０は、素子本体
１４の表面の外部接続端子と対応した位置に台座１２が
銅の薄層によって形成してある。また、素子本体１４の
表面には、台座１２の周縁部を覆っているソルダレジス
ト１６が設けてある。そして、台座１２のソルダレジス
ト１６に覆われていない部分には、半田ボール１８が固
着してある。
【０００４】ところで、ＣＳＰなどの半導体装置におい
ては、高集積化、多ピン化を図るために台座１２や半田
ボール１８の大きさが直径で２００〜３００μｍ程度に
制約される。このため、台座１２と半田ボール１８との
接合面積が小さくなり、両者の結合力が不足して半導体
素子１０を基板に実装したときに、半導体チップ１０と
実装基板との熱膨張率の相違から半田ボール１８に大き
な剪断応力が作用し、半田ボール１８が台座１２から剥
離する問題を生ずる。そこで、半田ボール１８と台座１
２との結合力を高めるために、図８のような構造の端子
が提案されている。
【０００５】すなわち、ソルダレジスト１６を台座１２
に被せずに、台座１２とソルダレシズト１６との間に間
隙２０を形成し、半田ボール１８の下部が台座１２の側
面を覆うようにし、半田ボール１８と台座１２との接合
面積を大きくするとともに、実装の際に半田ボール１８
に作用する剪断応力を台座１２を介して素子本体１４に
よって受けるようにしている。
【０００６】
【発明が解決しようとする課題】ところが、上記した従
来の半導体装置においては、半導体素子１０の基板への
実装の際に、半田ボール１８に作用する剪断応力を台座
１２を介して素子本体１４に伝達するようになってい
て、半田ボール１８に作用する剪断応力を緩和する構造
を有していいないため、また台座１２と半田ボール１８
との結合力が充分でないため、半田ボール１８にクラッ
クを生じたり、台座１２が素子本体１４から剥がれた
り、素子本体１４が欠けるなどして充分な信頼性を得る
ことができない。
【０００７】本発明は、前記従来技術の欠点を解消する
ためになされたもので、実装の際に半田ボールに作用す
る剪断応力を緩和することを目的としている。
【０００８】また、本発明は、半田ボールと台座との結
合力を大きくすることを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置は、外部接続端子に半田
ボールを固着した半導体装置において、前記半田ボール
を固着する台座の表面に凸部または凹部を形成した構成
となっている。このように構成した半導体装置は、半田
ボールを溶融して半導体装置を基板に実装したときに、
半導体装置と実装基板との熱膨張率の相違による半田
（半田ボール）に作用する剪断応力により凸部、または
凹部を形成している周囲の凸状部が変形することにより
剪断応力の一部を吸収するため、剪断応力が緩和され、
半田にクラックが生じたり、または台座が剥がれたり半
導体装置に欠けを生じたりするのを防止することができ
る。また、台座に凸部または凹部を形成したことによ
り、台座と半田ボールとの結合面積（接触面積）を大き
くなって両者の結合力が大きくなるとともに、半田に作
用する剪断応力を分散することができ、半田にクラック
などが生ずるのを防止することができる。
【００１０】凸部または凹部を複数設けることにより、
台座と半田ボールとの結合面積をより大きくなって両者
の結合力を高めることができる。複数の凸部を剣山状
に、すなわち凸部のアスペクトを大きくすると、半田に
作用する剪断応力によって凸部が容易に撓むため、剪断
応力の緩和効果をより大きくすることができる。また、
台座を茸状に形成すると、台座全体が撓んで半田に作用
する剪断応力を緩和することができるばかりでなく、台
座に傘部が形成されるため、剪断応力によって半田が台
座から剥離するようなことがない。
【００１１】そして、上記の半導体装置を製造する方法
は、外部端子を有する能動面に導電性金属層を形成する
工程と、前記金属層の上に第１のレジスト膜を設けてパ
ターニングし、前記外部端子に対応した部分以外の前記
金属層を露出させる工程と、前記金属層の露出部をエッ
チングして除去したのち、第１のレジスト膜を取り去る
外部端子位置に前記金属層からなる台座を形成する工程
と、前記能動面の上部に第２のレジスト膜を設けてパタ
ーニングし、前記台座の上の一部にのみ前記第２のレジ
スト膜を残す工程と、前記台座をハーフエッチングした
のち、第２のレジスト膜を除去して台座の上面に凸部ま
たは凹部を形成する工程と、前記台座を覆って半田ボー
ルを設ける工程と、を有する構成にしてある。これによ
り、台座の上面に凹凸が形成され、台座と半田ボールと
の接触面積が大きくなって両者の結合力を向上できると
ともに、実装時に半田に作用する剪断能力を緩和するこ
とができる。
【００１２】また、本発明に係る半導体装置の製造方法
は、外部端子を有する能動面に導電性金属層を形成する
工程と、前記金属層の上に第１のレジスト膜を設けてパ
ターニングし、前記外部端子と対応した部分の一部にの
み第１のレジスト膜を残す工程と、前記金属層をハーフ
エッチングしたのち、前記第１のレジスト膜を除去する
工程と、前記能動面の上部に第２のレジスト膜を設けて
パターニングし、前記外部端子に対応した部分以外の前
記金属層を露出させる工程と、前記金属層の露出部をエ
ッチングして除去したのち、第２のレジスト膜を取り去
って外部端子位置に凸部または凹部を有する台座を形成
する工程と、前記台座を覆って半田ボールを設ける工程
と、を有する構成にした。
【００１３】さらに、本発明に係る半導体装置の製造方
法は、外部端子を有する能動面に導電性金属薄膜を形成
する工程と、前記金属薄膜の上に第１のレジスト膜を設
けてパターニングし、前記外部端子に対応した部分の前
記金属薄膜を露出させる工程と、前記金属薄膜の露出部
に導電性金属を堆積して金属堆積層を形成したのち、前
記第１のレジスト膜を除去する工程と、前記能動面の上
部に第２のレジスト膜を形成してパターニングし、前記
金属堆積層の一部にのみ前記第２のレジスト膜を残す工
程と、前記金属堆積層の露出部をハーフエッチングする
とともに、前記金属薄膜の露出部をエッチングして除去
したのち、前記第２のレジスト膜を取り去って外部端子
位置に凸部または凹部を有する台座を形成する工程と、
前記台座を覆って半田ボールを設ける工程と、を有する
構成となっている。
【００１４】さらに、本発明に係る半導体装置の製造方
法は、外部端子を有する能動面に導電性金属薄膜を形成
する工程と、前記金属薄膜の上に第１のレジスト膜を設
けてパターニングし、前記外部端子に対応した部分以外
の前記金属薄膜を露出させる工程と、前記金属薄膜の露
出部をエッチングして除去したのち、前記第１のレジス
ト膜を取り除く工程と、前記能動面の上部に第２のレジ
スト膜を設けてパターニングし、前記外部端子と対応し
た位置の前記金属薄膜を露出させる工程と、露出させた
前記金属薄膜の上に導電性金属を前記第２のレジスト膜
の上部までメッキしたのち、第２のレジスト膜を除去し
て外部端子位置にメッキした前記導電性金属による台座
を形成する工程と、前記台座を覆って半田ボールを設け
る工程と、を有する構成にしてある。これにより、茸状
の台座を形成することができ、台座と半田ボールとの結
合力を高めることができ、また実装時における半田に作
用する剪断応力の緩和とことができる。
【００１５】
【発明の実施の形態】本発明に係る半導体装置およびそ
の製造方法の好ましい実施の形態を、添付図面に従って
詳細に説明する。
【００１６】図１は、本発明の実施の形態に係る半導体
装置の要部説明図であって、（ａ）はその断面図、
（ｂ）は台座の平面図であり、（Ｃ）、（ｄ）はそれぞ
れ台座に形成した凹凸の他の例を示す平面図である。
【００１７】図１（ａ）において、半導体装置となる半
導体素子３０は、能動面の外部端子に銅からなる台座３
２が形成してあるとともに、台座３２の周囲にソルダレ
ジスト１６が設けてあって、台座３２とソルダレジスト
１６との間に間隙２０が形成されている。そして、台座
３２には、上面と側面とを覆うように半田ボール１８が
固着してある。また、台座３２は、上面に複数の凸部３
４が形成してあって、半田ボール１８との接触面積（結
合面積）が大きくしてある。凸部３４と、凸部間の凹部
３６とは、同図（ｂ）に示したように、帯状に形成して
ある。そして、この実施の形態の場合、台座３２の直径
が２００〜３００μｍ程度の大きさとなっていて、凸部
３４と凹部３６とは、幅が同じに形成してあって、幅の
寸法が２０〜５０μｍにしてある。
【００１８】このように構成した実施の形態において
は、リフロー炉などによって半田ボールを溶融して半導
体素子３０を図示しない実装基板に実装した場合、冷却
時に半導体素子３０と実装基板との熱膨張率の相違によ
って半田（半田ボール１８）に剪断応力が作用すると、
凸部３４が撓み変形して剪断応力の一部を吸収し、剪断
応力を緩和する。このため、半田にクラックが発生した
り、台座３２が素子本体１４から剥がれたり、素子本体
１４が欠けたりするのを防止することができる。しか
も、台座３２の上面に複数の凹凸を設けたことにより、
台座３２と半田ボール１８との結合面積を大幅に大きく
なって両者の結合力が増し、半田が剥離するなどの事故
をなくすことができるばかりでなく、半田に作用する剪
断応力を分散でき、半田にクラックが生ずるのを防止で
きる。
【００１９】なお、台座３２に形成する凸部３４（また
は凹部３６）は、同図（ｃ）に示したように市松模様状
に形成してもよいし、同図（ｄ）に示したように同心円
状に形成してもよい。そして、前記実施の形態において
は、半導体素子３０の外部端子に凹凸を有する台座３２
を設けた場合について説明したが、ＢＧＡなどのパッケ
ージの外部接続端子に対しても適用することができる。
【００２０】図２（ａ）〜（ｄ）は、台座の他の実施形
態の示したものである。図２（ａ）に示した台座４０
は、上面の中心部に円柱状の凸部４２が形成してある。
この台座４０においては、半田に剪断応力が作用する
と、中心部の凸部４２が撓んで剪断応力の一部を吸収し
て応力を緩和する。さらに、同図（ｂ）に示した台座４
４は、上面の中央部が凹部４６となっていて、周縁部が
凸部４８となっている。そして、この台座４４は、半田
に剪断応力が作用すると、周縁部の凸部４８が変形して
剪断応力を吸収、緩和する。
【００２１】図２（ｃ）に示した台座５０は、軸部５２
と軸部５２の上部に傘部５４とを有する茸状に形成して
ある。この台座５０は、全体が撓むことによって剪断応
力を緩和する。なお、台座５０は、詳細を後述するよう
に、メッキによって容易に形成することができる。
【００２２】図２（ｄ）に示した台座６０は、凹部６２
と凸部６４とを交互に形成するとともに、凹部６２を深
く形成してアスペクト比を大きくし、いわゆる剣山状に
形成したものである。この台座６０は、実施の形態の場
合、直径Ｄが２００〜３００μｍであって、素子本体１
４の表面からの基部６６の高さｈが５〜２０μｍ、凸部
６４の高さ（凹部６２の深さ）Ｈが２０〜１００μｍ、
凸部６４の一辺の長さＬが２０〜５０μｍに形成してあ
る。これにより、凸部６４が半田に作用する剪断応力に
よって容易に撓むため、大きな応力緩和効果を得ること
ができる。
【００２３】図３は、上記した半導体素子３０の製造方
法の実施形態の一例を示した説明図である。まず、同図
（ａ）に示したように、素子本体１４の能動面に銅層７
０を堆積する。この銅層７０は、実施の形態の場合、素
子本体１４の表面にスパッタリングにより１０００〜７
０００オングストローム程度の銅の薄膜を形成したの
ち、銅の薄膜の上に銅メッキを所定の厚さ堆積したもの
で、全体として５０〜１００μｍ程度の厚さを有してい
る。
【００２４】その後、銅層７０の表面に第１のレジスト
膜であるフォトレジスト７２を塗布し、パターニングし
て素子の外部端子に対応した台座を形成する部分以外の
フォトレジスト７２を除去して銅層７０を露出させる
（同図（ｂ））。次に、露出させた銅層７０をエッチン
グして銅からなる台座３２を形成したのち（同図
（ｃ））、台座３２の上に残っていたフォトレジスト７
２を除去する（同図（ｄ））。さらに、図３（ｅ）に示
したように、素子本体１４の上部に第２のレジスト膜で
あるフォトレジスト７４を塗布してパターニングし、台
座３２の上の凸部を形成する部分にだけフォトレジスト
７４を残す。その後、台座３２をハーフエッチングして
凹部３６を所定の深さに形成し、フォトレジスト７４を
除去して上面に凸部３４と凹部３６とが形成された台座
３２にする（同図（ｆ））。次に、同図（ｇ）に示した
ように、台座３２を覆って半田ボール１８を設けて半導
体素子３０とする。
【００２５】なお、必要に応じて台座３２のと素子本体
１４との間に、クロム（Ｃｒ）やチタン（Ｔｉ）、チタ
ン−タングステン合金（ＴｉＷ）、またはニッケル（Ｎ
ｉ）などのバリアメタルを設けることができる。
【００２６】図４は、製造方法の他の実施形態を示した
ものである。この製造方法は、まず素子本体１４の表面
に前記と同様にして銅層７０を所定の厚さ堆積したのち
（図４（ａ））、銅層７０の表面に第１のレジスト膜で
あるフォトレジスト７２を塗布してパターニングし、台
座の凸部に対応した部分のフォトレジスト７２のみを残
す（同図（ｂ））。その後、銅層７０の露出している部
分をハーフエッチングしたのち、残っているフォトレジ
スト７２を除去して台座を設ける位置に凸部３４と凹部
３６とを形成する（同図（ｃ））。次に、同図（ｄ）に
示したように、銅層７０の表面に第２のレジスト膜とな
るフォトレジスト７４を塗布し、パターニングして台座
を形成する部分以外のフォトレジスト７４を除去して銅
層７０を露出させる。次に、露出した銅層７０をエッチ
ングして除去したのち、台座形成部のフォトレジスト７
４を除去して凹凸を有する台座３２を形成する（同図
（ｅ））。その後、同図（ｆ）に示したように、台座３
２を覆って半田ボール１８を設ける。
【００２７】図５は、さらに他の実施の形態に係る半導
体装置の製造方法を示したものである。この製造方法
は、図５（ａ）に示したように、まず素子本体１４の表
面にスパッタリングによって銅の薄膜７６を形成する。
この銅薄膜７６の厚さは、１０００〜７０００オングス
トロームであってよい。その後、銅薄膜７６の上にフォ
トレジスト７２を塗布してパターニングし、台座を形成
する位置のフォトレジスト７２を除去する（同図
（ｂ））。さらに、同図（ｃ）に示したように、フォト
レジスト７２を除去した部分に銅をメッキしてメッキ層
７８を形成したのち、フォトレジスト７２を除去する
（同図（ｄ））。
【００２８】次に、図５（ｅ）に示したように、素子本
体１４の上部にフォトレジスト７４を塗布してパターニ
ングし、銅メッキ層７８に形成する凸部に対応した部分
にのみフォトレジスト７４を残す。そして、露出してい
る銅薄膜７６をエッチングして除去するとともに、銅メ
ッキ層７８をハーフエッチングしたのち、銅メッキ層７
８上のフォトレジスト７４を除去し、上面に凸部３４と
凹部３６とを有する台座３２を形成する（同図
（ｆ））。その後、前記と同様にして台座３２を覆って
半田ボール１８を設けて半導体素子３０を完成させる。
【００２９】図６は、茸状の台座を有する半導体装置の
製造方法の実施形態を示したものである。まず、図６
（ａ）に示したように、素子本体１４の表面にスパッタ
リングによって銅の薄膜７６を形成する。次に、銅薄膜
７６の上に第１のレジスト膜となるフォトレジスト７２
を塗布してパターニングし、素子本体１４の外部端子と
対応した部分以外の銅薄膜７６を露出させる（同図
（ｂ））。その後、同図（ｃ）に示したように、銅薄膜
７６の露出部をエッチングして除去したのち、外部端子
との対応位置に残したフォトレジスト膜７２を除去す
る。さらに、素子本体１４の上部に第２のレジスト膜と
なるフォトレジスト７４を塗布してパターニングし、銅
薄膜７６上部のフォトレジスト７４を除去して銅薄膜７
６を露出させる（同図（ｄ））。
【００３０】次に、露出させた銅薄膜７６の上に銅のメ
ッキを施して銅メッキ層８０を形成する（図６
（ｅ））。この銅メッキ層８０は、図に示されているよ
うに、フォトレジスト７４の上部に盛り上がるまで行な
う。これにより、銅メッキ層８０は、フォトレジスト７
４の上面の孔８２の周囲に広がって茸状になる。そし
て、銅のメッキ層８０が茸状に形成されたならば、洗
浄、乾燥したのち、フォトレジスト７４を除去し、茸状
の台座５０を形成する。その後、台座５０を覆って半田
ボール１８を設ける。
【００３１】
【発明の効果】以上に説明したように、本発明によれ
ば、半田ボールを固着する台座に凸部または凹部を設け
たことにより、半田ボールを溶融して半導体装置を基板
に実装したときに、半導体装置と実装基板との熱膨張率
の相違による半田（半田ボール）に作用する剪断応力に
より凸部、または凹部を形成している周囲の凸状部が変
形して剪断応力の一部を吸収するため、剪断応力が緩和
され、半田にクラックが生じたり、または台座が剥がれ
たり半導体装置に欠けを生じたりするのを防止すること
ができる。また、台座に凸部または凹部を形成したこと
により、台座と半田ボールとの結合面積（接触面積）を
大きくなって両者の結合力が大きくなるとともに、半田
に作用する剪断応力を分散することができ、半田にクラ
ックなどが生ずるのを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の要部説
明図である。
【図２】本発明の他の実施形態に係る台座の説明図であ
る。
【図３】実施の形態に係る半導体装置の製造方法の一例
を示す説明図である。
【図４】他の実施形態に係る半導体装置の製造方法の説
明図である。
【図５】さらに他の実施の形態に係る半導体装置の製造
方法の説明図である。
【図６】実施の形態に係る茸状台座を有する半導体装置
の製造方法の説明図である。
【図７】従来の半田ボールを有する半導体素子の要部説
明図である。
【図８】半田ボールを設けた従来の他の半導体素子の要
部説明図である。
【符号の説明】
１４ 素子本体 １８ 半田ボール ３０ 半導体素子 ３２ 台座 ３４ 凸部 ３６ 凹部 ４０、４４、５０、６０ 台座 ４２、４８、６４ 凸部 ４６、６２ 凹部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 外部接続端子に半田ボールを固着した半
    導体装置において、前記半田ボールを固着する台座の表
    面に凸部または凹部を形成したことを特徴とする半導体
    装置。
  2. 【請求項２】 前記凸部または前記凹部は、複数設けて
    あることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記複数の凸部は、剣山状に形成してあ
    ることを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 前記台座は、茸状に形成してあることを
    特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 外部端子を有する能動面に導電性金属層
    を形成する工程と、前記金属層の上に第１のレジスト膜
    を設けてパターニングし、前記外部端子に対応した部分
    以外の前記金属層を露出させる工程と、 前記金属層の露出部をエッチングして除去したのち、第
    １のレジスト膜を取り去る外部端子位置に前記金属層か
    らなる台座を形成する工程と、 前記能動面の上部に第２のレジスト膜を設けてパターニ
    ングし、前記台座の上の一部にのみ前記第２のレジスト
    膜を残す工程と、 前記台座をハーフエッチングしたのち、第２のレジスト
    膜を除去して台座の上面に凸部または凹部を形成する工
    程と、 前記台座を覆って半田ボールを設ける工程と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 外部端子を有する能動面に導電性金属層
    を形成する工程と、 前記金属層の上に第１のレジスト膜を設けてパターニン
    グし、前記外部端子と対応した部分の一部にのみ第１の
    レジスト膜を残す工程と、 前記金属層をハーフエッチングしたのち、前記第１のレ
    ジスト膜を除去する工程と、 前記能動面の上部に第２のレジスト膜を設けてパターニ
    ングし、前記外部端子に対応した部分以外の前記金属層
    を露出させる工程と、 前記金属層の露出部をエッチングして除去したのち、第
    ２のレジスト膜を取り去って外部端子位置に凸部または
    凹部を有する台座を形成する工程と、 前記台座を覆って半田ボールを設ける工程と、 を有することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 外部端子を有する能動面に導電性金属薄
    膜を形成する工程と、 前記金属薄膜の上に第１のレジスト膜を設けてパターニ
    ングし、前記外部端子に対応した部分の前記金属薄膜を
    露出させる工程と、 前記金属薄膜の露出部に導電性金属を堆積して金属堆積
    層を形成したのち、前記第１のレジスト膜を除去する工
    程と、 前記能動面の上部に第２のレジスト膜を形成してパター
    ニングし、前記金属堆積層の一部にのみ前記第２のレジ
    スト膜を残す工程と、 前記金属堆積層の露出部をハーフエッチングするととも
    に、前記金属薄膜の露出部をエッチングして除去したの
    ち、前記第２のレジスト膜を取り去って外部端子位置に
    凸部または凹部を有する台座を形成する工程と、 前記台座を覆って半田ボールを設ける工程と、 を有することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 外部端子を有する能動面に導電性金属薄
    膜を形成する工程と 、前記金属薄膜の上に第１のレジスト膜を設けてパター
    ニングし、前記外部端子に対応した部分以外の前記金属
    薄膜を露出させる工程と、 前記金属薄膜の露出部をエッチングして除去したのち、
    前記第１のレジスト膜を取り除く工程と、 前記能動面の上部に第２のレジスト膜を設けてパターニ
    ングし、前記外部端子と対応した位置の前記金属薄膜を
    露出させる工程と、 露出させた前記金属薄膜の上に導電性金属を前記第２の
    レジスト膜の上部までメッキしたのち、第２のレジスト
    膜を除去して外部端子位置にメッキした前記導電性金属
    による台座を形成する工程と、 前記台座を覆って半田ボールを設ける工程と、 を有することを特徴とする半導体装置の製造方法。
JP10101522A 1998-04-13 1998-04-13 半導体装置およびその製造方法 Withdrawn JPH11297873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10101522A JPH11297873A (ja) 1998-04-13 1998-04-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10101522A JPH11297873A (ja) 1998-04-13 1998-04-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11297873A true JPH11297873A (ja) 1999-10-29

Family

ID=14302837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10101522A Withdrawn JPH11297873A (ja) 1998-04-13 1998-04-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11297873A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101614A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法
US6894394B2 (en) 2003-03-20 2005-05-17 Seiko Epson Corporation Semiconductor device, circuit board, electronic apparatus, and method for manufacturing semiconductor device
US6897127B2 (en) 2002-10-15 2005-05-24 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
US6924558B2 (en) 2002-10-11 2005-08-02 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US6958527B2 (en) 2002-10-11 2005-10-25 Seiko Epson Corporation Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
JP2006054467A (ja) * 2004-08-14 2006-02-23 Samsung Electronics Co Ltd 基板のソルダーボールの形成方法及び基板
US7067929B2 (en) 2003-03-20 2006-06-27 Seiko Epson Corporation Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7176572B2 (en) 2002-10-15 2007-02-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7183645B2 (en) 2003-03-20 2007-02-27 Seiko Epson Corporation Semiconductor device with external terminal joined to concave portion of wiring layer
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
JP2008218483A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
WO2008139616A1 (ja) * 2007-05-14 2008-11-20 Fujitsu Limited 配線板に実装可能な電子部品及びその製造方法
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
US7605464B2 (en) 2007-01-19 2009-10-20 Seiko Epson Corporation Semiconductor device
US7670859B2 (en) 2005-10-21 2010-03-02 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
CN103247587A (zh) * 2012-02-09 2013-08-14 台湾积体电路制造股份有限公司 互连止裂器结构及方法
US10453815B2 (en) 2012-04-20 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924558B2 (en) 2002-10-11 2005-08-02 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US6958527B2 (en) 2002-10-11 2005-10-25 Seiko Epson Corporation Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
US7144760B2 (en) 2002-10-15 2006-12-05 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment
US7294933B2 (en) 2002-10-15 2007-11-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US6897127B2 (en) 2002-10-15 2005-05-24 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
US7176572B2 (en) 2002-10-15 2007-02-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7271084B2 (en) 2003-01-10 2007-09-18 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US7067929B2 (en) 2003-03-20 2006-06-27 Seiko Epson Corporation Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
US7183645B2 (en) 2003-03-20 2007-02-27 Seiko Epson Corporation Semiconductor device with external terminal joined to concave portion of wiring layer
US6894394B2 (en) 2003-03-20 2005-05-17 Seiko Epson Corporation Semiconductor device, circuit board, electronic apparatus, and method for manufacturing semiconductor device
JP2005101614A (ja) * 2003-09-23 2005-04-14 Samsung Electronics Co Ltd 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法
US7164208B2 (en) 2004-01-20 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2006054467A (ja) * 2004-08-14 2006-02-23 Samsung Electronics Co Ltd 基板のソルダーボールの形成方法及び基板
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US7670859B2 (en) 2005-10-21 2010-03-02 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
US7605464B2 (en) 2007-01-19 2009-10-20 Seiko Epson Corporation Semiconductor device
JP2008218483A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
WO2008139616A1 (ja) * 2007-05-14 2008-11-20 Fujitsu Limited 配線板に実装可能な電子部品及びその製造方法
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
CN103247587A (zh) * 2012-02-09 2013-08-14 台湾积体电路制造股份有限公司 互连止裂器结构及方法
US10340226B2 (en) 2012-02-09 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US11257767B2 (en) 2012-02-09 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US10453815B2 (en) 2012-04-20 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections

Similar Documents

Publication Publication Date Title
JPH11297873A (ja) 半導体装置およびその製造方法
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US7129579B2 (en) Semiconductor apparatus and method for fabricating the same
US6462426B1 (en) Barrier pad for wafer level chip scale packages
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
KR100376357B1 (ko) 반도체장치
US8097941B2 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
US7122459B2 (en) Semiconductor wafer package and manufacturing method thereof
KR20050039230A (ko) 초박형 플립칩 패키지의 제조방법
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US8294266B2 (en) Conductor bump method and apparatus
US7300864B2 (en) Method for forming solder bump structure
US20070158837A1 (en) Semiconductor device
CN113611680B (zh) 防脱凸块封装结构及其制备方法
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP3173488B2 (ja) 半導体集積回路装置及びその製造方法
JP3518185B2 (ja) 突起電極の構造及びその形成方法
US7015130B2 (en) Method for making UBM pads and bumps on wafer
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100336769B1 (ko) 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
US20050181538A1 (en) Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof
JPH11233669A (ja) 半導体装置の製造方法
JP2008091774A (ja) 半導体装置
US7144801B2 (en) Bumping process to increase bump height

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040129