JP2011198796A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011198796A JP2011198796A JP2010060644A JP2010060644A JP2011198796A JP 2011198796 A JP2011198796 A JP 2011198796A JP 2010060644 A JP2010060644 A JP 2010060644A JP 2010060644 A JP2010060644 A JP 2010060644A JP 2011198796 A JP2011198796 A JP 2011198796A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- electrode pad
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】半導体装置31は、回路基板1の所定位置に形成された電極パッド10を有し、電極パッド10には、半導体装置21のハンダバンプ26が接合されている。ハンダバンプ26は、半導体装置21の電極25上に形成され、そのハンダ材料には鉛フリーハンダが用いられている。回路基板1の電極パッド10は、複数の凸部10Aと溝10Bが形成されており、ハンダバンプ26は、その一部が電極パッド10の溝10Bを埋めるように入り込んでいる。
【選択図】図4A
Description
本発明は、このような事情に鑑みてなされたものであり、鉛フリーハンダを用いた場合の信頼性を向上させることを目的とする。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
(第1の実施の形態)
まず、回路基板上に電極パッドを形成する工程を説明する。
最初に、図1Aの側面図に示すように、回路基板1の上面にCuからなる導電性膜2を電解めっきにより形成する。回路基板1としては、例えば、ガラスエポキシ樹脂を用いる。続いて、導電性膜2の上にレジスト膜を塗布し、硬化させた後に露光及び現像してレジストパターン4を形成する。そしてレジストパターン4をマスクにして導電性膜2をパターニングする。これにより、図1Bに示すように、回路基板1の上の所定位置に、例えば、直径0.6mmの円形の導電層3が形成される。
まず、導電層3の上及び回路基板1の上にレジスト膜を塗布し、硬化させた後に露光及び現像してレジストパターン5を形成する。図2Aの平面図に示すように、レジストパタ
ーン5は、導電層3の上に複数の開口部5Aを有する。開口部5Aは、中央の円形部と、円形部を中心にして同心円状に配置された3つの円環とからなる。なお、円環の数は、3つに限定されない。そして、レジストパターン5の開口部5Aから露出する導電層3の上にCuからなるめっき層7を電解めっき法により例えば10μm以上の膜厚に形成する。
ここで、図2Bに示すように、電極パッド10の表面に形成される凸部10Aは、径の異なる複数の円環からなる。また、凸部10Aの間は、導電層3が露出する溝10Bになる。図1Dに示すように、凸部10Aの間に形成される同心円状の溝10Bは、その深さH1が例えば約10μm以上で、幅D1は例えば10μm以上である。
また、図2Cに示すように、電極パッド10は、回路基板1上に、所定の間隔、例えば200μm〜600μmの間隔で複数形成される。なお、電極パッド10の数及び配列は、図2Cに限定されない。なお、図2Cでは、図2Bの電極パッド10が縮小して描かれている。
最初に、電極パッド10以外の領域の回路基板1の上面をレジストパターン(不図示)で覆う。次いで、電極パッド10の上に、第1の金属層12を形成する。第1の金属層12は、例えば、電解めっき法により形成される。第1の金属層12は、元素周期律表においてVIII族に属する遷移金属元素であるNiから形成される。そのめっき条件は、例えば、めっき槽内のめっき液の温度を90℃にし、通電時間を2分間にする。これにより、電極パッド10の上に第1の金属層12が、1μm〜2μmの膜厚で、電極パッド10の凹凸形状に倣って形成される。なお、第1の金属層12は、無電解めっき法により形成しても良い。
第1のSn層13Aは、第1の金属層12の上に無電解めっき法により、例えば、1〜2μmの膜厚に形成する。第1のSn層13Aは、第1の金属層12が積層された電極パッド10の凹凸形状に倣って形成される。
続いて、第1のSn層13Aの上に第2のSn層13Bを電解めっき法によって、10μm以上の膜厚に形成する。第2のSn層13Bは、第1のSn層13A及び第1の金属層12が積層された電極パッド10の凹凸形状に倣って形成される。なお、第2のSn層13Bは、無電界めっき法又は置換型無電界めっき法により形成しても良い。
ここで、半導体装置21には、エリアアレイ型と呼ばれるBGA(Ball Grid Array)やCSP(Chip Size Package)などの半導体パッケージが用いられている。この半導体装置21は、例えば、ガラスエポキシ基板などのインターポーザと呼ばれる基板22を有する。基板22の一方の面には、半導体回路が形成された半導体チップ20(半導体素子)が取り付けられると共に、プラスチック製のケース23が装着されることで半導体チップ20が保護されている。なお、半導体装置21は、樹脂で半導体チップ20を封止しても良い。また、ケース23や樹脂を設けずに、ベアの基板22のみでも良い。
続いて、半導体装置21を搭載した回路基板1を、コンベア炉に入れて加熱する。加熱条件は、例えば、最高温度を250℃とし、ハンダバンプ26の融点である約217℃以上の温度が約2分維持されるようにする。これにより、ハンダバンプ26が溶融して、ハンダバンプ26と回路基板1の電極パッド10とが接合される。これにより、半導体装置21の電極25と、回路基板1の電極パッド10とが電気的に接続される。なお、このようにして製造された半導体装置31には、他の電子部品などを実装することも可能である。
まず、図1A及び図1Bと同様に、回路基板1上に導電性膜2をパターニングして導電層3を形成する。次に、導電性膜2の上及び回路基板1の上にレジスト膜を塗布し、硬化させた後に露光及び現像してレジストパターンを形成する。図5Aに示すように、レジストパターン41は、四角形の開口部41Aが等間隔に複数配列されている。そして、レジストパターン41の開口部41Aから露出する導電層3にCuからなるめっき層42を電解めっき法により10μm以上の膜厚に形成する。この後、レジストパターン41を例えばアッシング又は溶剤により除去する。これにより、図5B及び図6Aに示すように、表面に凹凸が形成された電極パッド50が形成される。
なお、電解めっき用の電極として、銅シード層を形成し、最後に除去するが、第1の実施の形態と同様であるので、説明は省略する。
されており、電極パッド10とハンダバンプ26の境界には金属間化合物層63が形成されている。金属間化合物層63は、電極パッド50の表面形状に倣った凹凸形状を有する。第1の金属層12を形成するVIII族に属する遷移金属元素が、電極パッド50のCuとハンダバンプ26のSnの間の拡散及び反応を低減させるので、金属間化合物層63の成長が抑制され、その膜厚は薄い。
図8に示す電極パッド70は、導電層3の上に、めっき層71からなる凸部70Aが平行なラインとして複数形成されている。凸部70Aの間には、複数の溝70Bが並列に形成されており、ここから導電層3が露出している。つまり、電極パッド70の溝70Bは、直線状で、かつ交差せずに一方向に向けて形成されている。このような電極パッド70では、ライン状に配列された凹凸形状によって、ハンダバンプ26と電極パッド70の接触面積が増えると共に、ハンダバンプ26に電極パッド70が楔のように入り込む。これにより、ハンダ接合部のせん断方向の応力、すなわち衝撃に対する強度が高まる。
例えば、めっき層7、24を凸状に形成する代わりに、導電層3に溝を形成しても良い。
それぞれの凸部10A,50A,70A,80Aの断面形状は、正方向や長方形であっても良いし、台形でも良い。凸部10A,50A,70A,80Aを台形にしたときの上辺の長さ(幅)は、下辺の長さ(幅)より小さくても良いし、大きくても良い。
図5Aに示すマスクパターン41の開口部41Aの形状は、四角に限定されず、円形や楕円形でも良い。
また、半導体装置21の電極パッド22を、電極パッド10,50,70,80の形状及び構成にしても良い。この場合には、半導体装置21を本発明の実施の形態に係る半導体装置の概念としても良い。
よび条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。
(付記1) 基板と、前記基板の上に形成され、表面に凸部を有する電極パッドと、半導体素子と、前記半導体素子の電極に電気的に接続されると共に、前記電極パッドの前記凸部の間の溝を埋めつつ、前記電極パッドに接合されたハンダと、を含む半導体装置。
(付記2) 前記電極パッドは、前記溝が同心円状に形成されている付記1に記載の半導体装置。
(付記3) 前記電極パッドは、前記溝が格子状に形成されている付記1に記載の半導体装置。
(付記4) 前記溝の深さは10μm以上である付記2又は付記3に記載の半導体装置。(付記5) 前記ハンダは、Snに、Bi、In、Zn、Ag、Sb、Cuのいずれか一種類以上を添加したハンダ材料からなる付記1乃至付記3の半導体装置。
(付記6) 基板の上に導電層を形成する工程と、前記導電層の表面の一部に導電材料からなる凸部を成長させ、凹凸を有する電極パッドを形成する工程と、前記電極パッドに半導体素子に設けられたハンダを載置する工程と、前記ハンダに熱を加え、溶融した前記ハンダのハンダ材料の一部を前記電極パッドの前記凸部によって形成される溝に埋め込む工程と、を含む半導体装置の製造方法。
(付記7) 前記ハンダは、Snに、Bi、In、Zn、Ag、Sb、Cuのいずれか一種類以上を添加したハンダ材料で形成される付記6に記載の半導体装置の製造方法。
(付記8) 前記電極パッドの凹凸を有する表面に、VIII族の遷移金属からなる第1の金属層と、Snからなる第2の金属層とを積層させる工程を含む付記6又は付記7に記載の半導体装置の製造方法。
(付記9) 第2の金属層は、Snを10μm以上の膜厚に形成する付記5乃至付記8のいずれか一項に記載の半導体装置の製造方法。
(付記10) 前記電極パッドを形成する工程は、前記導電層の表面に前記凸部を同心円状の形成する付記6乃至付記9のいずれか一項に記載の半導体装置の製造方法。
(付記11) 前記電極パッドを形成する工程は、前記導電層の表面に前記凸部を形成し、前記凸部の間の溝を格子状に形成する付記6乃至付記9のいずれか一項に記載の半導体装置の製造方法。
10,50,70,80 電極パッド
10A,50A,70A,80A 凸部
10B,50B,70B,80B 溝
12 第1の金属膜
13 第2の金属膜
20 半導体チップ(半導体素子)
21 半導体装置
25 電極
26 ハンダバンプ
31,61 半導体装置
32,62 ハンダ接合部
33,63 合金層
Claims (5)
- 基板と、
前記基板の上に形成され、表面に凸部を有する電極パッドと、
半導体素子と、
前記半導体素子の電極に電気的に接続されると共に、前記電極パッドの前記凸部の間の溝を埋めつつ、前記電極パッドに接合されたハンダと、
を含む半導体装置。 - 前記電極パッドは、前記溝が同心円状に形成されている請求項1に記載の半導体装置。
- 前記電極パッドは、前記溝が格子状に形成されている請求項1に記載の半導体装置。
- 基板の上に導電層を形成する工程と、
前記導電層の表面の一部に導電材料からなる凸部を成長させ、凹凸を有する電極パッドを形成する工程と、
前記電極パッドに半導体素子に設けられたハンダを載置する工程と、
前記ハンダに熱を加え、溶融した前記ハンダのハンダ材料の一部を前記電極パッドの前記凸部によって形成される溝に埋め込む工程と、
を含む半導体装置の製造方法。 - 前記ハンダは、Snに、Bi、In、Zn、Ag、Sb、Cuのいずれか一種類以上を添加したハンダ材料で形成される請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010060644A JP2011198796A (ja) | 2010-03-17 | 2010-03-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010060644A JP2011198796A (ja) | 2010-03-17 | 2010-03-17 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011198796A true JP2011198796A (ja) | 2011-10-06 |
Family
ID=44876683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010060644A Pending JP2011198796A (ja) | 2010-03-17 | 2010-03-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011198796A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103794583A (zh) * | 2012-10-30 | 2014-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种增强焊球与ubm粘附性的方法及封装结构 |
JP5572259B2 (ja) * | 2011-03-11 | 2014-08-13 | アルプス電気株式会社 | 物理量センサ装置とその製造方法 |
JP2014154844A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
JP2014185332A (ja) * | 2013-02-21 | 2014-10-02 | Fujifilm Corp | 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤 |
JP2016162913A (ja) * | 2015-03-03 | 2016-09-05 | 三菱電機株式会社 | 半導体モジュールおよびその製造方法 |
US9601466B2 (en) | 2014-09-04 | 2017-03-21 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
JP2017079281A (ja) * | 2015-10-21 | 2017-04-27 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および製造方法 |
CN107275305A (zh) * | 2017-07-13 | 2017-10-20 | 郑州云海信息技术有限公司 | 一种qfn芯片 |
CN108321137A (zh) * | 2017-01-17 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
WO2019107002A1 (ja) * | 2017-11-28 | 2019-06-06 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
WO2024047959A1 (ja) * | 2022-08-30 | 2024-03-07 | 学校法人早稲田大学 | 半導体装置及び接合方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243159A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造法 |
JPH11297873A (ja) * | 1998-04-13 | 1999-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2006237326A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Xerox Co Ltd | プリント基板 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
JP2009094224A (ja) * | 2007-10-05 | 2009-04-30 | Fujitsu Ltd | 回路基板、半導体装置、及び半導体装置の製造方法 |
JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
JP2010004063A (ja) * | 2009-08-18 | 2010-01-07 | Renesas Technology Corp | 半導体装置 |
-
2010
- 2010-03-17 JP JP2010060644A patent/JP2011198796A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243159A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Chem Co Ltd | 半導体搭載用基板とその製造法 |
JPH11297873A (ja) * | 1998-04-13 | 1999-10-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2006237326A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Xerox Co Ltd | プリント基板 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
JP2009094224A (ja) * | 2007-10-05 | 2009-04-30 | Fujitsu Ltd | 回路基板、半導体装置、及び半導体装置の製造方法 |
JP2009253054A (ja) * | 2008-04-07 | 2009-10-29 | Fujitsu Ltd | 電子部品装置及び電子部品装置の製造方法 |
JP2010004063A (ja) * | 2009-08-18 | 2010-01-07 | Renesas Technology Corp | 半導体装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5572259B2 (ja) * | 2011-03-11 | 2014-08-13 | アルプス電気株式会社 | 物理量センサ装置とその製造方法 |
CN103794583A (zh) * | 2012-10-30 | 2014-05-14 | 中国科学院上海微系统与信息技术研究所 | 一种增强焊球与ubm粘附性的方法及封装结构 |
JP2014154844A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
JP2014185332A (ja) * | 2013-02-21 | 2014-10-02 | Fujifilm Corp | 酸化防止処理方法、これを用いた電子デバイスの製造方法、及びこれらに用いられる金属防食剤 |
US9601466B2 (en) | 2014-09-04 | 2017-03-21 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
JP2016162913A (ja) * | 2015-03-03 | 2016-09-05 | 三菱電機株式会社 | 半導体モジュールおよびその製造方法 |
US10930695B2 (en) | 2015-10-21 | 2021-02-23 | Sony Semiconductor Solutions Corporation | Semiconductor device and method of manufacturing the same |
JP2017079281A (ja) * | 2015-10-21 | 2017-04-27 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および製造方法 |
US11848346B2 (en) | 2015-10-21 | 2023-12-19 | Sony Semiconductor Solutions Corporation | Semiconductor device and method of manufacturing the same |
CN108321137A (zh) * | 2017-01-17 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
CN107275305A (zh) * | 2017-07-13 | 2017-10-20 | 郑州云海信息技术有限公司 | 一种qfn芯片 |
WO2019107002A1 (ja) * | 2017-11-28 | 2019-06-06 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
CN111316409A (zh) * | 2017-11-28 | 2020-06-19 | 索尼半导体解决方案公司 | 半导体装置和半导体装置的制造方法 |
KR20200093531A (ko) * | 2017-11-28 | 2020-08-05 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
US11183472B2 (en) | 2017-11-28 | 2021-11-23 | Sony Semiconductor Solutions Corporation | Semiconductor device and manufacturing method of semiconductor device for improving solder connection strength |
KR102572367B1 (ko) * | 2017-11-28 | 2023-08-30 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
US11784147B2 (en) | 2017-11-28 | 2023-10-10 | Sony Semiconductor Solutions Corporation | Semiconductor device and manufacturing method of semiconductor device |
WO2024047959A1 (ja) * | 2022-08-30 | 2024-03-07 | 学校法人早稲田大学 | 半導体装置及び接合方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011198796A (ja) | 半導体装置及びその製造方法 | |
JP4428448B2 (ja) | 鉛フリーはんだ合金 | |
US8673762B2 (en) | Solder, soldering method, and semiconductor device | |
JP2014116367A (ja) | 電子部品、電子装置の製造方法及び電子装置 | |
JP2010010671A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP4814196B2 (ja) | 回路基板 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
TWI648408B (zh) | Lead-free solder alloy | |
JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
JP4890835B2 (ja) | 半導体装置の製造方法 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
JP5476926B2 (ja) | 半導体装置の製造方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2011014757A (ja) | 積層型半導体装置 | |
JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
KR102579479B1 (ko) | 접속핀 | |
KR102579478B1 (ko) | 전기접속용 금속핀 | |
JP5387616B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 | |
JP5083000B2 (ja) | 電子部品装置及び電子部品装置の製造方法 | |
JPWO2009028239A1 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |