KR102579479B1 - 접속핀 - Google Patents

접속핀 Download PDF

Info

Publication number
KR102579479B1
KR102579479B1 KR1020220112710A KR20220112710A KR102579479B1 KR 102579479 B1 KR102579479 B1 KR 102579479B1 KR 1020220112710 A KR1020220112710 A KR 1020220112710A KR 20220112710 A KR20220112710 A KR 20220112710A KR 102579479 B1 KR102579479 B1 KR 102579479B1
Authority
KR
South Korea
Prior art keywords
pin
metal
solder layer
connection pin
connection
Prior art date
Application number
KR1020220112710A
Other languages
English (en)
Inventor
장영주
은동진
이현규
김경태
배성문
박은광
김진규
추용철
Original Assignee
덕산하이메탈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덕산하이메탈(주) filed Critical 덕산하이메탈(주)
Priority to KR1020220112710A priority Critical patent/KR102579479B1/ko
Priority to KR1020230054744A priority patent/KR20240034096A/ko
Priority to US18/457,098 priority patent/US20240096832A1/en
Priority to CN202311107052.4A priority patent/CN117673010A/zh
Application granted granted Critical
Publication of KR102579479B1 publication Critical patent/KR102579479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L2224/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Abstract

본 발명의 일측면은, 금속와이어의 양단을 절단하여 소정의 길이로 형성되며, 상기 절단된 면의 버의 길이가 0.1㎛ 내지 0.5㎛인 기둥형상의 금속핀; 및
상기 금속핀의 외면의 적어도 일영역에 Sn, Cu, Ag를 포함하는 솔더층을 가지는 접속핀을 제공한다.

Description

접속핀 {Connecting Pin}
본 발명은 접속핀에 관한 것으로서, 보다 상세하게는 금속과 솔더를 함유하여 전기적 접속과 물리적 접합을 가능하게 하는 접속핀에 관한 것이다.
종래 반도체 실장에서 사용되는 접속재료는 전극의 피치간격이 줄어듬에 따라서 새로운 개념의 접속재료의 개발이 요구되고 있다. 이에 핀형상의 접속재료로서, 금속핀이나, 전기접속용 금속핀에 솔더층을 도금한 전도성 접속핀을 이용한 안정적인 접속이 연구되고 있다. 금속핀이나 접속핀을 사용하는 경우 피치간 간격이 좁아져도 브리지의 위험없이 사용할 수 있으며, 금속핀이나 접속핀이 열전도도가 높은 금속으로 이루어지므로 반도체에서 발생한는 열을 기판으로 방출하는 열방출효과도 가지게 된다.
그러나 종래 금속핀 및 그 제조방법, 금속핀에 솔더층을 도금한 전도성 접속핀 및 그 제조방법, 접속핀의 이송방법, 접속핀의 접속방법등에 대해서 구체화된 연구가 진행된 바가 없어 이에 대한 개발이 절실한 상황이다.
한국공개번호 제10-2007-0101157호
본 발명의 일측면은 금속와이어를 절단하는 경우 버의 발생을 최소화된 금속핀 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 측면은 전기전도도 및 열전도도가 우수하고, 높은 종횡비에서도 접속신뢰성이 우수한 접속핀 및 접속핀의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 측면은 접속핀을 효율적으로 이송하는 접속핀 이송 카트리지 및 접속핀의 부착방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 측면은 외부에서 이송되는 접속핀을 이용하여 반도체 패키지 내의 전극 사이를 안정적으로 접속하는 전기적 접속방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 측면은 접속핀이 무너지는 문제점을 해결하기 위한 이중 솔더층 접속핀을 제공하는 것을 목적으로 한다.
본 발명의 일측면에 따른 접속핀은,
금속와이어의 양단을 절단하여 소정의 길이로 형성되며, 상기 절단된 면의 버의 길이가 0.1㎛ 내지 0.5㎛인 기둥형상의 금속핀; 및
상기 금속핀의 외면의 적어도 일영역에 Sn, Cu, Ag를 포함하는 솔더층을 포함한다.
이 때, 상기 솔더층은 1.5 내지 4.0 중량%의 은(Ag), 0.2 내지 2.0 중량%의 구리(Cu), 잔부의 주석(Sn)을 포함하는 것이 바람직하다.
또한, 상기 솔더층은 1 내지 10㎛의 두께로 구비되는 것이 바람직하다.
이 때, 상기 금속핀과 상기 솔더층 사이에 상기 금속핀 및 상기 솔더층의 각 금속원자들이 확산되는 확산층이 더 포함되는 것이 바람직하다.
이 때, 상기 금속핀은 절단면의 버의 길이가 0.1㎛ 내지 0.5㎛이며, 전기전도도가 11 내지 101%IACS 이고, 비커스경도가 150 내지 300HV인 것이 바람직하다.
이 때, 상기 금속핀은 직경은 50 내지 300㎛ 이며, 높이는 60 내지 3,000㎛인 것이 바람직하다.
이 때, 상기 금속핀의 에스팩트비(길이/지름)는 1.1 내지 15인 것이 바람직하다.
이 때, 상기 금속핀은 500 내지 1000℃의 융점을 가지는 것이 바람직하다.
이 때, 상기 솔더층은 상기 금속핀 외면 전체를 둘러싸는 것이 바람직하다. 또한, 상기 솔더층은 상기 금속핀의 상부 및 하부를 둘러싸는 것이 바람직하다.
본 발명의 다른 측면에 따른 접속핀 제조방법은,
주금속을 용융용액에 첨가원소를 포함시켜 용융시키는 융융공정;
상기 용융공정에서 용융액을 압연, 프레스, 또는 인발을 행하면서 스트랜드 또는 박편으로 제조하는 스트랜드공정;
상기 스트랜드 또는 박편을 와이어로 신선하는 신선공정;
상기 신선된 와이어를 160도 이상 300도 이하의 온도에서 열처리하는 열처리공정;
상기 금속와이어를 소정의 길이로 절단하여 절단된 면의 버의 길이가 0.1㎛ 내지 0.5㎛인 금속핀으로 만드는 절단공정; 및
상기 금속핀 표면에 Sn을 포함하는 금속을 전해도금하여 솔더층을 형성하는 솔더층 형성공정을 포함한다.
이 때, 상기 절단공정 후 상기 금속핀 표면에 있는 유기물 또는 오염물질을 제거하는 탈지공정과 금속핀 표면에 있는 산화층을 제거하는 산세공정을 포함하는 전처리공정;을 더 포함하는 것이 바람직하다.
또한, 상기 전처리 공정 후 금속핀 표면에 확산층을 전해도금 또는 무전해도금하는 확산층 형성공정을 포함할 수 있다.
또한, 상기 확산층은 1 내지 5㎛인 것이 바람직하다.
또한, 상기 금속핀은 전기전도도가 11 내지 101%IACS 이며, 비커스경도가 150 내지 300HV인 것이 바람직하다.
본 발명의 일측면에 따른 금속핀 및 그 제조방법은 금속와이어를 절단하는 경우 버의 발생을 최소화할 수 있다.
또한 본 발명의 다른 측면에 따른 접속핀 및 접속핀의 제조방법은 전기전도도 및 열전도도가 우수하고, 높은 종횡비에서도 접속신뢰성이 우수하다. 종래 접속부재에 비해서 솔더층의 체적이 줄어서 접속핀의 열전도도가 높으므로 발생된 열을 기판으로의 방열시키는 효과를 가지게 된다.
또한 본 발명의 다른 측면에 따른 접속핀 이송 카트리지 및 접속핀의 부착방법은 접속핀을 효율적으로 이송하여 부착시킬 수 있게 하는 효과가 있다.
또한 본 발명의 다른 측면에 따른 전기적 접속방법은 외부에서 이송되는 접속핀을 이용하여 반도체 패키지 내의 전극 사이를 안정적으로 접속할 수 있게하는 효과가 있다.
또한 본 발명의 다른 측면에 따른 이중 솔더층 접속핀은 안정된 접속신뢰성을 제공한다.
도 1은 접합핀의 단면도이다.
도 2는 다양한 본 발명에 따른 접속핀의 다양한 형상을 모식도이다.
도 3a는 상부 기판과 하부기판의 접합용도로 사용된 접속핀의 예를 도시하고, 도 3b는 칩과 하부기판의 접합용도로 사용된 접속핀의 예를 도시하며, 도 3c는 하부기판과 PCB 접합용도로 사용된 접속핀의 예를 도시하며, 도 3d는 대면적 서버향 멀티칩 패키지에서 상부기판과 하부기판을 연결하는 접속핀을 도시하고, 도 3e는 모바일향 멀티칩 패키지 에서 상부기판과 하부기판을 연결하는 접속핀을 도시한다.
도 4는 접속핀 이송카트리지의 단면도이다.
도 5는 접속핀 이송카트리지를 사용하여 접속핀를 이송하여 접속핀을 기판과 기판사이에 접속하는 공정도이다.
도 6은 제1기판과 제2기판 사이를 접속핀을 이용하여 접속하는 방법을 도시하는 공정도이다.
도 7은 2중솔더층을 가지는 접속용 솔더층의 단면도이다.
도 8은 실시예 및 비교예에 따른 금속핀의 버발생을 촬영한 전자현미경 사진이다.
이하에서 설명되는 본 창의적 사상(present inventive concept)은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 대해 상세하게 설명한다. 그러나, 이는 본 창의적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 창의적 사상의 기술 범위에 포함되는 모든 변환, 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
이하에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 창의적 사상을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것이 존재함을 나타내려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품, 성분, 재료 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 축소하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "위에" 있다고 할 때, 이는 다른 부분의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 명세서 전체에서 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
또한, 본 발명에서 설명하는 공정은 반드시 순서대로 적용됨을 의미하는 것은 아니다. 예를 들어, 제1단계와 제2단계가 기재되어 있는 경우, 반드시 제1단계가 제2단계보다 먼저 수행되어야 하는 것은 아님을 이해할 수 있다.
본 명세서에서 금속은 금속원소 외에 금속의 합금등 통상적으로 금속류를 의미하는 포괄적인 의미로 사용될 수 있다.
<제1측면>
금속핀 제조를 금속 와이어의 전형적인 제조 프로세스는, 먼저 금속을 용융하고, 다음에 연속 주조 장치에 공급하고, 거기에서 경화시켜서 스트랜드를 형성시키도록 해서 행한다. 그 후 이 금속 스트랜드를 형성해 (적용예에 따라서는 압연, 프레스, 뽑기를 행한다), 그 결과 소정의 지름을 가진 구리 와이어가 생긴다.
통상은 구리와이어는 가능한 높은 전기 전도성이 요구되므로, 첨가원소을 될 수 있는 한 배제해서 고순도의 구리용융물을 제공하는 것이 필요하다.
이에 구리용융물에 있어서의 첨가원소의 성분을 저감시키는 방법으로서는, 구리용융물에 적당한 산소함유량을 설정하고, 포함되어 있는 첨가원소을 응고시키는 방법이 있다. 이에 의해 형성되는 첨가원소의 산화물은 일부가 슬래그로서 구리용융물표면에 부유하므로, 이것을 제거할 수 있다.
그렇지만, 고순도의 구리용융물로 제조된 구리와이어는 재료의 순도가 늘고, 이에 의해 크리스탈라이트(crystallite)가 커짐에 따라서, 구리와이어를 절단할 경우 절단면에서 버(burr)가 발생하는 문제점이 있다. 버는 와이어를 나이프등으로 절단할 때 절단된 방향으로 일부 구리가 남아있는 불완전한 마감으로 정의될 수 있다.
이러한 버는 구리와이어를 절단하여 접속핀으로 반도체 패키지에 사용하고자 하는 경우 버로 인해 접속핀을 올바르게 세우기 어려운 문제점을 야기한다.
이에 본 발명의 제1측면은 금속핀 및 금속핀의 제조방법을 제시한다. 본 발명에서 금속핀은 금속와이어를 절단하여 소정의 직경 및 높이로 제조되는 기둥형상의 금속핀이다. 본 발명의 실시예에서 금속핀은 기판과 기판, 기판과 반도체칩 상의 패드 또는 전극을 전기적으로 접속하는 용도의 금속핀으로서 접속용 금속핀의 전기전도도는 11 내지 101% IACS로 높은 전기전도성을 가지는 것이 필요하다.
상기와 같은 전기전도도를 가지기 위해, 접속용 금속핀은 주성분으로 Cu, Ag, Au, Pt 및 Pd로 구성되는 군에서 선택되는 적어도 하나의 금속을 포함한다.
또한, 본 실시예에 접속용 금속핀은 접속소재로 사용되는 경우 열전도도가 250 내지 450W/mK, 보다 바람직하게 320 내지 450W/mK인 것이 바람직하다. 이 경우 접속소재는 기판쪽으로 열을 전달하는 방열효과를 가질 수 있게 되기 때문이다.
또한, 본 실시예의 금속핀은 160 내지 300HV의 비커스 강도를 가지는 것이 바람직하다. 상기 범위를 초과하는 경우 핀 제작시 절단이 어렵고, 부서지거나 휘는 문제가 있고, 미만인 경우 절단면의 버 발생 문제가 있기 때문이다.
또한 본 실시예의 금속핀은 금속와이어를 절단하여 생성되므로 절단면에는 버가 필연적으로 발생하는 데, 이 때 발생되는 버의 길이가 버가 0.1㎛ 내지 0.5㎛ 이하인 것이 바람직하다.
금속와이어 절단시 금속핀의 버가 일정 크기보다 클 경우 솔더층의 도금이 어렵고 세워져서 사용되어야 하는 반도체 패키지에서 접속핀으로서의 기능을 수행할 수 없다. 따라서 상기 범위의 버를 가진 금속핀을 사용함으로써, 도금 접착성이 우수하고, 도금두께 균일화 및 최소화에 따라 기울어짐이 방지되는 금속핀을 제조할 수 있다.
금속핀의 직경은 50 내지 300㎛, 바람직하게 100 내지 200㎛ 이며, 높이는 60 내지 3,000, 바람직하게 150 내지 500㎛이며, 에스팩트비(길이/직경)는 1.1 내지 15이고, 보다 바람직하게 1.5 내지 5이다. 특히 본 발명에서는 금속와이어를 절단하여 제조하므로 피치가 좁고, 기판과 기판사이의 높이가 높은 멀티칩 패키지등에도 적용가능한 에스팩트비가 3 내지 5 인 금속핀을 제조할 수 있다.
금속핀은 또한 500 내지 1000℃의 융점을 가지는 것이 바람직하다. 상기 범위를 초과하면 제조 비용이 증가하며, 상기 범위 미만인 경우 접합공정에서 용융될 수 있는 문제점이 생긴다.
금속핀의 인장강도는 170 내지 950Mpa인 것이 바람직하다. 상기 범위를 초과하는 경우 금속 원소재의 공급부 불량을 야기할 수 있는 문제점이 있고, 미만인 경우 금속핀 제조 시 형상이 뭉개어 지는 문제점이 있다.
금속핀의 일 실시예로서 구리합금핀이 제조될 수 있다. 구리합금핀은 구리가 주성분으로 이루어진 구리합금와이어를 절단하여 소정의 직경 및 높이로 제조되는 기둥형상의 구조체로서 구리와 적어도 하나의 첨가원소을 포함한다.
순도 99.9이상의 순수한 구리핀은 전기전도도가 99 내지 101% IACS 로서, 전기전도도가 매우 높다, 하지만 순수한 구리만으로 구리핀을 만드는 경우 연성이 높아서 와이어를 절단하는 경우 절단면에서 버(burr)가 발생하는 문제점이 발생하고, 이를 위해 첨가원소가 첨가된다.
즉, 구리에 정해진 양의 첨가원소을 포함시킴으로써, 구리 용융물이 경화할 때에, 기계적 성질에 관해서 결정립의 크기를 작게 하는 것이 가능해진다. 따라서, 첨가원소를 포함하여 제조된 구리합금와이어는 소재의 강도, 경도가 증가함에 따라 표면이 단단해져 절단면의 버 발생량을 최소화할 수 있다.
첨가원소는 주요 Sn, Fe, Zn, Mn, Ni, P로 구성되는 군에서 선택되는 적어도 하나가 바람직하며, 0.1wt% 내지 20wt%로 포함되는 것이 바람직하고 보다 바람직하게는 5 내지 10wt%이다. 상기 범위 미만인 경우 절단면에 버가 과도하게 생기는 문제점이 생기고, 상기 범위를 초과하는 경우 전기전도도가 나빠지는 문제점이 발생한다.
보다 바람직하게 첨가원소는 Sn을 약 0.0.5 내지 20wt%(보다 바람직하게 2 내지 10 wt%) 로 포함하고, Sn과 Zn를 1:1내지 100:1(바람직하게 1:1 내지 10 : 1)의 비율로 혼합하는 첨가할 수 있다. Sn은 강도 및 경도를 증가시키는 효과가 있고, Zn은 내식성 내마모성을 증가시키는 효과가 있어서 이들이 상기 범위로 조합될 때 버(Burr)의 발생량을 가장 적게 할 수 있기 때문이다. 또한, 첨가원소는 추가적으로 내식성 및 신뢰성 향상을 위해 P을 0.01 내지 1wt% Pt 또는 Pd를 0.01 내지 10wt% 로 포함시킬 수 있다.
본 실시예의 조성을 가지는 금속핀의 비커스 경도는 150이상 높은 경도를 가지고, 바람직하게 150 내지 300 HV를 가지게 될 수 있고, 바람직하게 160 내지 220HV를 가지는 것이 바람직하다. 상기 경도를 구현하기 위해서 후술할 바와 같은 열처리가 진행되는 것이 바람직하다.
이하에서는 금속핀의 제조단계를 설명한다. 금속핀 제조단계는 융융공정, 스트랜드공정, 신선공정, 열처리공정, 및 절단공정을 포함한다.
용융공정은 금속용액에 특정 조성의 첨가원소를 포함시켜서 용융시키는 단계이다.
스트랜드공정은 용융액을 압연, 프레스, 또는 인발을 행하면서 스트랜드 또는 박편으로 제조하는 단계이다.
신선공정은 스트랜드 또는 박편을 소정의 지름을 가진 와이어로 형성하는 신선하는 단계이다.
열처리공정은 조성에 따른 강도확보를 위해 열처리하는 단계이다. 열처리는 160도 이상 300도 이하의 온도에서 진행하는 것이 바람직하며, 열처리 하는 것에 의하여, 비커스 경도가 바람직하게 150 내지 300HV를 만족하는 경도를 가지게 할 수 있다. 상기 경도를 초과하면 너무 경도가 높아서 커팅이 어려워지거나, 부서질 수 있고, 상기 경도보다 낮으면 버의 크기나 발생량이 많아지기 때문이다.
열처리 후에는 산에 침지시킴으로써 산 처리를 행하였다. 이것은, 어닐링 처리에 의해 금속핀 표면에 형성된 산화막을 제거하기 위해서이다.
절단공정은 열처리된 금속와이어를 소정의 길이로 절단하는 단계이다. 이 때, 절단은 금형컷팅방식를 사용하여 진행하는 것이 바람직하다. 금형컷팅방식은 프레스 공정을 이용하며, 프레스 내부 금형에 금속와이어를 일정 간격으로 삽입 후 일정한 길이만큼 고속 절단하여 금속핀을 제조하는 것으로서, 전술한 바와 같은 조성으로 금속와이어를 신선하고, 열처리로 금속와이어의 비커스 경도가 150 내지 300HV경도를 가지게 한 후 금형컷팅방식으로 절단할 경우 버의 발생을 최소화할 수 있으면서도 경제적으로 제조할 수 있게 된다.
금속핀은 후술할 바와 같이 칩과 기판 사이를 전기적으로 접속하는 접속재료로서, 외면에 솔더층을 피복하여 사용될 수 있다. 또한, 침과 기판의 전극에 솔더 페이스트 등을 밀 도포하여, 외면에 솔더층을 형성하지 않고도 자체적으로 접속재료로 사용할 수 있다.
<제2측면>
본 발명의 제2측면은 접속핀 및 그 제조방법이다. 도 1은 접속핀의 단면도이다. 이에 따르면 본 발명에 따른 접속핀은 금속핀 및 솔더층을 포함한다.
이 때, 금속핀은 제1측면에서 설명한 금속핀이 사용되며, 버의 길이가 0.1㎛ 내지 0.5㎛, 전기전도도가 11 내지 101%IACS 이며, 비커스경도가 150 내지 300HV이고, 250 내지 450W/mK, 보다 바람직하게 320 내지 450W/mK의 열전도도를 가진다.
금속핀에 대해서는 제1측면에서 상세히 설명하였으므로 발명의 명확성을 위하여 자세한 설명을 생략하기로 한다. 금속핀은 높은 열 및 전기전도도를 가지는 것이 바람직하다.
솔더층은 금속핀 외면의 적어도 일영역에 구비된다. 솔더층은 용융되면서 접속핀의 상단과 하단의 기판 또는 칩을 서로 접속하기 위해서 형성된다.
솔더층은 금속핀 상에 도금되므로 금속핀에 도금성이 좋아야 한다. 또한 접속핀은 종래의 솔더볼보다 기판과 접촉하는 접촉면적이 더 작으므로 솔더층을 인쇄회로기판 위에 붙이는 공정인 리플로우(reflow) 공정 시, 접속핀이 전극이나 기판상에 붙지 않는 현상, 미싱(Missing)이 대량 발생되고, 작업성이 많이 저하될 수 있다. 따라서 접속핀은 솔더 접합부의 열충격 성능과 가속충격 성능을 동시에 만족시키는 고도의 신뢰성의 강화가 필요하다.
한편 본 발명의 일실시예에 따른 솔더층은 환경오염에 따른 규제에 의하여 납(Pb)의 사용이 금지됨에 따라 납과 유사한 물리적 특성을 갖는 원소로서 전성, 연성, 내식성 및 주조성이 우수한 장점을 갖는 주석(Sn)을 기초로 구성된다.
그러나 도금성, 낙하충격(Drop strength) 강도, 열사이클(Thermal cycling, TC) 특성 및 젖음성(Wet-ability) 등과 같은 솔더층에 요구되는 특성을 만족하기 위하여, 주석 만으로 솔더층 형성하기 보다는 다른 금속과 합금하여 사용하는 것이 바람직하다.
이에 본 발명의 솔더층은 높은 전기 및 열전도도를 위해서 주석(Sn)에 은(Ag), 구리(Cu)을 합금화한 Sn-Ag-Cu계 합금를 사용하는 것이 바람직한데, 은(Ag), 구리(Cu)과 잔부의 주석 및 임의의 불가피한 불순물을 포함하여 리플로우전에 구리합금핀에 잘 부착되고, 리플로우 후에는 접속신뢰성을 확보하기 할 수 있다.
더욱 구체적으로는 1.5 내지 4.0 중량%의 은(Ag), 0.2 내지 2.0 중량%의 구리(Cu), 잔부의 주석(Sn); 및 임의의 불가피한 불순물을 포함하여 이루어지는 솔더 합금을 제공하고, 이를 이용하여 제조한 솔더핀의 제조에 이용하는 경우 낙하충격(Drop strength) 강도, 열사이클(Thermal cycling, TC) 특성 및 젖음성(Wet-ability)이 우수하고 미싱율(Missing rate)이 낮은 효과를 제공할 수 있다.
솔더층의 각 구성원소에 대해서 살펴본다. 은(Ag)은 자체 독성이 없으며, 합금의 융점을 강하시키고 접합 모재의 퍼짐성을 좋게 하며, 전기저항을 낮추고, 열사이클(Thermal cycling, TC) 특성 및 내식성을 향상시킨다.
솔더층의 은(Ag)의 함량은 1.5 내지 4.0 중량%이 바람직하다. 은(Ag)이 1.5중량% 미만으로 포함되는 경우 솔더층의 전기 전도도 및 열 전도도를 충분히 확보하기 어렵고 젖음성(Wet-ability)이 저하되며, 4.0중량% 초과하여 포함되는 경우 솔더 합금 및 솔더층의 내부에 Ag3Sn이라는 Bulky IMC를 형성하며, Bulky IMC의 과성장으로 인하여 솔더의 내충격특성을 저해하는 문제점이 있다. 바람직하게는 2.2 내지 3.2 중량%인 것이 좋고, 더욱 바람직하게는 3.0중량%인 것이 좋다.
구리(Cu)는 접합강도 또는 인장강도에 영향을 줄 수 있어 낙하충격(Drop) 특성을 향상시킨다. 솔더층의 구리(Cu)의 함량은 0.2 내지 2.0 중량%이고, 구리(Cu)가이 0.2중량% 미만으로 포함되는 경우 솔더층의 접합 강도 또는 인장 강도를 원하는 만큼 향상시키기 어렵고, 2.0중량% 초과하여 포함되는 경우 솔더가 경화되어 조직 파손이 쉽게 일어날 수 있고, 가공성을 감소시킬 수 있다. 바람직하게는 0.2 내지 1.0 중량%인 것이 좋고, 더욱 바람직하게는 0.5 중량%인 것이 좋다.
선택적으로 아연을 더 포함할 수 있다. 아연(Zn)은 0.1 내지 0.7%를 포함하는 경우 Bulky IMC를 형성을 방지하여 접합성을 높일 수 있다.
솔더층은 금속핀의 직경의 1/300 내지 1/3의 두께로 형성되는 것이 바람직하다. 1/3를 초과하는 경우 접합시 기울어지는 문제점이 있고, 1/300 미만인 경우 솔더 부족으로 원활한 접합이 이루어지지 않는 문제점이 있다.
솔더층의 녹는점은 200 내지 250℃가 바람직하다. 250℃를 초과하는 경우 전자제품의 손상으로 문제가 생기고, 200℃ 미만인 경우 제품 사용중 재용융되는 문제가 생기기 때문이다.
솔더층은 금속핀의 적어도 일 영역에 형성되고 그 형상은 제한되지 않는다. 도 2는 다양한 본 발명에 따른 접속핀의 다양한 형상을 제시한다. 이에 따르면, 접속핀은 용도에 따라서 측면에만 솔더층이 형성되거나, 상부 및 하부에 솔더층이 형성되거나, 상부 및 하부의 측면을 따라 솔더층이 형성될 수 있음을 보여준다. 솔더층의 열전도도는 50 내지 80W/mK인 것이 바람직하다. 한편 도 2에서 확산층은 도시되지 않았으나 후술할 바와 같이 확산층이 구비될 수 있다.
한편, 금속핀과 솔더층 사이에는 확산층이 구비되는 것이 바람직하다. 확산층은 금속핀에 포함된 금속합금원자와 솔더층의 주석 또는 기타 금속원자들이 확산되어 금속간화합물을 형성하는 것을 방지하기 위해 도입된 도금층으로서, 확산층은 금속칼럼에 포함된 금속원자와 고온에서 확산되어 고용체를 이루는 영역을 포함한다. 확산층은 바람직한 일 예시로는 제1금속으로 구리를 사용하는 경우 결정구조가 동일하거나 유사하며 원자의 크기 차이가 작은 니켈을 포함하는 것이 바람직하다. 예를 들어, 니켈(Ni), Ni-Ag, Ni-P, Ni-B, Co등이 사용될 수 있다.
접속핀의 전기전도도 및 열전도도를 높이기 위하여 확산층의 도금층은 50~100W/mK로 형성하는 것이 바람직하며, 이 경우 Ni-Ag가 바람직하게 사용될 수 있다.
이하에서는 본 발명에 따른 접속핀의 제조방법을 설명한다. 접속핀의 제조방법은 용융공정, 스트랜딩공정, 절단공정, 솔더층 형성공정을 포함한다.
용융공정은 금속용융액에 특정 조성의 첨가원소를 포함시켜서 용융시키는 단계이다.
스트랜드공정은 용융액을 압연, 프레스, 또는 인발을 행하면서 스트랜드 또는 박편를 제조하는 단계이다.
신선공정은 스트랜드 또는 박편을 소정의 지름을 가진 와이어로 형성하는 신선하는 단계이다.
열처리공정은 조성에 따른 강도확보를 위해 열처리하는 단계이다. 열처리는 160도 이상 300도 이하의 온도에서 진행하는 것이 바람직하며, 열처리 하는 것에 의하여, 비커스 경도가 바람직하게 150 내지 300HV를 만족하는 경도를 가지게 할 수 있다. 상기 경도를 초과하면 너무 경도가 높아서 커팅이 어려워지거나, 부서질 수 있고, 상기 경도보다 낮으면 버의 크기나 발생량이 많아지기 때문이다.
절단공정은 신선공정에서 신선된 구리와이어를 소정의 길이로 절단하는 단계이다. 이 때, 절단은 금형컷팅방식를 사용하여 진행하는 것이 바람직하다. 금형컷팅방식은 프레스 공정을 이용하며, 프레스 내부 금형에 금속와이어를 일정 간격으로 삽입 후 일정한 길이만큼 고속 절단 하여 금속핀을 제조하는 것으로서, 전술한 바와 같은 조성으로 금속와이어를 신선하고, 열처리로 금속와이어의 비커스 경도가 150 내지 300HV경도를 가지게 한 후 금형컷팅방식으로 절단할 경우 버의 발생을 최소화할 수 있게 된다.
솔더층 형성공정은 금속코어의 표면에 Sn을 포함한 금속을 전해하여 도금층을 형성하는 단계이다. 전해는 금속코어를 바렐속에 넣어 양극에는 도금시키고자 하는 금속으로 양극에 걸어두고 피도금체는 바렐속 음극을 걸어 전해 도금을 진행한다. 이때 온도는 20~30℃를 유지시켜 준다. 도금은 크기에 따라 적합한 시간을 두어 진행한다.
솔더도금액의 재료는 Sn을 포함한 합금인 SnAg, SnAgCu, SnCu, SnZn, SnMg, SnAl등 이 사용될 수 있다.
바람직하게 Sn-Ag-Cu이 사용될 수 있고, 이 때, 구리(Cu)의 함량은 0.2 내지 2.0 중량%이다.
구리(Cu)가 0.2중량% 미만으로 포함되는 경우 솔더층의 접합 강도 또는 인장 강도를 원하는 만큼 향상시키기 어렵고, 2.0중량% 초과하여 포함되는 경우 솔더가 경화되어 조직 파손이 쉽게 일어날 수 있고, 가공성을 감소시킬 수 있다. 바람직하게는 0.2 내지 1.0 중량%인 것이 좋고, 더욱 바람직하게는 0.5 중량%인 것이 좋다.Ag함량은 1.5 내지 4.0 중량%이 바람직하다.
은(Ag)이 1.5중량% 미만으로 포함되는 경우 솔더층의 전기전도도 및 열 전도도를 충분히 확보하기 어렵고 젖음성(Wet-ability)이 저하되며, 4.0중량% 초과하여 포함되는 경우 솔더 합금 및 솔더층의 내부에 Ag3Sn이라는 Bulky IMC를 형성하며, Bulky IMC의 과성장으로 인하여 솔더의 내충격특성을 저해하는 문제점이 있다. 도금에 사용되는 전해액은 메탄술폰산 계열의 용액이 바람직하다.
한편, 솔더층 형성공정 전에 전처리공정과 확산층 형성공정을 더 포함할 수 있다.
전처리 공정은 금속핀 표면에 있는 유기물 또는 오염물질을 제거하는 탈지공정과 금속핀 표면에 있는 산화층을 제거하는 산세공정을 포함한다. 금속핀 표면에 유기물 또는 오염물질, 산화층이 존재할 경우 도금층 생성이 원활하게 이루어지지 않기 때문에 전처리 공정은 필요하다.
확산층 형성공정은 전치리 공정후 금속핀 표면에 직접적으로 형성되는 하지 도금층으로서 구리패드 및 금속핀에서의 산화와 그에 따른 젖음 불량을 방지할 수 있으며, Cu6Sn5 금속간 화합물 접합층을 (Cu,Ni)6Sn5 금속간 화합물 생성으로 유도하여, 접합강도 향상을 통해 신뢰성을 증가시킬 수 있다.
상기 접속핀의 표면에 형성되는 확산층은 그 성분을 특별히 한정하지 않으나 니켈(Ni), Ni-Ag, Ni-P, Ni-B, Co등이 사용될 수 있으며, 열전도성을 고려할 때 Ni-Ag가 바람직하다. 확산층은 일반적으로 널리 알려진 전해도금방법으로 형성될 수 있다. 확산층을 무전해도금으로 하는 경우 두께 확보 및 신뢰성 측면에 문제가 있다.
솔더층의 두께는 금속핀의 직경에 따라, 1 내지 10㎛, 보다 바람직하게 1 내지 7, 1 내지 5㎛, 1 내지 3㎛다. 솔더층이 상기 범위를 초과하는 경우 접합시 기울어지거나 솔더량이 많아 브리지가 되며, 열전도도가 나빠지는 문제점이 있고, 상기 범위 미만인 경우 솔더 부족으로 원활한 접합이 이루어지지 않는 문제점이 있다. 솔더층이 상기 범위를 초과하는 경우 접합시 기울어지거나 솔더량이 많아 브리지가 되며, 열전도도가 나빠지는 문제점이 있고, 상기 범위 미만인 경우 솔더 부족으로 원활한 접합이 이루어지지 않는 문제점이 있다.
확산층의 두께는 0 내지 5㎛가 바람직하다. 즉, 확산층은 선택적으로 포함될 수 있으나, 포함되는 것이 바람직하다. 확산층이 포함되는 경우 전해도금으로 1 내지 5㎛, 1 내지 3㎛로 형성할 수 있으며, 확산층은 솔더층 보다 두께가 작은 것이 바람직하다. 상기 범위를 벗어나는 경우, 구리 패드, 금속핀, 솔더와의 접합층에서 열적 소스(150도 주변 온도 포함)에 의해 커켄달보이드(Kirkendall voids) 생성으로 초기 크랙 발생의 위험이 존재하며, 또한, 장시간 열처리 혹은 열사이클/열충격 노출 시 Cu consumption(소모) 발생할 수 있다.
확산층을 무전해도금으로 0.1 내지 1㎛로 형성하는 것도 가능하지만, 조건에 따라서 Kirkendall voids 생성으로 초기 크랙 발생의 위험이 존재하며, 장시간 열처리 혹은 열사이클/열충격 노출 시 Cu consumption(소모) 발생할 수 있다.
또한, 금속칼럼의 열전도도는 250 내지 450W/mK, 보다 바람직하게 320 내지 450W/mK, 솔더층의 열전도도는 50~80W/mK, 확산층의 열전도도는 50~100W/mK가 바람직하다. 특히 접속핀은 열전달 단면적이 적고, 열전달두께가 길게 되므로 열전도도가 낮은 솔더층의 두께를 가능한 얇게 하여 접속핀 전체의 열전도도를 높게 유지하는 것이 바람직하다.
<제3측면> 접속핀 이송 카트리지
본 발명에 따른 접속핀은 반도체 패키지의 다양한 용도에 적용될 수 있다. 도 3a는 상부 기판과 하부기판의 접합용도로 사용된 접속핀의 예를 도시하고, 도 3b는 칩과 하부기판의 접합용도로 사용된 접속핀의 예를 도시한며, 도 3c는 하부기판과 PCB 접합용도로 사용된 접속핀의 예를 도시하며, 도 3d는 대면적 서버향 멀티칩 패키지에서 상부기판과 하부기판을 연결하는 접속핀을 도시하고, 도 3e는 모바일향 멀티칩 패키지 에서 상부기판과 하부기판을 연결하는 접속핀을 도시한다.
즉, 본 발명에 따른 접속핀은 종래 솔더볼이나 솔더범퍼를 대체하여 전기적 접속재료로 사용될 수 있을 뿐만아니라, 도 3d, 도 3e에서의 멀티칩 패키지에서와 같이 제1기판과 제2기판간 거리가 멀어서 솔더볼로는 도저히 구현하기 거리를 접속할 수 있는 고에스펙트비의 접속핀이다.
본 발명에 따른 다양한 용도의 접속핀은 패키징 공정시 기판상에서 적층되어 형성되는 것이 아니라 외부에서 제조되어 이송된다. 따라서 제조된 기둥형상의 핀를 패키징 공정시에 이송하여 정확한 위치에 설치되어야 한다.
이를 위해, 본 발명의 제3측면은 접속핀이송카트리지를 제공한다. 도 4는 핀-이송카트리지의 단면도이다. 이에 따르면 접속핀이송카트리지는 접속핀, 이송기판, 및 접합시트를 포함한다.
접속핀은 본 발명의 제2측면에 따라 금속핀의 외면에 솔더층이 구비된 기둥형상으로, 접속핀은 관통구멍이 형성된 이송기판상에 삽입되어 정렬된다. 특히 본 발명의 접속핀은 에스팩트비가 3 내지 10 인 것이 바람직하게 사용된다.
이송기판은 접속핀이 패키지 상에서 위치되어야할 위치에 위치하도록 정렬된 정렬된 관통구멍을 가진 기판이고, 이송기판은 접속핀이 관통구멍에 삽입되어 정렬되어 설 수 있도록 소정의 두께를 가진다. 예컨데, 안정적으로 접속핀이 삽입되기 위해서는 적어도 이송기판의 두께는 접속핀의 길이의 1/2이상이 바람직하다.
이송기판은 접속핀의 리플로우시 열에 의한 변형(열팽창계수)이 적은 소재들을 선정하는 것이 바람직하며, 예를 들어, 알루미늄, 스테인레스스틸, 실리콘카바이드, 티타늄, 텅스텐가 사용될 수 있다.
접합시트는 접속핀의 일단이 접합하는 층으로서, 접속핀의 리플로우시 연소되지 않는 내열성소재로 선정하는 것이 바람직하며, 접속핀이 끼워지는 방향의 반대측에 위치하여 접속핀이 삽입되면 접착층 또는 점착층에 의해 접합되어 고정되게 된다. 접합시트는 예를 들면, 폴리이미드 수지 또는 폴리에스테르계 수지의 필름이 사용될 수 있다.
접착층의 소재는 접속핀을 접착시킬 수 있으면 제한되지 않는다. 예를 들어, 플라스틱 접착제, 액체 에폭시, 또는 EMC(Epoxy moling compound)가 사용될 수 있다.
점착층을 사용할 경우, 점착층만을 교체하여 재사용할 수 있으므로 친환경적 생산을 위해서는 점착층이 보다 바람직하다. 점착층의 소재는 내열성이 강한 아크릴계 점착제조성물 또는 실리콘계 점착제조성물이 사용될 수 있다. 이는 후술할 바와 같이 접속핀의 리플로우시 내열성이 확보되어야 하기 때문이다.
이 때, 점착층은 점착면적을 크게 하기 위하여, 소프트한 재질로 이루어지는 것이 바람직하다. 즉, 길쭉한 모양의 접속핀의 오로지 단부에서만 접촉하는 경우 점착면적이 부족하여 탈락되는 것을 방지하기 위하여 소프트한 점착층 속으로 접속핀이 파고들어서 점착면적을 넓히기 위함이다.
점착층은 2개의 층, 즉 접합시트측의 제1점착층과 상기 제1점착층 상의 제2점착층을 구비할 수 있다. 제1점착층은 보다 하드한 점착층이고, 제2점착층은 보다 소프트한 점착층으로서, 제2점착층은 전술한 아크릴계 점착제 또는 실리콘계 점착제에 로진계 화합물을 포함하여 제조될 수 있다.
한편, 점착층의 점착력이 약해진 접속핀 카트리지는 이송기판으로부터, 접합시트를 제거하고 새로운 접합시트를 이송기판에 부착하여 재사용가능하다.
도 5는 핀 이송카트리지를 사용하여 핀를 이송하여 접속핀을 기판과 기판사이에 접속하는 공정도이다. 이에 따르면 접속하는 공정은 접속핀 삽입단계, 이송단계, 접속단계를 포함한다.
삽입단계는 접속핀을 이송카트리지 상의 관통구멍에 삽입하는 단계이다. 이로써, 접속핀이 부착된 이송카트리지로 구현되며, 이 때, 삽입은 다양한 방법으로 진행될 수 있으며, 이 때 전용지그를 이용할 수 있다. 삽입된 접속핀은 저면의 접합시트에 구비된 접착층 또는 점착층에 의해 접착되어 뒤집어도 떨어지지 않게 접착된 상태를 유지하고, 접속핀 이송카트리지로 만들어져 보관 및 이송될 수 있다.
이송단계는 접속핀 이송카트리지를 뒤집어서 접속핀이 정해진 위치에 정렬되도록 접속핀이 접속해야될 기판의 전극 또는 패드 위로 이송하는 단계이다. 핀 이송카트리지는 각 접속핀이 하부기판의 노출된 대응된 전극 또는 패드 상으로 접속한다.
접속단계는 이후 리플로우(reflow)를 진행하여 접속핀의 솔더층이 융융되어 접속핀이 기판상의 전극 또는 패드에 접합되게 하는 단계이다. 이 때, 접합시트 및 이송기판은 내열성있는 소재를 사용하여 리플로우 후에도 제거가능하도록 변형이 없어야 한다.
시트제거단계는 접합시트를 제거하는 단계이다. 이 때, 접합시트의 접착력은 솔더가 용용되어 패드에 접합된 결합력보다 약하므로 제거될 수 있다.
본 측면에 따른 접속핀 이송 카트리지를 이용하여 외부에서 접속핀을 이송하여 기판과 기판 또는 기판과 반도체 칩을 접속하게 하므로 에칭이나 기타의 습식공정이 없어 공정이 매우 간단해진다.
<제4측면>
본 발명의 제4측면은 접속핀을 이용한 전기적 접속방법을 제공한다. 접속핀은 금속핀과 금속핀의 외면에 구비된 솔더층을 구비한다. 이러한 접속핀은 전술한 바와 같이 금속와이어를 절단 한 뒤, 솔더층을 도금하여 형성한다.
제조된 접속핀은 일단이 제1기판의 전극이나 패드에 결합되고, 타단이 제2기판의 전극이나 패드에 결합되어 전기적으로 접속하거나, 일단이 제1기판의 전극이나 패드와 결합되고, 타단이 반도체칩에 결합하여 전기적으로 접속한다. 이 때, 결합은 전극이나 패드에 구비되는 솔더페이스트, 플럭스와 접속핀의 외면 및/또는 저면에 구비된 솔더층이 용융되면서 이루어진다.
통상 접속핀은 금속핀의 외면에 있는 제1기판측 솔더층을 용융하여 일단을 제1기판에 부착하여 금속핀을 세운 뒤, 제2기판측 솔더층을 용융하여 제2기판에 부착함으로써 제1기판과 제2기판을 전기적으로 접속한다.
그런데 용융에 의한 접속핀의 솔더층은 일정한 형상으로 녹는 것이 아니라 랜덤한 형상으로 녹게 되는데 이로 인하여 접속핀의 높이가 서로 달라지는 문제점이 있다. 더우기 접속핀의 타단을 제2기판에 부착시키기 위해 열을 가하는 경우 일단과 제1기판까지 용융되어 접속핀이 무너지거나 틸팅되는 문제점도 발생할 수 있다.
따라서 본 측면에서는 접속핀으로 제1기판과 제2기판, 또는 기판과 반도체칩을 안정성 있게 접속하는 방법을 제공한다.
도 6은 접속방법을 도시하는 공정도이다. 도 6에서 접속핀은 설명의 편의상 과장되게 기울어져 있다. 이에 따르면 접속공정은 제1기판의 전극 또는 패드, 제2기판의 전극 또는 패드를 전기적으로 연결하는 전기적 접속방법으로서, 상기 제1기판의 전극 또는 패드에 구리를 포함하는 구리합금핀의 외면의 적어도 일영역에 접속핀의 일단을 부착하여 세우는 제1단부 접속단계, 상기 제1기판 상에 상기 접속핀이 부착된 주변에 고분자수지를 상기 접속핀의 타단이 노출되는 높이로 도포하여 수지막을 형성하는 수지도포단계, 및 제1기판을 뒤집은 후 접속핀의 타단 솔더층을 용융하여 제2기판에 부착하는 제2단부접속단계를 포함한다.
먼저, 제1단부접속단계는 접속핀의 솔더층을 용융하여 제1기판에 부착하는 단계이다. 이 때, 접속핀은 외면전체, 또는 상면 및 저면에 솔더층을 구비한다. 바람직하게 접속핀을 솔더층에 부착하는 것은 전술한 카트리지를 이용할 수 있다. 한편 솔더층이 용융하여 부착하는 제1기판의 패드 또는 전극 상에는 플럭스, 솔더분말, 솔더 페이스트를 먼저 도포할 수 있다. 이 때 사용되는 플럭스, 솔더분말, 솔더 페이스트는 용도에 맞게 다양한 조성이나 물질이 사용될 수 있으며 특별한 조성에 제한되지 않는다.
수지도포단계는 제1기판상에 접속핀 주위를 수지조성물을 도포하여 경화시킨다. 이로써, 접속핀은 고정되어 움직일 수 없게되므로 접속핀이 무너지는 문제점을 방지할 수 있다. 이 때, 수지조성물은 접속핀의 단부가 노출되도록 핀의 높이보다 낮게 수지조성층을 형성하는 것이 중요하다. 노출되는 접속핀의 단부의 높이는 핀의 높이에 따라 3㎛ 내지 100㎛가 바람직하다. 이 때, 수지조성물로는 에폭시 계열, 실리콘 계열의 수지를 사용할 수 있다.
노출되는 접속핀의 단부는 외면의 솔더층이 형성되어 용융시 제2기판상에 접속할 수 있으며, 접속핀의 단부가 노출되어 위치를 확인하는 것이 용이하게 된다. 또한, 접속핀은 제1기판에 수지층에 의해 고정되므로 단부가 기울어진 상태가 되어도 접속에 문제점을 일으키지 않게된다.
이후 제2단부접속단계는 접속핀의 타단 솔더층을 용융하여 제2기판에 부착하는 단계이다. 제1기판은 접속핀이 수지층에 의해 감싸진 상태로 뒤집어져서 제2기판에 부착된다. 이때, 전극 또는 패드상에 솔더페이스트 또는 플럭스가 도포된 제2기판이 제공되며, 돌출된 접속핀의 높이가 조금 발생하여도 솔더층과 제2기판의 패드 또는 전극 상에 구비되는 플럭스, 솔더분말, 솔더 페이스트등으로 인해 접속에는 문제가 발생하지 않는다. 이로써, 제1기판과 제2기판 사이를 솔더층이 구비된 접속핀을 이용하여 접속할 수 있다.
이 때, 접속핀의 일단은 제1기판의 전극 또는 패드, 접속핀의 타단은 제2기판의 전극 또는 패드와 접속하는데, 이 때 접속핀의 일단 및 타단에 구비되는 솔더층의 솔더조성은 서로 같은 것을 사용해도 되고 다른 것을 사용해도 되나, 도 2의 (a), (b), (f)등이 사용되는 것이 바람직하며, 경우에 따라서 본 발명의 제2측면의 다양한 접속핀이나, 본 발명의 제5측면의 이중층 접속핀을 사용할 수 있다.
특히, 본 실시예에서 접속핀은 제2기판과 접속하는 접속핀 타단의 말단에 솔더층이 구비되는 것이 바람직한데 이는 접속핀의 타단의 말단이 수지층 상부로 노출되므로 용융시 제2기판과 접속에 필요한 솔더를 공급하기 위함이다.
또한 접속핀의 제1기판과 접속하는 일단에는 제1융점의 솔더층과 접속핀의 제2기판과 접속하는 타단에는 제2융점의 솔더층을 가지게 하는 것이 바람직한데, 이는 접속핀 상면의 제1솔더층은 제1융점의 솔더로 구성되고, 저면의 제2솔더층은 제1융점보다 높은 제2융점의 솔더로 구성되며, 이 때, 제2융점은 제1융점과 제2융점의 융점 차이는 5℃~25℃을 만족하는 것이 바람직하다. 5℃ 보다 온도차이가 적게 나는 경우 제1솔더가 녹을 때 제2솔더도 같이 용융될 수 있고, 25℃ 보다 온도차이가 많이 나는 경우 미용융의 문제가 있기 때문이다.
제1융점은 210 내지 220℃ 가 바람직하고, 제2융점은 225 내지 235℃가 바람직하다.
<제5측면> 2중 솔더층
제3측면에서 용융에 의한 핀의 솔더층은 일정한 형상으로 녹는 것이 아니라 랜덤한 형상으로 녹게 되는데 이로 인하여 접속핀의 높이가 서로 달라지는 문제점이 있으며, 접속핀의 타단을 제2기판에 부착시키기 위해 열을 가하는 경우 일단과 제1기판까지 용융되어 접속핀 무너지는 문제점도 발생할 수 있음을 보인바 있다. 이에 대해 제4측면에서와 같이 수지층을 사용할 수도 있지만, 한 또 다른 대안적 해결방안으로서 본 발명의 제5측면은 2중 솔더층을 가지는 접속핀을 제공한다. 도 7은 접속용 솔더층의 단면을 도시한다.
이에 따르면, 솔더층은 내측의 제1솔더층과 외측의 제2솔더층으로 형성된다. 이 때, 제1솔더층은 제1융점의 솔더로 구성되고, 제2솔더층은 제2융점의 솔더로 구성되며, 이 때, 제1융점(T1)과 제2융점(T2)은 5℃＜T2-T1< 25℃을 만족하는 것이 바람직하다. 5℃ 보다 온도차이가 적게 나는 경우 제1솔더가 녹을 때 제2솔더도 같이 용융될 수 있고, 25℃ 보다 온도차이가 많이 나는 경우 미용융의 문제가 있기 때문이다.
제1솔더층은 Sn-Ag-Cu를 사용하는 것이 바람직한데, 리플로우전에 금속핀에 잘 부착되고, 리플로우 후에는 접속신뢰성을 확보하기 위해 은(Ag), 구리(Cu)과 잔부의 주석 및 임의의 불가피한 불순물을 포함하여 이루어질 수 있다. 제1솔더층의 제1융점은 210℃ 내지 220℃ 가 바람직하다.
더욱 구체적으로는 1.2 내지 4.0 중량%의 은(Ag); 0.2 내지 1.0 중량%의 구리(Cu); 잔부의 주석(Sn); 및 임의의 불가피한 불순물을 포함하여 이루어지는 솔더 합금을 제공한다.
제2솔더층은 Sn을 사용하는 것이 바람직한데 임의의 불가피한 불순물을 포함하여 이루어질 수 있다. 제2솔더층의 제2융점은 225℃ 내지 235℃가 바람직하다.
더욱 구체적으로는 100 중량%의 Sn 및 임의의 불가피한 불순물을 포함하여 이루어지는 솔더 합금을 제공한다.
이 때, 제1솔더층의 두께(t1)와 제2솔더층의 두께(t2)의 두께비는 0.1<t2/t1<0.5를 만족하는 것이 바람직하다. 0.1 미만이면 제2솔더층의 용융량이 너무 적어서 접속핀이 기판에 안정적으로 부착되기 어렵고, 0.5를 초과하면 제2솔더층의 용융량이 많아서 접속핀을 기울어지게 할 수 있기 때문이다.
이와같이 제조한 접속핀은 기판에 이용하는 경우 낙하충격(Drop strength) 강도, 열사이클(Thermal cycling, TC) 특성 및 젖음성(Wet-ability)이 우수하고 미싱율(Missing rate)이 낮은 효과를 제공할 수 있을 뿐만아니라, 제1융점을 가지는 제1솔더층을 내측에 형성하고, 제2융점을 가지는 제2솔더층을 외측에 형성함으로써, 제1기판과 접속핀을 접속할 때 T1온도보다 높고 T2온도보다 낮은 온도를 가하여 제2솔더층의 용융없이 접속핀 내부의 제1솔더층의 솔더만을 용융되게 할 수 있다.
따라서, 내면의 제1솔더층이 용융되면서 접속핀을 제1기판을 세울수 있게 되는데, 이 때의 접합은 제1솔더층의 양이 적기 때문에 임시적인 접합상태이고, 외면의 제2솔더층이 아직 녹지 않은 상태이기 때문에 접속핀이 기울어지지 않거나 기울어지더라도 미세하게 기울어지는 정도가 된다.
접속핀을 제1기판을 세운 후 제2기판의 전극 또는 패드, 또는 반도체 칩의 전극 또는 패드에 접속하기 위해서 다시 T2온도보다 높은 온도를 가하여 제2솔더층을 용융하여 임시적으로 접합된 제1기판의 전극과 접속핀을 완전히 접속하고, 제2기판과 접속핀도 접속하게 된다.
따라서 접속핀에 서로 다른 솔더층을 구비하게 함으로써 제4측면과 같은 수지조성물을 사용하는 공정 없이 접속핀을 제1기판 및 제2기판에 안정적으로 접속할 수 있게 된다.
<실시예>
<실시예 1> : 구리합금핀제조
Sn을 구리용융액에 5.0%으로 혼합하여 제조된 구리합금선을 준비하였다. 다음으로, 이들 구리합금선을 다이스를 통과시킴으로써, 상면 및 저면의 직경 φ이 110㎛로 되도록 구리합금선을 늘이고, 그 후, 490㎛의 길이(높이 L)가 되는 위치에서 구리합금선을 절단함으로써, 목적으로 하는 구리합금핀을 제작하였다. 절단은 금형컷팅방식으로 하였다.
이루 구리합금핀을 어닐링하였고, 어닐링 조건으로서 실온으로부터 200℃로 가열하는 승온 시간을 20분간으로 하고, 200℃에서 유지하는 유지 시간을 180분간으로 하고, 200℃로부터 실온으로 냉각하는 냉각 시간을 20분간으로 하였다. 노 내의 냉각은, 노 내에 설치한 냉각 팬을 사용하여 행하였다.
<실시예 2 내지 실시예 5>
실시예 1과 같은 방법으로 구리합금핀을 제조하되, 합금조성을 위한 첨가원소함량 및 어닐링 온도는 아래 표 1 정리하였다.
첨가원소 및 함량(%) 어닐링 온도℃
실시예 1 Sn 2.0% 200
실시예 2 Sn 5.0% 200
실시예 3 Sn 7.0% Zn 0.7% 200
실시예 4 Sn 8.0% 200
실시예 5 Sn 10.0% 200
<비교예 1 내지 3>실시예 1과 같은 방법으로 구리합금핀을 제조하되, 합금조성을 위한 첨가원소함량 및 어닐닝온도는 아래 표 2에 정리하였다.
첨가원소 및 함량(%) 어닐링 온도℃
비교예 1 Sn 없음 320
비교예 2 Sn 0.05% 350
비교예 3 Sn 25% 380
<실시예 6 내지 10> : 솔더층형성
실시예 1로 제조된 구리합금핀 전체 표면에 Sn-Ag-Cu 로 이루어지는 솔더층을 피복하였다. 먼저 구리합금핀을 산세한 후 구리합금핀을 바렐속에 넣어 양극에는 Ni을 걸어두고 도금액내 설파민산 Ni도금액 및 첨가제를 첨가하고, 구리합금핀에는 음극을 걸어 전해 도금을 진행한다. 이때 온도는 55~65도를 유지시켜준다. 전해도금을 전류밀도 0.1A/dm로 2시간동안 도금을 진행하여 두께가 약 2.1㎛의 확산층을 형성한다.
다음으로, 확산층이 형성된 구리합금핀을 바렐속에 넣어 양극에는 Sn-Ag를 양극에 걸어두고 도금액 내 MS-Cu 도금액 및 첨가제를 첨가하고, 구리합금핀에는 음극을 걸어 전해 도금을 진행한다.
이때 온도는 20~30℃를 유지시켜 준다. 전해도금을 전류밀도를 1A/dm 로 3시간동안 도금을 진행하여 두께가 약 4㎛인 제1솔더층을 형성함으로써 접속핀을 제조한다. 이 때, 제1솔더층은 Ag 및 Cu 농도 조절을 통해 형성하고 조성을 표 3과 같이 정리하였다.
조성
실시예 6 Sn1.5Ag0.2Cu
실시예 7 Sn2.0Ag0.2Cu0.3Zn
실시예 8 Sn3.0Ag0.2Cu
실시예 9 Sn1.5Ag0.8Cu
실시예 10 Sn3.0Ag0.8Cu
<실시예 6-1 내지 10-1> : 솔더층형성
실시예 1로 제조된 구리합금핀 전체 표면에 Sn-Ag-Cu 로 이루어지는 솔더층을 피복하였다. 먼저 구리합금핀을 산세한 후 구리합금핀을 바렐속에 넣어 양극에는 Sn-Ag를 양극에 걸어두고 도금액 내 MS-Cu 도금액 및 첨가제를 첨가하고, 구리합금핀에는 음극을 걸어 전해 도금을 진행한다.
이때 온도는 20~30℃를 유지시켜 준다. 전해도금을 전류밀도를 1A/dm 로 3시간동안 도금을 진행하여 두께가 약 6㎛인 제1솔더층을 형성함으로써 접속핀을 제조한다. 이 때, 제1솔더층은 표 4와 같은 조성으로 형성하였다.
실시예 6-1 내지 10-1의 실시예들은 확산층을 형성하지 않은 접속핀으로 제조하였다.
조성
실시예 6-1 Sn1.5Ag0.2Cu
실시예 7-1 Sn2.0Ag0.2Cu0.3Zn
실시예 8-1 Sn3.0Ag0.2Cu
실시예 9-1 Sn1.5Ag0.8Cu
실시예 10-1 Sn3.0Ag0.8Cu
<비교예 4 내지 5>
실시예 1로 제조된 구리합금핀 전체 표면에 Sn-Bi 로 이루어지는 솔더층을 피복하였다. 도금에 사용된 전해액은 메탄술폰산 계열의 용액을 사용하였으며, 솔더층은 전해도금 방법으로 Ag 및 Bi 농도 조절을 통해 형성하고, 조성을 표 5 같이 정리하였다.
조성
비교예 4 Sn3.0Bi
비교예 5 Sn3.0Bi1.0Ag
<실시예 11 내지 실시예 15> : 2중 솔더층형성
실시예 6 내지 10의 구리합금핀 전체 표면에 형성된 제1솔더층 상에 다시 Sn로 이루어지는 제2솔더층을 형성하였다. 제1솔더층이 형성된 구리합금핀을 바렐속에 넣어 양극에는 Sn-Ag를 양극에 걸어두고 구리합금핀에는 음극을 걸어 전해 도금을 진행한다. 이때 온도는 20~30℃를 유지시켜 준다. 전해도금을 전류밀도를 1A/dm 로 3시간동안 도금을 진행하여 두께가 약 5㎛인 제2 솔더층을 형성함으로써 구리합금핀을 제조한다.
도금에 사용된 전해액은 메탄술폰산 계열의 용액을 사용하였으며, 제1솔더층은 전해도금 방법으로 Ag 및 Cu 농도 조절을 통해 형성하였고, 제2솔더층은 전해도금 방법으로 Sn 도금층을 형성하고, 표 6과 같이 정리하였다.
제1솔더층 조성 제2솔더층 조성
실시예 11 Sn1.5Ag0.2Cu 100Sn
실시예 12 Sn2.0Ag0.2Cu 100Sn
실시예 13 Sn3.0Ag0.2Cu 100Sn
실시예 14 Sn1.5Ag0.8Cu 100Sn
실시예 15 Sn3.0Ag0.8Cu 100Sn
<실험예>
<실험예 1> : 구리합금핀의 버 생성여부 측정
도 8은 실시예 및 비교예에 따른 금속핀의 버발생을 촬영한 전자현미경 사진이다. 이에 따르면, 실시예 1 내지 실시예 5에서와 같이 Sn의 함량을 0.1wt% 내지 20wt%로 포함하고, 어닐링 온도가 160 내지 300인 경우 금속핀을 절단한 경우 버가 생기지 않으나, 비교예들은 버가 크고 많이 생긴 것을 확인할 수 있다.
<실험예 2> : 구리합금핀의 비커스 경도 및 전기전도도(조성 및 열처리 온도에 영향)
실시예 1 내지 5와 비교예 1 내지 3의 비커스 경도 및 전기전도도 실험 결과를 표 7에 정리하였다.
비커스 경도(HV) 전기전도도
실시예 1 302 15
실시예 2 288 13
실시예 3 261 12
실시예 4 246 9
실시예 5 218 8
비교예 1 369 101
비교예 2 352 86
비교예 3 190 28
<실험예 3> : 접속핀에 대한 전단강도 테스트
본 발명의 실시예 6 내지 10에 의해 제조된 접속핀을 기판에 접합시킨 후 전단강도를 측정하여 표 8에 정리하였다.
인쇄회로기판은 구리 표면에 OSP처리가 된 기판을 사용하였으며, 기판의 구리표면 사이즈는 φ220㎛ 인 기판을 사용하였다.
접합방법은 기판에 플럭스 혹은 솔더페이스트 인쇄 후 리플로우 오븐을 사용하여 피크(peak) 온도 250℃에 50초 유지하여 접합하였다.
전단강도(gf)
실시예 6 171
실시예 7 178
실시예 8 189
실시예 9 180
실시예 10 192
실시예 6-1 166
실시예 7-1 168
실시예 8-1 170
실시예 9-1 169
실시예 10-1 172
실시예 11 158
실시예 12 159
실시예 13 180
실시예 14 162
실시예 15 179
<실험예 4> : 낙하충격 테스트
시편의 낙하충격 강도를 테스트하기 위해 JESD22-B111 규격에 따라서 수행되었으며, 구체적으로 접속핀이 접착된 구리표면처리 인쇄회로기판에 대하여 중력가속도 1500G, 0.5msec의 충격량을 가하여, 낙하충격 강도는 솔더의 5%가 파괴되는 낙하 횟수와 63.2%가 파괴되는 낙하 횟수로 측정되었다. 시편의 파괴(failure)는 초기저항의 10% 이상 증가 시 파괴로 인지하였고, 연속된 5번의 낙하 평가 중 3번의 낙하 충격 저항값이 초기저항의 10% 이상 증가 시 파괴로 인지하였다. 테스트 결과를 표 9로 정리하였다.
Drop 5% 파괴
(number of drops)		 Drop 63.2% 파괴
(number of drops)
실시예 6 18.669 108.657
실시예 7 22.002 121.312
실시예 8 26.038 152.897
실시예 9 17.778 112.984
실시예 10 24.284 154.687
실시예 6-1 17.862 105.823
실시예 7-1 20.107 116.811
실시예 8-1 23.915 142.987
실시예 9-1 17.184 108.198
실시예 10-1 20.224 148.911
실시예 11 19.081 119.156
실시예 12 22.111 158.248
실시예 13 26.088 161.194
실시예 14 18.902 128.261
실시예 15 26.126 169.445
<실험예 5> : 열 사이클 테스트
시편의 열 사이클 특성을 측정하기 위해 JEDS22-A104-B 규격에 따라, -40℃ ~ 125℃ 조건으로 테스트를 진행하였다. 125℃에서 10분을 유지한 후 -40℃로 변화시켜 10분 유지하는 것을 하나의 사이클로 하여, 5% 파괴가 발생하는 사이클 횟수와 63.2%의 파괴가 발생하는 사이클 횟수를 측정하였다. 시편파괴(fail)의 기준은 100 사이클이 완료될 때마다 저항을 측정하였고, 단락될 경우 시편에서 제외하였다.
표 10은 접속핀의 열 사이클 테스트 결과를 나타낸 표이다. Ni, Pd가 포함된 경우 그렇지 않은 경우보다 많게는 2배 정도의 열 사이클 수명을 가지는 것을 알 수 있고, 첨가되는 Ni, Pd의 함량은 실시예 5의 솔더볼의 함량인 각각 0.05 중량%, 0.03 중량%에서 사이클 횟수가 최대값을 보인다.
Thermal cycle 5% 파괴
(number of cycles)		 Thermal cycle 63.2% 파괴
(number of cycles)
실시예 6 480.121 809.781
실시예 7 395.189 682.144
실시예 8 334.891 759.872
실시예 9 462.529 801.871
실시예 10 316.818 598.745
실시예 6-1 468.524 800.591
실시예 7-1 390.791 671.833
실시예 8-1 330.291 748.159
실시예 9-1 454.767 793.953
실시예 10-1 310.890 589.898
실시예 11 423.841 761.418
실시예 12 384.619 700.847
실시예 13 349.726 658.418
실시예 14 422.168 711.691
실시예 15 327.189 621.482
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (15)

  1. 금속와이어의 양단을 절단하여 소정의 길이로 형성되며, 상기 절단된 면의 버의 길이가 0.1㎛ 내지 0.5㎛인 기둥형상의 금속핀; 및
    상기 금속핀의 외면의 적어도 일영역에 Sn, Cu, Ag를 포함하는 솔더층을 가지고,
    상기 금속핀은 전기전도도가 11 내지 101%IACS 이고, 비커스경도가 150 내지 300HV인 접속핀.
  2. 제1항에 있어서,
    상기 솔더층은 1.5 내지 4.0 중량%의 은(Ag), 0.2 내지 2.0 중량%의 구리(Cu), 잔부의 주석(Sn)을 포함하는 접속핀.
  3. 제2항에 있어서,
    상기 솔더층은 1 내지 10㎛의 두께로 구비되는 접속핀.
  4. 제3항에 있어서,
    상기 금속핀과 상기 솔더층 사이에 상기 금속핀 및 상기 솔더층의 각 금속원자들이 확산되는 확산층이 더 포함되는 접속핀.
  5. 삭제
  6. 제1항에 있어서,
    상기 금속핀은 직경은 50 내지 300㎛ 이며, 높이는 60 내지 3,000㎛인 접속핀.
  7. 제6항에 있어서,
    상기 금속핀의 에스팩트비(길이/지름)는 1.1 내지 15인 접속핀.
  8. 제7항에 있어서,
    상기 금속핀은 500 내지 1000℃의 융점을 가지는 접속핀.
  9. 제8항에 있어서,
    상기 솔더층은 상기 금속핀 외면 전체를 둘러싸는 접속핀.
  10. 제9항에 있어서,
    상기 솔더층은 상기 금속핀의 상부 및 하부를 둘러싸는 접속핀.
  11. 주금속을 용융용액에 첨가원소를 포함시켜 용융시키는 용융공정;
    상기 용융공정에서 용융액을 압연, 프레스, 또는 인발을 행하면서 스트랜드 또는 박편으로 제조하는 스트랜드공정;
    상기 스트랜드 또는 박편을 와이어로 신선하는 신선공정;
    상기 신선된 와이어를 160도 이상 300도 이하의 온도에서 열처리하는 열처리공정;
    상기 열처리된 와이어를 소정의 길이로 절단하여 절단된 면의 버의 길이가 0.1㎛ 내지 0.5㎛인 금속핀으로 만드는 절단공정; 및
    상기 금속핀 표면에 Sn을 포함하는 금속을 전해도금하여 솔더층을 형성하는 솔더층 형성공정을 포함하고,
    상기 금속핀은 전기전도도가 11 내지 101%IACS 이며, 비커스경도가 150 내지 300HV인 접속핀 제조방법.
  12. 제11항에 있어서,
    상기 절단공정 후 상기 금속핀 표면에 있는 유기물 또는 오염물질을 제거하는 탈지공정과 금속핀 표면에 있는 산화층을 제거하는 산세공정을 포함하는 전처리공정;을 더 포함하는 접속핀 제조방법.
  13. 제12항에 있어서,
    상기 전처리 공정 후 금속핀 표면에 확산층을 전해도금 또는 무전해도금하는 확산층 형성공정을 포함하는 접속핀 제조방법.
  14. 제13항에 있어서,
    상기 확산층은 2 내지 5㎛인 접속핀 제조방법.
  15. 삭제
KR1020220112710A 2022-09-06 2022-09-06 접속핀 KR102579479B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220112710A KR102579479B1 (ko) 2022-09-06 2022-09-06 접속핀
KR1020230054744A KR20240034096A (ko) 2022-09-06 2023-04-26 접속핀
US18/457,098 US20240096832A1 (en) 2022-09-06 2023-08-28 Connecting pillar
CN202311107052.4A CN117673010A (zh) 2022-09-06 2023-08-30 连接柱

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220112710A KR102579479B1 (ko) 2022-09-06 2022-09-06 접속핀

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230054744A Division KR20240034096A (ko) 2022-09-06 2023-04-26 접속핀

Publications (1)

Publication Number Publication Date
KR102579479B1 true KR102579479B1 (ko) 2023-09-21

Family

ID=88189145

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220112710A KR102579479B1 (ko) 2022-09-06 2022-09-06 접속핀
KR1020230054744A KR20240034096A (ko) 2022-09-06 2023-04-26 접속핀

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230054744A KR20240034096A (ko) 2022-09-06 2023-04-26 접속핀

Country Status (3)

Country Link
US (1) US20240096832A1 (ko)
KR (2) KR102579479B1 (ko)
CN (1) CN117673010A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101157A (ko) 2006-04-11 2007-10-16 신꼬오덴기 고교 가부시키가이샤 솔더 접속부의 형성 방법, 배선 기판의 형성 방법 및반도체 장치의 제조 방법
KR20120031005A (ko) * 2009-06-24 2012-03-29 신닛테츠 마테리알즈 가부시키가이샤 반도체용 구리 합금 본딩 와이어
KR20170042372A (ko) * 2014-09-09 2017-04-18 센주긴조쿠고교 가부시키가이샤 Cu 칼럼, Cu 핵 칼럼, 납땜 조인트 및 실리콘 관통 전극

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101157A (ko) 2006-04-11 2007-10-16 신꼬오덴기 고교 가부시키가이샤 솔더 접속부의 형성 방법, 배선 기판의 형성 방법 및반도체 장치의 제조 방법
KR20120031005A (ko) * 2009-06-24 2012-03-29 신닛테츠 마테리알즈 가부시키가이샤 반도체용 구리 합금 본딩 와이어
KR20170042372A (ko) * 2014-09-09 2017-04-18 센주긴조쿠고교 가부시키가이샤 Cu 칼럼, Cu 핵 칼럼, 납땜 조인트 및 실리콘 관통 전극
KR20180021222A (ko) * 2014-09-09 2018-02-28 센주긴조쿠고교 가부시키가이샤 Cu 칼럼, Cu 핵 칼럼, 납땜 조인트 및 실리콘 관통 전극

Also Published As

Publication number Publication date
KR20240034096A (ko) 2024-03-13
CN117673010A (zh) 2024-03-08
US20240096832A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
EP3062956B1 (en) Lead-free, silver-free solder alloys
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
EP1551211B1 (en) Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure
TWI618798B (zh) Lead-free solder alloy
US20060113683A1 (en) Doped alloys for electrical interconnects, methods of production and uses thereof
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
JPWO2006129713A1 (ja) 鉛フリーはんだ合金
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
US8887980B2 (en) Method of soldering portions plated by electroless Ni plating
US20100127047A1 (en) Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints
JP3682654B2 (ja) 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
JP2017501879A (ja) 亜鉛系鉛フリーはんだ組成物
KR20130137122A (ko) Ｂｉ-Ｓｎ계 고온 땜납 합금
JP2010245390A (ja) ボンディングワイヤ
US20240109157A1 (en) Solder joint
US6799711B2 (en) Minute copper balls and a method for their manufacture
WO2019069788A1 (ja) はんだ合金、はんだ接合材料及び電子回路基板
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
KR102579479B1 (ko) 접속핀
KR102579478B1 (ko) 전기접속용 금속핀
KR20240033887A (ko) 접속핀의 접속방법
KR20240033889A (ko) 접속핀
KR20240033886A (ko) 접속핀 이송카트리지
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant