JP5387616B2 - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5387616B2 JP5387616B2 JP2011109274A JP2011109274A JP5387616B2 JP 5387616 B2 JP5387616 B2 JP 5387616B2 JP 2011109274 A JP2011109274 A JP 2011109274A JP 2011109274 A JP2011109274 A JP 2011109274A JP 5387616 B2 JP5387616 B2 JP 5387616B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- solder
- anchor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
この底面より高い位置にある第2の電極領域と、
上記第1の電極領域と上記第2の電極領域との間に形成された段差と、を有し、
上記段差は、上記電極の一方の縁部から他方の縁部まで連続していることが好ましい。
第1の電極と、上記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、
上記第1の電極及び上記第2の電極と上記半導体チップとを接合する接合部と、を有することを特徴とする。
半導体チップと、
縁部から延在する凹部を有する第2の電極を備えた回路基板と、
上記半導体チップと上記第2の電極とを接合する接合部と、を有することが好ましい。
上記回路基板に縁部から延在する凹部を有する電極を設け、
上記半導体チップと上記電極とを接合部によって接合することを特徴とする。
第1の電極領域および第2の電極領域は、凹部Lおよび段部Hと一体であるため、同じ符号LおよびHを付して説明を続ける。第1の電極領域Lと第2の電極領域Hとの間には、立壁Sが形成されている。立壁Sは、図5によりよく示すように、はんだ溶着面の縁部Eの一部から他の一部まで連続して延びている。立壁Sは、本発明にいう段差の一例に相当する
図7は、図4〜図6に示す回路基板を備えた半導体装置の実装構造を示す一部断面図である。図7のパート(A)は実装前の状態を示し、パート(B)は実装後の状態を示す。なお、図7に示す半導体チップ20は、図1を参照して説明したものと同一の構造を有しているので、同一の符号を付し詳細な説明は省略する。
なおここでは、アンカー電極13Aがマトリクス状に配列された電極13のうち外側に1列に配列された形態を説明したが、本発明の回路基板では、アンカー電極が1列に限られず、複数列配列されたものであってもよい。
縁部から延在する凹部を有する電極を備えたことを特徴とする回路基板。
前記凹部は、前記回路基板の周縁に向けて設けられていることを特徴とする付記1に記載の回路基板。
前記電極は、前記回路基板の周縁領域に配置されたことを特徴とする付記1又は2に記載の回路基板。
前記電極の少なくとも1部は、前記電極材料との合金層からなることを特徴とする付記1から3のいずれか1項に記載の回路基板。
前記合金層により前記凹部が形成されていることを特徴とする付記4に記載の回路基板。
前記凹部は、複数形成されていることを特徴とする付記1から5のいずれか1項に記載の回路基板。
前記凹部の深さの異なる前記電極が、前記回路基板上に複数配置されていることを特徴とする付記1から6のいずれか1項に記載の回路基板。
前記回路基板の内側に配置される前記電極の凹部の深さに比して、周縁側に配置された前記電極の凹部の深さの方が大きいことを特徴とする付記7に記載の回路基板。
前記電極は、前記凹部の底面に位置する第1の電極領域と、
該底面より高い位置にある第2の電極領域と、
前記第1の電極領域と前記第2の電極領域との間に形成された段差と、を有し、
前記段差は、前記電極の一方の縁部から他方の縁部まで連続していることを特徴とする付記1から8のいずれか1項に記載の回路基板。
前記第1の電極領域と前記第2の電極領域とは、平面視で互いに重なることを特徴とする付記9に記載の回路基板。
半導体チップと、
第1の電極と、前記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、
前記第1の電極及び前記第2の電極と前記半導体チップとを接合する接合部と、を有することを特徴とする半導体装置。
前記第2の電極は、前記回路基板の周縁領域に配置され、
前記第1の電極は、前記周縁領域より内側に配置されたことを特徴とする付記11に記載の半導体装置。
半導体チップと、
縁部から延在する凹部を有する第2の電極を備えた回路基板と、
前記半導体チップと前記第2の電極とを接合する接合部と、を有することを特徴とする半導体装置。
前記第2の電極は、前記回路基板の周縁領域に配置されたことを特徴とする付記13に記載の半導体装置。
前記凹部は、前記回路基板の周縁に向けて設けられていることを特徴とする付記11から14のいずれか1項に記載の半導体装置。
前記第2の電極の少なくとも1部は、前記電極材料との合金層からなることを特徴とする付記11から15のいずれか1項に記載の半導体装置。
前記合金層により前記凹部が形成されていることを特徴とする付記16に記載の半導体装置。
前記凹部は、複数形成されていることを特徴とする付記11から17のいずれか1項に記載の半導体装置。
前記凹部の深さの異なる前記第2の電極が、前記回路基板上に複数配置されていることを特徴とする付記11から18のいずれか1項に記載の半導体装置。
半導体チップおよび回路基板を備えた半導体装置の製造方法であって、
前記回路基板に縁部から延在する凹部を有する電極を設け、
前記半導体チップと前記電極とを接合部によって接合することを特徴とする製造方法。
22A はんだ(接合部)
10,40,50,70,80,90,310 回路基板
13A,43A,53A,63A,73A,316 アンカー電極(電極、第2の電極)
13B 電極(第1の電極)
15 チップ実装領域
47 CuSn合金層(合金層)
100,400 半導体装置
F はんだ溶着面
H,H1,H2,H3,H4 段部
L,L1,L2,L3,L4 凹部
S,S1,S2,S3,S4 立壁(段差)
Claims (3)
- 半導体チップと、
第1の電極と、縁部から延在し当該回路基板の周縁に向けて設けられている凹部であって、前記第1の電極表面に比して、大きな凹部を表面に有する第2の電極と、を備えた回路基板と、
前記第1の電極及び前記第2の電極と前記半導体チップとを接合する接合部と、を有することを特徴とする半導体装置。 - 前記第2の電極は、前記回路基板の周縁領域に配置されたことを特徴とする請求項1に記載の半導体装置。
- 半導体チップおよび回路基板を備えた半導体装置の製造方法であって、
前記回路基板に、第1の電極と、縁部から延在し当該回路基板の周縁に向けて設けられている凹部であって、前記第1の電極表面に比して、大きな凹部を表面に有する第2の電極とを設け、
前記半導体チップと前記第1の電極及び前記第2の電極とを接合部によって接合することを特徴とする製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109274A JP5387616B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109274A JP5387616B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体装置、および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007267367A Division JP4814196B2 (ja) | 2007-10-15 | 2007-10-15 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181953A JP2011181953A (ja) | 2011-09-15 |
JP5387616B2 true JP5387616B2 (ja) | 2014-01-15 |
Family
ID=44693067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109274A Expired - Fee Related JP5387616B2 (ja) | 2011-05-16 | 2011-05-16 | 半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5387616B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6219913B2 (ja) | 2014-11-28 | 2017-10-25 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218039A (ja) * | 1990-01-23 | 1991-09-25 | Sumitomo Electric Ind Ltd | 半導体素子の実装方法 |
US6002172A (en) * | 1997-03-12 | 1999-12-14 | International Business Machines Corporation | Substrate structure and method for improving attachment reliability of semiconductor chips and modules |
JP2001177226A (ja) * | 1998-12-04 | 2001-06-29 | Nec Saitama Ltd | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 |
JP2001085832A (ja) * | 1999-09-13 | 2001-03-30 | Omron Corp | 電子部品実装構造とその実装方法 |
JP2001351946A (ja) * | 2000-06-05 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2004200187A (ja) * | 2002-12-16 | 2004-07-15 | Nikon Corp | プリント配線板 |
JP2006237326A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Xerox Co Ltd | プリント基板 |
-
2011
- 2011-05-16 JP JP2011109274A patent/JP5387616B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011181953A (ja) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4814196B2 (ja) | 回路基板 | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
JP4731495B2 (ja) | 半導体装置 | |
US8975757B2 (en) | Lead-free solder connection structure and solder ball | |
KR100723497B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
US8673762B2 (en) | Solder, soldering method, and semiconductor device | |
JP5881829B2 (ja) | クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体 | |
JP2011198796A (ja) | 半導体装置及びその製造方法 | |
JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
JP2010157693A (ja) | 金属バンプを備えた半導体パッケージ基板 | |
JP2005129886A (ja) | 半導体装置およびその製造方法 | |
JP5387616B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2008294390A (ja) | モジュール構成 | |
KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP2007335652A (ja) | 半導体装置、回路基板及びそれらの製造方法 | |
JPH10209591A (ja) | 配線基板 | |
JP4946965B2 (ja) | 電子部品実装装置及びその製造方法 | |
WO2009045803A1 (en) | Ball grid array assembly and solder pad | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP4561969B2 (ja) | 半導体装置 | |
JP2008270846A (ja) | 半導体装置の製造方法 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP2011014757A (ja) | 積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |