JP2007335652A - 半導体装置、回路基板及びそれらの製造方法 - Google Patents
半導体装置、回路基板及びそれらの製造方法 Download PDFInfo
- Publication number
- JP2007335652A JP2007335652A JP2006166135A JP2006166135A JP2007335652A JP 2007335652 A JP2007335652 A JP 2007335652A JP 2006166135 A JP2006166135 A JP 2006166135A JP 2006166135 A JP2006166135 A JP 2006166135A JP 2007335652 A JP2007335652 A JP 2007335652A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- opening
- semiconductor device
- solder resist
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】ボールグリッドアレイによる実装がされた半導体装置1において、樹脂基板20上にCu膜21で構成されるパターン電極を形成する。樹脂基板20上に形成されたソルダレジスト22の表面からCu膜21の表面まで貫通した開口部23を設け、半導体パッケージ10の電極パッド11に接合された半田ボール12とCu膜21が開口部23に充填された予備半田24を介して電気的に接続される。このような半導体装置1によれば、半田ボール12とCu膜21を直接接合させた場合に集中して発生する応力を緩和させることができ、接合部分に発生するクラックを抑制することができる。その結果、信頼性の高い半導体装置が実現可能になる。
【選択図】図1
Description
図7は実装後の半導体装置の概要を説明する要部断面模式図である。
回路基板200には、樹脂基板201上に配線電極であるCu膜202が形成され、その一部がソルダレジスト203で被覆されている。そして、半田ボール102とCu膜202は半田付けにより接合され、半導体パッケージ100内の半導体素子と配線電極であるCu膜202が電気的に接続されている。
また本発明では、半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、基板上にソルダレジストを形成し、ソルダレジストの表面から配線電極の表面まで貫通する開口部をソルダレジストにパターニングし、開口部に予備半田を充填し、半導体パッケージの電極パッドに接合された半田ボールと配線電極を予備半田を介して電気的に接続するようにした。
最初に、ボールグリッドアレイによる実装がされた半導体装置の概要について説明する。
半導体装置1の半導体パッケージ10内には、半導体素子、リードが封止体により封止されている(不図示)。半導体パッケージ10下には、半導体素子に電気的に接続された電極パッド11が形成されている。電極パッド11の組成は、半導体パッケージ10側から順に、Cu/Ni(ニッケル)/Au(金)という3層構造になっている。
樹脂基板20上には、配線電極がパターニングされ、配線電極を構成するCu膜21が形成されている。そして、樹脂基板20上には、Cu膜21の一部を被覆するように、ソルダレジスト22が形成されている。
図2〜図4は、実装構造を製造する具体的な工程を説明するための各工程の要部断面模式図である。
ガラスエポキシ樹脂製の樹脂基板20に、Cu膜を鍍金により形成させ(不図示)、エッチングにより電極配線のパターニングを行う。パターニングを行った電極配線を構成するCu膜21の厚みは、例えば35μmである。
尚、ソルダレジスト22の材質は、例えばエポキシ変性アクリレートである。
ソルダレジスト22の開口部23に、スクリーン印刷法によりペースト状のSn3Ag0.5Cuを供給する。そして、Sn3Ag0.5Cuの融点(216〜218℃)まで樹脂基板20を昇温させ、Sn3Ag0.5Cuを溶解させる。
回路基板30と半導体パッケージ10を対向させ、マウンタ装置を用いて半導体パッケージ10を回路基板30上に搭載する。ここで、半導体パッケージ10の半田ボール12の直径は0.6mm、電極ピッチが1mmである。
上述したように半田ボール12と予備半田24の材質は、Sn3Ag0.5Cuである。従って、半田ボール12と予備半田24を接合させた後は、電極パッド11とCu膜21は、単層の半田(例えば、Sn3Ag0.5Cu)を介して電気的に接続される。
次に、上述した実装構造の効果について検討した結果について説明する。ここでは、その効果を確認するために、熱サイクル試験による確認を行った。サンプルについては、それぞれの比較例で2種類作製した。熱サイクル試験は、サンプルを試験容器に設置した後、マイナス55℃雰囲気で10分間保持し、次に、室温にて1分間保持し、次に125℃で10分間保持し、そして室温にて1分間保持する、というステップの500回のサイクルを行う加速試験である。
このシミュレーションでは、半田ボール12の直径を0.6mm、ソルダレジスト22の開口部23の径を0.6mmの固定値とし、開口部23の深さdをパラメータとして、応力値を算出した。
横軸は、実装高さhに対する開口部の深さdの割合(%)を示し、縦軸はそれぞれの割合(%)に対する応力値(Kgf/mm2)を示す。
<実施例1>
最初に、実施例1について説明する。
<実施例2>
次に、実施例2について説明する。
図6は開口部の径と応力値の関係である。
半田ボール12の直径が0.6mm、電極ピッチ1mmの半導体パッケージ10と、ソルダレジスト22の開口部23の径が0.72mmの回路基板30を用い、図2〜図4に示す製造方法にて、半導体装置を作製した。即ち、ソルダレジスト22の開口部23の径は半田ボール12の直径の1.2倍である。
このように、ソルダレジストの開口部の径を半田ボールの直径の1.2倍とした場合において、予備半田と配線電極の接合部分に発生した応力が緩和し、クラック発生が抑制される。その結果、半導体装置の信頼性が向上することが分かった。
(付記1) 基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に充填された予備半田と、を有する回路基板と、
電極パッドと、
前記電極パッドに接合された半田ボールと、を有する半導体パッケージと、
を備え、前記半田ボールと前記配線電極が前記予備半田を介して電気的に接続されていることを特徴とする半導体装置。
(付記3) 前記半田ボール及び前記予備半田の材質が鉛フリー半田であることを特徴とする付記1または2に記載の半導体装置。
(付記5) 前記半田ボールの融点が前記予備半田の融点よりも高いことを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記7) 前記開口部の断面形状がテーパ形であることを特徴とする付記1乃至6のいずれか1項に記載の半導体装置。
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に予備半田が充填されていることを特徴とする回路基板。
(付記10) 前記予備半田の材質が鉛フリー半田であることを特徴とする付記8または9記載の回路基板。
(付記12) 半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
前記半導体パッケージの電極パッドに接合された半田ボールと前記配線電極を前記予備半田を介して電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記14) 半導体パッケージが実装される回路基板の製造方法において、
基板上に配線電極をパターニングする工程と、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
を有することを特徴とする回路基板の製造方法。
10、100 半導体パッケージ
11、101 電極パッド
12、102 半田ボール
20、201 樹脂基板
21、202 Cu膜
22、203 ソルダレジスト
23 開口部
24 予備半田
30、200 回路基板
Claims (5)
- 基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に充填された予備半田と、を有する回路基板と、
電極パッドと、
前記電極パッドに接合された半田ボールと、を有する半導体パッケージと、
を備え、前記半田ボールと前記配線電極が前記予備半田を介して電気的に接続されていることを特徴とする半導体装置。 - 前記開口部の深さが実装高さの半分以上であることを特徴とする請求項1記載の半導体装置。
- 基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に予備半田が充填されていることを特徴とする回路基板。 - 半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
前記半導体パッケージの電極パッドに接合された半田ボールと前記配線電極を前記予備半田を介して電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体パッケージが実装される回路基板の製造方法において、
基板上に配線電極をパターニングする工程と、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
を有することを特徴とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166135A JP2007335652A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置、回路基板及びそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166135A JP2007335652A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置、回路基板及びそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335652A true JP2007335652A (ja) | 2007-12-27 |
Family
ID=38934826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006166135A Pending JP2007335652A (ja) | 2006-06-15 | 2006-06-15 | 半導体装置、回路基板及びそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007335652A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277777A (ja) * | 2008-05-13 | 2009-11-26 | Tamura Seisakusho Co Ltd | はんだボール搭載方法及び電子部品実装用部材 |
JP2015103794A (ja) * | 2013-11-25 | 2015-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板の製造方法 |
JP2016079499A (ja) * | 2014-10-21 | 2016-05-16 | 住友金属鉱山株式会社 | 錫合金スパッタリングターゲット |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
-
2006
- 2006-06-15 JP JP2006166135A patent/JP2007335652A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
WO2005093817A1 (ja) * | 2004-03-29 | 2005-10-06 | Nec Corporation | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277777A (ja) * | 2008-05-13 | 2009-11-26 | Tamura Seisakusho Co Ltd | はんだボール搭載方法及び電子部品実装用部材 |
JP2015103794A (ja) * | 2013-11-25 | 2015-06-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 印刷回路基板の製造方法 |
JP2016079499A (ja) * | 2014-10-21 | 2016-05-16 | 住友金属鉱山株式会社 | 錫合金スパッタリングターゲット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030052156A1 (en) | Hollow solder structure having improved reliability and method of manufacturing same | |
JP2006128662A (ja) | 半導体装置およびその実装体 | |
US6887778B2 (en) | Semiconductor device and manufacturing method | |
CN101859733B (zh) | 半导体封装构造、半导体封装构造用载板及其制造方法 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP4814196B2 (ja) | 回路基板 | |
KR20030090481A (ko) | 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
JP2007335652A (ja) | 半導体装置、回路基板及びそれらの製造方法 | |
JP5113793B2 (ja) | 半導体装置およびその製造方法 | |
JP2008130992A (ja) | 実装構造体とその製造方法および半導体装置とその製造方法 | |
JP2638557B2 (ja) | 半導体装置 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
JP4946965B2 (ja) | 電子部品実装装置及びその製造方法 | |
JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
JP2006108182A (ja) | 半導体装置およびその実装体およびその製造方法 | |
JP5387616B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
EP4090141A1 (en) | Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Effective date: 20101126 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
A02 | Decision of refusal |
Effective date: 20110222 Free format text: JAPANESE INTERMEDIATE CODE: A02 |