JP5113793B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は半導体素子と実装基板とを備えた半導体装置の構造に関し、より詳しくは半導体素子と実装基板とを接続するための構造及び方法に関する。

近年、半導体素子に設けられた回路の高密度化と電極端子の多ピン化との両立を進めるべく、半導体素子の電極端子の狭ピッチ化、面積縮小化が図られている。そのため、半導体素子を実装基板にフリップチップ実装する際に、半導体素子と実装基板との間に注入される封止樹脂についても厳しい要求がなされている。

通常、フリップチップ実装においては、ＬＳＩなどの半導体素子の電極端子上に半田バンプなどの突起電極を形成し、その半導体素子を実装基板の接続端子に対して圧接・加熱してバンプ接続させることで実装している。

しかし、狭ピッチ化の進展は著しいため、従来のように電極端子を半導体基板の辺縁部に配置する構成では、電極端子間で短絡が発生したり、半導体素子と実装基板との熱膨張係数の差から発生する歪みにより接続不良などが発生することがある。そこで、電極端子を２次元状に配置することで、電極端子間ピッチを広げる方法がとられてきたが、最近では２次元状の配置でも狭ピッチ化の進展が著しい。

半田バンプを用いたフリップチップ接合では、半田接合後にフラックスで洗浄し、封止樹脂を注入してからこの封止樹脂を熱硬化する方法が知られている。この方法では、実装基板の電極上にフラックスを供給した後、半田バンプが形成された半導体素子を位置合わせし、実装基板上に搭載する。その後リフロー炉などの加熱手段により半田を溶融接合した後、洗浄液に浸漬しフラックス成分を溶解洗浄する。その後、半田接合部の耐落下・曲げ信頼性を強化する目的で、半導体素子と実装基板との間の空隙に、ディスペンサーなどを用いて封止樹脂を注入した後、この封止樹脂を熱硬化させる。しかし、近年半田接合部のピッチが狭く、半導体素子と実装基板の電極と間の隙間も小さくなってきたため、洗浄液の循環が悪くなってフラックス残渣が実装基板上に残り、使用環境下においてオープン不良や剥離が発生するといった不具合や、空隙が狭いために毛細管現象の効果を発揮できず、封止樹脂の注入に時間を要し、生産に上述の接合方法が適用できないといった不具合が起きるようになってきた。

このような不具合への対策として、フラックスを含有した封止接着剤を基板上に供給した後、半田バンプを形成した半導体素子をマウントし、加熱・加圧手段によって、半田接合と同時に封止接着剤を熱硬化する方法がある（例えば、特許文献１参照）。図１２（ａ）、（ｂ）は、特許文献１に記載された従来の半導体素子の実装方法を示す断面図である。この方法では、基板１００上にフラックスを含有した接着材料１２０を供給した後、半導体素子１３０のアクティブ面（回路形成面）に設けられた半田バンプ１４０と基板１００上に設けられた金属化パターン１１０とを接続させる。

しかし、この方法を薄い半導体素子に適用した場合、加圧によりはみ出した封止接着剤が半導体素子の裏面に回り込み、熱硬化後にリフローなどの熱が加わる際に、半導体基板と封止接着剤との線膨張係数の差が原因となり、半導体素子が割れるおそれがある。

そこで、フラックスを含有した封止フィルムを基板上に載置することにより、封止接着剤の量を制御しやすくし、半導体素子裏面への回り込みを防止する方法が提案されている（例えば、特許文献２参照）。

特許第２５８９２３９号 特許第４０４７７５４号 特開２００５−２２３３３０号公報

しかしながら、電極間ピッチの狭ピッチ化の要求は非常に厳しくなっているため、特許文献１、２のように、封止接着剤中にフラックスが含まれていると、半田による接合部に存在するフラックス中の活性剤（例えば、フッ素、塩素、硫黄など）が要因となり、高温高湿下で半田接合部の腐食が発生したり、高温高湿バイアス環境下で、イオンマイグレーションが発生し電気的なショート不良が発生する場合がある。

また、配線ルールの微細化や高速信号処理に対応する目的で半導体素子の層間絶縁膜に低誘電率膜（いわゆるlow-k膜やULk（Ultra Low-k）膜など）が用いられている場合は、低誘電率膜自体が、誘電率を下げるために多数の数ｎｍの空孔を有するポーラス状とされている。そのため、フラックス含有材料をポーラス状の絶縁膜に接触させると、高温高湿環境下で空孔中に活性剤が含浸することがあり、そのために銅やアルミニウムなどから成る微細配線が腐食したり、イオンマイグレーションが発生する可能性がある。

本発明は、上記の不具合に鑑み、半導体素子などの電子部品と基板との接続信頼性を向上させた半導体装置、およびその製造方法を提供することを目的とする。

上記の目的を達成するために本発明の半導体装置は、第１の電極が設けられた第１の電子部品と、上面に前記第１の電極と電気的に接続された第１の基板電極が設けられ、前記第１の電極と前記第１の基板電極とが対向するように配置された第１の基板と、前記第１の電極と前記第１の基板電極とを接続させる第１の接続部材と、フラックスを含み、少なくとも前記第１の接続部材と前記第１の基板電極との第１の接続部分に接する第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料とを備えている。

この構成によれば、第１の接続部材と第１の基板電極との接続部分にフラックスを含む第１の樹脂部が接しているので、第１の電極と第１の基板電極とを接合する際に、第１の基板電極や第１の接続部材の表面の酸化膜等が除去され、第１の接続部材と第１の基板電極との接合の信頼性が向上している。さらに、封止材料はフラックスを含む第１の樹脂部とフラックス濃度がより低い第２の樹脂部とを有しているので、封止材料内のフラックスの量は従来に比べて低減されており、電極と接続部材との接続部分での腐食やイオンマイグレーションの発生が抑えられている。また、低誘電率材料などの多孔質材料を多層配線層に用いた場合であっても、配線の腐食や配線層におけるイオンマイグレーションの発生を抑えることができる。

封止材料は、フィルム状の他、液状など種々の形状でありうる。封止材料がフィルム状になっている場合には、封止工程において樹脂が第１の電子部品の裏面に回り込むのを特に効果的に防ぐことができる。

なお、第１の樹脂部は第１の接続部材と第１の基板電極との接続部分に接していれば基板電極及び電極ごとに設けられていてもよいし、層状であってもよい。

本発明の半導体装置の製造方法は、第１の基板電極が設けられた第１の基板の上面に、フラックスを含む第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料を、前記第１の基板電極の上または上方を前記第１の樹脂部が覆うように貼り付ける工程（ａ）と、前記工程（ａ）の後、第１の電極を有する第１の電子部品を、前記第１の電極が前記第１の基板電極と対向するように位置を合わせて前記第１の基板上に載置する工程（ｂ）と、前記工程（ｂ）の後、第１の接続部材を用いて前記第１の電極と前記第１の基板電極とを接続させるとともに、前記封止材料で少なくとも前記第１の基板の上面を封止する工程（ｃ）とを備えている。

この方法によれば、工程（ｃ）で第１の電極と第１の基板電極とを接続させる際に、第１の基板電極及び第１の接続部材の表面に形成された酸化膜がフラックスによって除去され、第１の基板電極と第１の接続部材との接合をより確実にすることができる。さらに、封止材料がフラックスを含む第１の樹脂部とフラックス濃度が低い第２の樹脂部とを有していることにより、樹脂フィルム内のフラックスの量を従来よりも低減できるので、電極と接続部材との接続部分での腐食やイオンマイグレーションの発生を抑えることができる。また、多層配線における配線の腐食やイオンマイグレーションの発生も抑えることができる。このように、本発明の方法によれば、電極間の接続信頼性が向上した半導体装置を製造することが可能となる。

本発明の半導体装置およびその製造方法によれば、電極同士の接合に必要な部位のみ第１の樹脂層が存在するため、全体として半田バンプ間に残存するフラックスの量及び濃度が従来の半導体装置及びその製造方法に比べ低減される。従って、電極及び基板電極のピッチが狭い接合においても、高温高湿下での腐食や高温高湿バイアス下でのマイグレーションといった現象が発生しなくなり、高い接続信頼性が確保できる。

本発明の第１の実施形態に係る半導体装置において、半田による接合部分を概略的に示す断面図である。 （ａ）〜（ｃ）は、図１に示す本実施形態に係る半導体装置の製造方法を示す断面図である。以下に製造方法を説明する。 第１の実施形態に係る半導体装置の製造方法の変形例を示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を概略的に示す断面図である。 （ａ）〜（ｃ）は、第２の実施形態に掛かる半導体装置における封止フィルムの構造を概略的に示す平面図である。 （ａ）は、本発明の第３の実施形態に係る半導体装置における半導体素子を概略的に示す平面図であり、（ｂ）は、第３の実施形態に係る半導体装置を概略的に示す断面図である。 （ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造方法を概略的に示す断面図である。 （ａ）〜（ｃ）は、本発明の第５の実施形態５に係る半導体装置の製造方法を概略的に示す断面図である。 （ａ）〜（ｃ）は、本発明の第６の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、本発明の第７の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、本発明の第８の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、特許文献１に記載された従来の半導体素子の実装方法を示す断面図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置において、半田による接合部分を概略的に示す断面図である。

同図に示すように、本実施形態の半導体装置は、上面に基板電極１３が設けられた基板２と、回路形成面に形成された多層配線層５、及び多層配線層５上に形成された電極端子７を有し、回路形成面を基板２の上面に対向させた状態で基板２上に搭載された半導体素子（第１の電子部品）１と、基板２と半導体素子１との間の空隙を埋め、内部にフィラ１１が分散された封止フィルム（封止材料）３と、封止フィルム３を貫通し、電極端子７と基板電極１３とを電気的に接続する半田バンプ９とを備えている。基板２は、ガラスエポキシ多層基板、アラミド多層基板などの回路基板の他、シリコン基板であってもよい。また、電極端子７、基板電極１３、及び半田バンプ９はそれぞれ２次元状に配置されている。多層配線層５は、例えば微細配線層と脆弱な低誘電率絶縁膜（例えば、Low-k層やUltra low-k層）とからなっている。フィラ１１はアルミナ、シリカなどの無機系材料や樹脂ボールなどの有機系材料などで構成される。

封止フィルム３は、フラックスを含み、基板２の上面上に配置された第１の樹脂層３ｂと、第１の樹脂層３ｂと半導体素子１の回路形成面との間に設けられ、少なくとも第１の樹脂層３ｂよりフラックス濃度が低い第２の樹脂層３ａとで構成されている。以下では、第２の樹脂層３ａがフラックスを含まない例について説明する。

封止フィルム３は、エポキシ樹脂、アクリル樹脂、フェノール樹脂などのベース樹脂と硬化剤、及び添加剤とで構成されており、上述の第１の樹脂層３ｂはフラックスを含んでいる。なお、第２の樹脂層３ａと第１の樹脂層３ｂのフラックス以外の樹脂成分の組成は、同一であってもよいし、異なっていても構わない。

図２（ａ）〜（ｃ）は、図１に示す本実施形態に係る半導体装置の製造方法を示す断面図である。以下に製造方法を説明する。

まず、図２（ａ）に示す工程では、半導体基板の回路形成面に多層配線層５、２次元状に配置された電極端子７が順次形成されてなる半導体素子１と、上面に２次元状に配置された基板電極１３が形成された基板２とを準備する。次いで、電極端子７上に半田バンプ９を形成する。半田バンプ９はいずれの方法で形成されてもよく、スクリーン印刷や、フラックスを電極端子７上に供給した状態で半田ボールを搭載し、リフロー炉に投入する方法などで形成してもよいし、メッキ法を用いて形成してもよい。なお、半田バンプ９は、例えば、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ、ＳｎＡｇＢｉＩｎなどからなる。

次に、第１の樹脂層３ｂと第２の樹脂層３ａとからなる封止フィルム３を準備し、基板２の上面が第１の樹脂層３ｂに接するように封止フィルム３を基板２の上面上に貼り付ける。この際には、ローラーなどを用いて常温加圧、あるいは熱加圧などを行って封止フィルム３を貼り付ける。

次に、図２（ｂ）に示す工程では、半田バンプが溶融しない程度の温度まで半導体素子１を加熱した状態で半導体素子１を押圧し、熱圧接を行う。この時、少なくとも半田バンプ９の頭頂部が第２の樹脂層３ａを突き破って第１の樹脂層３ｂ内にあることが望ましく基板電極１３に届くまで加圧すると半田による接合が更に容易になる。

次いで、図２（ｃ）に示す工程では、半田の融点以上（例えば２４０℃）までの昇温、加熱を行い、第１の樹脂層３ｂ中のフラックス成分を活性化させると共に、半田バンプ９を溶融させた後、基板電極１３との拡散接合を行う。なお、基板電極１３は、ＡｕＮｉＣｕ、Ｃｕ、などの金属材料からなる。

続いて、昇温加熱を継続することにより、封止フィルム３の硬化反応を始める。その後、半田の凝固点以下になるまで冷却を行うことにより、半田バンプ９による電極端子７と基板電極１３との接続が完了する。なお、接続形成後もさらに半田の融点以下の加熱を行うことが望ましい。この加熱処理により、封止フィルム３の硬化反応が促進され、より高い信頼性が得られるようになる。

本実施形態の半導体装置及び製造方法の特徴は、上述のように、封止フィルム３がフラックスを含む第１の樹脂層３ｂとフラックスを含まない（または、低濃度でフラックスを含む）第２の樹脂層３ａとを有していることにある。図２（ｂ）、（ｃ）に示す工程で、フラックスを含む第１の樹脂層３ｂが基板電極１３を覆った状態で基板電極１３と半田バンプ９との接合を行うことにより、接合面に酸化皮膜が形成されるのを防ぎ、半田が鉛を含まない場合であっても十分な強度で基板電極１３と半田バンプ９とを接合することができる。

また、半田バンプ９と電極端子７との接続部分はフラックスを含まない第２の樹脂層３ａで覆われるので、フラックスに含まれる活性剤によって半田バンプ９と電極端子７との接続部分が腐食することがなくなり、イオンマイグレーションの発生も抑えられる。さらに、多層配線層５とフラックスを含む第１の樹脂層３ｂとが接触しないので、低誘電率膜を層間絶縁膜として用いている場合でもフラックス中の活性剤が低誘電率膜に含浸するのを防ぐことができ、微細配線の腐食やイオンマイグレーションの発生を抑えることができる。

また、図２（ａ）に示す工程で、シート状の封止フィルム３を用いることで、半導体素子１上の回路が微細化し、電極端子７間のピッチが狭くなる場合であっても封止樹脂の量が制御しやすくなっており、半導体素子１の裏面へ樹脂が回り込むのを防ぐことができる。なお、封止フィルム３の厚さは４０〜８０μｍであり、このうち第１の樹脂層３ｂの厚さは１０〜３０μｍである。以上のように、本実施形態の半導体装置は従来の半導体装置に比べて微細化が進んだ場合でも接続信頼性が高くなっている。

−実施例−
上述の製造方法の一実施例を以下に述べる。

ここでは、以下の材料を用いて電極端子間の接続を行った。

半田バンプ ピッチ：１２０μｍ、高さ：６０μｍ、２次元（エリア）配置
Ｓｎ３Ａｇ０．５Ｃｕ 融点：２２０℃
多層配線層： ６ｍｍ□（6mm×6mm）、厚さ２００μｍ
Ｕｌｔｒａ−Ｌｏｗｋ：４５ｎｍ配線
基板： １５ｍｍ□（15mm×15mm）、厚さ３５０μｍ、ガラスエポキシ製
基板電極： Ａｕ−Ｎｉ−Ｃｕ １５μｍ厚
封止フィルム
・第２の樹脂層： エポキシ樹脂、硬化剤、シリカを含む
フィルム厚： ６０μｍｔ
・第１の樹脂層： エポキシ樹脂、硬化剤、フラックス成分（カルボン酸）、シリカからなる、２０μｍｔ
以上の材料を用い、製造方法により作製した半導体装置を、断面研磨により断面解析した結果、半田接合部と基板電極１３との周囲が第１の樹脂層３ｂで覆われ且つ、良好な接合状態であることが確認できた。さらに、高温高湿試験において、８５℃、湿度８５％の条件下、１０００ｃｙｃ（サイクル）で安定した接続抵抗を確保することができた。

このように、本実施形態の方法によれば、フラックスを含む樹脂を必要な部位だけ局所的に供給することにより、封止樹脂全体のフラックス濃度を下げることができるので、高い接続信頼性を確保できることが分かる。

なお、本実施形態の半導体装置において、第２の樹脂層３ａにはフラックスが含まれていないことが特に好ましいが、第１の樹脂層３ｂより低濃度であればフラックスが含まれていても接続信頼性を向上させる効果はある。

また、本実施形態では封止材料として封止フィルム３を用いる例を説明したが、封止材料はフィルム状に限られない。例えば、封止フィルム３に代えて液状の封止材料を用いることもできる。フラックスを含む第１の液状樹脂を塗布した後、第１の液状樹脂の上にフラックスを含まない第２の液状樹脂を重層しても本実施形態で説明したのと同様の効果を得ることができる。

−第１の実施形態の変形例−
図３は、第１の実施形態に係る半導体装置の製造方法の変形例を示す断面図である。図３では、図１、２と同じ部材には同じ符号を付し、その説明は省略するものとする。

図３に示すように、本変形例に係る方法では、図２（ａ）に相当する工程において、フラックスを含む第１の樹脂層（第１の樹脂部）３ｂが基板電極１３上及び基板電極１３の近傍の基板２上にのみ配置される。なお、本工程において、第１の樹脂層３ｂと第２の樹脂層（第２の樹脂部）３ａとを有する封止フィルム３は、基板２に載置する前にあらかじめ準備しておく。封止フィルム３を基板２上に載置する際には、第１の樹脂層３ｂが設けられた部分が基板電極１３の位置に合うように位置合わせを行う。

その後は第１の実施形態の方法と同様に半導体素子１を押圧して基板電極１３と半田バンプ９とを接続する。

この方法によれば、フラックスを含む第１の樹脂層３ｂが基板電極１３を覆った状態で半田バンプ９と基板電極１３とを接続できるので、半田バンプ９と基板電極１３との接続信頼性が高くなっている。さらに、第１の実施形態の方法に比べて封止フィルム３に含まれるフラックスの量を少なくすることができるので、電極端子７と半田バンプ９との接続部分における腐食やイオンマイグレーションの発生をより確実に抑えることができ、多層配線層５における配線の腐食やイオンマイグレーションの発生もより確実に抑えることができる。

（第２の実施形態）
図４（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を概略的に示す断面図であり、図５（ａ）〜（ｃ）は、第２の実施形態に掛かる半導体装置における封止フィルムの構造を概略的に示す平面図である。以下に、本実施形態の製造方法を述べる。

まず、図４（ａ）に示す工程では、半導体基板の回路形成面に多層配線層５、２次元状に配置された電極端子７が順次形成されてなる半導体素子１と、上面に２次元状に基板電極１３が配置された基板２とを準備する。次いで、電極端子７上に半田バンプ９を形成する。次に、第１の樹脂層３ｂと第２の樹脂層３ａとからなる封止フィルム３を準備し、基板２の上面が第１の樹脂層３ｂに接するように封止フィルム３を基板２の上面上に貼り付ける。この際には、ローラーなどを用いて常温加圧、あるいは熱加圧などを行って封止フィルム３を貼り付ける。ここで、本工程で用いられる封止フィルム３は第１の実施形態とは異なり、第２の樹脂層３ａと、第２の樹脂層３ａを貫通し、少なくとも平面的に見て基板電極１３及び電極端子７の位置と重なるように２次元状に配置された第１の樹脂層３ｂとを有している。第１の樹脂層３ｂにはフラックスが含まれており、第２の樹脂層３ａにはフラックスが含まれていない。なお、第１の樹脂層３ｂの平面形状は特定の形状に限定されず、図５（ａ）〜（ｃ）に示すように、円形、四角形、格子状であってもよく、ドーナツ形状などであってもよい。

次に、図４（ｂ）に示す工程では、封止フィルム３の第１の樹脂層３ｂが基板電極１３の位置と合うように、基板２の上面に封止フィルム３を貼り付ける。次いで、半導体素子１を圧接する。この工程において、半田バンプ９の直下にある第１の樹脂層３ｂが半田バンプ９によって押し広げられた後、半田バンプ９が基板電極１３に届くまで半導体素子１を押し込む。

次いで、図４（ｃ）に示す工程では、半田の融点以上（例えば２４０℃）までの昇温、加熱を行い、基板電極１３と電極端子７との半田付けを行う。この加熱により第１の樹脂層３ｂ中のフラックスが活性化するので、半田バンプ９上の酸化皮膜及び基板電極１３上の汚染物が除去され、半田バンプ９と基板電極１３とを確実に接続することができる。その後、再度オーブン等に投入し、例えば１５０℃で３０分〜２時間程度半導体装置を加熱し、封止フィルム３中の未硬化成分を硬化させる。以上のようにして作製された半導体装置では、フラックスを含む第１の樹脂層３ｂが基板電極１３、半田バンプ９、及び電極端子７を囲むように設けられている。

本実施形態の製造方法によっても、第１の実施形態の方法と同様に、封止フィルム３中に含まれるフラックスの総量及び濃度を従来よりも低減できるので、フラックスの活性剤濃度を薄めることができ、半田バンプ９による基板電極１３と電極端子７との接続信頼性を向上させることができる。

なお、第２の樹脂層３ａが第１の樹脂層３ｂよりも低濃度のフラックスを含んでいても上述の効果を得ることができる。

（第３の実施形態）
図６（ａ）は、本発明の第３の実施形態に係る半導体装置における半導体素子を概略的に示す平面図であり、（ｂ）は、第３の実施形態に係る半導体装置を概略的に示す断面図である。

図６（ａ）に示すように、本実施形態の半導体装置において、半導体素子１には電極端子７間ピッチが狭いエリアと広いエリアが存在する。例えば、電極端子７間のピッチが１００μｍのエリアと２００μｍのエリアが存在する。電極端子７間のピッチが狭い領域では電極端子７間のピッチが広い領域に比べて各電極端子７の平面面積が小さくなっている。

また、図６（ｂ）に示すように、電極端子７間のピッチが狭いエリアでは、封止フィルム３はフラックスを含む第１の樹脂層３ｂと、フラックスを含まない第２の樹脂層３ａとの２層構造をとり、且つ電極端子７が設けられたエリア全体を第１の樹脂層３ｂが直接覆っている。これに対し、電極端子７間のピッチが広いエリアでは、封止フィルム３は第２の樹脂層３ａのみの１層構造をとっている。

電極端子７間のピッチが狭いエリアでは、電極端子７及びこれと接続される基板電極１３の平面面積も小さくなっており、フラックスを用いなければ半田バンプ９と基板電極１３とを確実に接合させるのが難しい。一方、電極端子７間のピッチが広いエリアでは、電極端子７及びこれと接続される基板電極１３の平面面積は大きく、半田バンプ９と基板電極１３との接合には必ずしもフラックスを用いなくてよい。そのため、本実施形態の半導体装置によれば、電極端子７間のピッチが狭いエリアと電極端子７間のピッチが広いエリアの両方で電極端子７と基板電極１３との接続信頼性の低下を抑えることができる。また、従来の方法に比べて封止フィルム３中のフラックス量を減らすことができる。このため、製造工程中に高温、高圧等にさらされた場合でも電極端子７と半田バンプ９との接続部分、及び半田バンプ９と基板電極１３との接続部分において、腐食やイオンマイグレーションが発生するのを抑えることができる。また、多層配線層５における配線の腐食やイオンマイグレーションの発生も抑えることができる。

なお、本実施形態の説明では、電極端子７間のピッチが狭い領域全体に亘って封止フィルム３を２層構造としたが、封止フィルム３の構造に限られない。電極端子７間のピッチが狭い領域において、電極端子７及び基板電極１３のピッチと一致するピッチで第１の樹脂層３ｂが各基板電極１３の上面を個別に覆うように配置されていてもよい。

（第４の実施形態）
図７（ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造方法を概略的に示す断面図である。

本実施形態の半導体装置の製造方法の特徴は、半導体素子１の電極端子７上に突起状バンプ１５が形成されており、接合前の基板電極１３上に半田バンプ１７が設けられていることにある。突起状バンプ１５は例えば金、銅、金コート樹脂などからなり、メッキやディスペンス、ワイヤボンディングなどの手段により形成される。本実施形態の半導体装置は以下の方法により形成される。

まず、図７（ａ）に示す工程で、基板２の上面に、封止フィルム３を貼り付ける。この時、第１の樹脂層３ｂが基板２の上面に接し、半田バンプ１７を覆うように貼り付ける。

次に、図７（ｂ）に示す工程で、半導体素子１の裏面から加熱及び加圧をし、突起状バンプ１５で封止フィルム３を突き破り、半田バンプ１７に突起状バンプ１５を押し当てる。

次いで、図７（ｃ）に示す工程で、半田の融点以上まで加熱を行い、フラックスを活性化させて突起状バンプ１５、半田バンプ１７、及び基板電極１３の表面の酸化皮膜及び汚染物を除去するともに、半田バンプ１７を溶融させ、半田を突起状バンプ１５に濡れさせ、電気的、物理的に半田バンプ１７と突起状バンプ１５の接合を行う。次いで、一旦冷却した後、再度封止フィルム３を加熱し、封止フィルム３を硬化させる。電極の接合工程で封止フィルム３が十分に硬化している場合は、この封止フィルム３の硬化工程を省いても構わない。

なお、本実施形態では、封止フィルム３が第１の樹脂層３ｂと第２の樹脂層３ａとが層状に重ねられてなる場合について説明したが、封止フィルム３の構成はこれに限られない。電極間ピッチが狭いエリアでのみ、第２の実施形態で説明したように電極間ピッチと一致するピッチで第１の樹脂層３ｂを設けても構わない。

本実施形態の半導体装置の製造方法においても、フラックスの存在が不可欠な半田接合部にはフラックスが安定して供給されると共に、封止フィルム３全体に含まれる活性剤の量及び濃度を低減することができ、高い接続信頼性が確保できる。

（第５の実施形態）
図８（ａ）〜（ｃ）は、本発明の第５の実施形態に係る半導体装置の製造方法を概略的に示す断面図である。本実施形態の方法で用いられる半導体素子１の電極端子７上には半田バンプ２０が形成されている。また、封止フィルム３は、フラックスを含む第１の樹脂層３ｂが２層の第２の樹脂層３ａに挟まれた３層構造を有している。本実施形態の半導体装置は以下の方法により作製される。

まず、図８（ａ）に示す工程で、上述の３層からなる封止フィルム３を基板２の上面に貼り付ける。なお、封止フィルム３を貼り付けた際、半田バンプ１７の頭頂部が第１の樹脂層３ｂ内にあるように、封止フィルム３を構成する各層の厚みを設計することが望ましい。

次に、図８（ｂ）に示す工程で、半導体素子１に熱及び圧力を加え、半田バンプ２０の頭頂部が半田バンプ１７の頭頂部に接触するまで半導体素子１を押し込む。

次に、図８（ｃ）に示す工程で、半田の融点以上まで昇温し、フラックスを活性化させるとともに半田バンプ２０と半田バンプ１７とを溶融させる。次いで、冷却することにより半田接合部２５が形成される。次いで、冷却の後、再度封止フィルム３を加熱し、封止フィルム３を硬化させる。なお、接合工程で十分に封止フィルム３が硬化している場合にはこの封止フィルム３の硬化工程を省いても構わない。

本実施形態の方法においても、フラックスの存在が不可欠な半田接合部にはフラックスが安定して供給されると共に、封止フィルム３全体での活性剤の量及び濃度を低減することができるので、半田による接合部において高い接続信頼性が確保できる。

なお、以上の各実施形態では、電子部品として半導体素子、回路基板を例示して説明したが、本発明が適用される電子部品はこれに限られない。電極端子間ピッチが狭いコンデンサ、コイル、抵抗などの受動部品を用いる場合にもフラックスを含む樹脂層を部分的に設けた樹脂フィルムを用いることで、各実施形態で説明した方法と同様の効果が得られる。

また、以上の各実施形態で説明した電子機器（半導体装置）においては、電子部品と基板の電極同士が半田などの接続部材で接続されるとともに電子部品と基板との間が封止フィルムにより封止されており、少なくとも一部の接続部材が封止フィルム中のフラックスを含む部分と接していればよい。

（第６の実施形態）
図９（ａ）〜（ｃ）は、本発明の第６の実施形態に係る半導体装置の製造方法を示す断面図である。以下では、半導体素子を有するパッケージを２つ以上積層する、いわゆるパッケージ・オン・パッケージ構造の半導体装置を製造する方法を説明する。

まず、図９（ａ）に示す工程では、半導体基板の回路形成面に多層配線層５、２次元状に配置された電極端子７、半田バンプ（半田電極）９が順次形成されてなる半導体素子１と、上面に２次元状に基板電極１３ａ、１３ｂが形成された基板２とを準備する。ここで準備される基板２の裏面には電極端子３０と、当該電極端子３０に接続された半田バンプ３２とが形成され、上面全体には第１の樹脂層３ｂと第２の樹脂層３ａとからなる封止フィルム３が貼り付けられている。第１の樹脂層３ｂはフラックスを含んでおり、第２の樹脂層３ａはフラックスを含んでいない。ただし、第２の樹脂層３ａは第１の樹脂層３ｂよりも低濃度でフラックスを含んでいてもよい。

次いで、図９（ｂ）に示す工程では、半導体素子１の回路形成面を基板２の上面に向け、基板２の上面中央部に設けられた基板電極１３ａと半田バンプ９とを熱圧接する。熱圧接は、半導体素子１を半田バンプ９が溶融しない程度の温度まで半導体素子１を加熱し、半導体素子１を押圧することで行われる。これにより、半田バンプ９の直下にある第１の樹脂層３ｂが半田バンプ９によって押し広げられた後、半田バンプ９が基板電極１３ａに届くまで半導体素子１が押し込まれる。

また、上面上に第２の半導体素子４０が搭載され、裏面に電極端子４３とこれに接続された半田バンプ４５とが形成された第２の基板４と、第２の半導体素子４０を封止する封止樹脂３５とで構成される半導体パッケージ７０を準備する。電極端子４３及び半田バンプ４５は、第２の基板４の裏面の周辺領域に配置されている。第２の基板４は、基板２と同様にガラスエポキシ多層基板、アラミド多層基板などの回路基板の他、シリコン基板であってもよい。

次に、図９（ｃ）に示す工程で、第２の基板４の裏面が基板２の上面に向くようにして半導体パッケージ７０を基板２の上面上に搭載する。この際には、半田バンプ４５が基板電極１３ｂと接触するように位置を合わせた上で、半田バンプ４５が溶融しない程度の温度まで半導体パッケージ７０及び封止フィルム３を加熱しながら半導体パッケージ７０を押圧する。続いて、半田の融点以上（例えば２４０℃）まで半田バンプ４５、９を昇温、加熱し、第１の樹脂層３ｂ中のフラックス成分を活性化させると共に、半田バンプ４５、９を溶融させた後、基板電極１３ａ、１３ｂとの拡散接合をそれぞれ行う。なお、基板電極１３ａ、１３ｂは、ＡｕＮｉＣｕ、Ｃｕ、などの金属材料からなる。その後の半田バンプ４５、９の冷却工程、及び封止フィルム３の硬化工程は上述の実施形態と同様であるので省略する。

以上の方法により作製される本実施形態の半導体装置は、上面に基板電極１３ａ、１３ｂが設けられ、裏面に外部機器に接続するための電極端子３０及び半田バンプ３２が設けられた基板２と、回路形成面に形成された多層配線層５、及び多層配線層５上に形成された電極端子７を有し、回路形成面を基板２の上面に対向させた状態で基板２上に搭載された半導体素子１と、基板２の上面全体に設けられ、基板２と半導体素子１との間の空隙を埋める封止フィルム３と、封止フィルム３を貫通し、電極端子７と基板電極１３とを電気的に接続する半田バンプ９とを備えている。封止フィルム３はフラックスを含む第１の樹脂層３ｂと、例えばフラックスを含まない第２の樹脂層３ａとで構成される。

また、本実施形態の半導体装置は、基板２の上面上に搭載された半導体パッケージ７０を備えている。

半導体パッケージ７０は、裏面に電極端子４３及び半田バンプ４５が設けられた第２の基板４と、第２の基板４の上面上に搭載された第２の半導体素子４０と、第２の半導体素子４０及び第２の基板４の上面を封止する封止樹脂３５とを有している。電極端子４３と基板電極１３ｂとは半田バンプ４５により接合されている。第２の半導体素子４０上に設けられた回路は例えばメモリ回路や論理回路、制御回路等であり、第２の基板４の上面に設けられた電極端子、電極端子４３、半田バンプ４５を介して基板電極１３ｂに電気的に接続されている。

以上で説明した本実施形態の半導体装置およびその製造方法によれば、フラックスを含む第１の樹脂層３ｂが基板電極１３ａを覆った状態で基板電極１３ａと半田バンプ９との接合を行うことにより、接合面に酸化皮膜が形成されるのを防ぎ、半田が鉛を含まない場合であっても十分な強度で基板電極１３ａと半田バンプ９とを接合することができる。これと同様に、第１の樹脂層３ｂが基板電極１３ｂを覆った状態で基板電極１３ｂと半田バンプ４５との接合を行うことにより、十分な強度で基板電極１３ｂと半田バンプ４５とを接合することができる。

また、半田バンプ９と電極端子７との接続部分はフラックスを含まない第２の樹脂層３ａで覆われるので、フラックスに含まれる活性剤によって半田バンプ９と電極端子７との接続部分が腐食することがなくなり、イオンマイグレーションの発生も抑えられる。

さらに、シート状の封止フィルム３を用いることで従来の方法に比べて半田バンプ９、４５へのフラックスの供給量を安定化させることができるので、電極端子７の数が多くなり、電極端子７のピッチが狭くなった場合でも半田バンプ９、４５を介した電気的導通をより確実にすることができる。このため、いわゆるパッケージ・オン・パッケージ構造においても、パッケージ間の電気的導通を確実に行うことができ、半導体装置の歩留まりを向上させることが可能となる。

以上の効果に加え、本実施形態の製造方法では、図９（ｃ）に示す工程で半田バンプ９、４５を同時に溶融させ、電極端子７と基板電極１３ａとの半田接合、及び電極端子４３と基板電極１３ｂとの半田接合を一括して行う。このようないわゆる一括リフロー工程により、接続箇所ごとに半田付けを行なう場合に比べて少ない工程で半導体装置を製造することが可能となる。このため、生産に必要な設備を減らすことができ、且つ半導体装置の生産に要する時間を短縮することができる。

なお、図９（ａ）〜（ｃ）では半導体素子１が搭載された基板２の上に半導体パッケージを１つのみ搭載する例を示したが、基板２の上面上に複数の半導体パッケージを高さ方向に積層する構成であってもよい。この場合にも各半導体パッケージを同士を半田バンプによって導通させるための熱処理を一括して行うことで、工程数の削減を図ることができる。

また、本実施形態で説明した半導体装置では、基板２の上に第２の基板４を搭載する場合のように、半田と電極との接合部がフラックスを含む第１の樹脂層３ｂに接していればよく、電子部品（例えば第２の基板４）と基板（基板２）との間の空間全体に封止フィルム３が充填されていなくてもよい。

（第７の実施形態）
図１０（ａ）〜（ｃ）は、本発明の第７の実施形態に係る半導体装置の製造方法を示す断面図である。以下ではパッケージ・オン・パッケージ構造の半導体装置およびその製造方法の一例について説明する。ただし、第６の実施形態に係る半導体装置と同様の構成については説明を簡略化あるいは省略する。

まず、図１０（ａ）に示す工程では、上面上に半導体素子１が搭載され、裏面に電極端子５３及び半田バンプ５５が設けられた第３の基板５０と、上面に２次元状に基板電極１３ａ、１３ｂが形成された基板２とを準備する。ここで準備される基板２の裏面には電極端子３０と、当該電極端子３０に接続された半田バンプ３２とが形成され、上面全体には第１の樹脂層３ｂと第２の樹脂層３ａとからなる封止フィルム３が貼り付けられている。第１の樹脂層３ｂはフラックスを含んでおり、第２の樹脂層３ａはフラックスを含んでいない。また、第３の基板５０の上面及び半導体素子１は封止樹脂５７により封止されている。

次に、図１０（ｂ）に示す工程では、基板２の上面中央部に設けられた基板電極１３ａと半田バンプ５５とを熱圧接する。熱圧接は、半導体素子１を半田バンプ９が溶融しない程度の温度まで第３の基板５０を加熱し、この第３の基板５０を基板２に向けて押圧することで行われる。また、第６の実施形態で用いられたのと同様の構成を有する半導体パッケージ７０を準備する。なお、半田バンプ４５は、後の工程で基板電極１３ｂに接続される際に、基板２と第２の基板４との間に樹脂封止された第３の基板５０を挟んでも基板電極１３ｂと接触できるだけの十分な高さを有している。

次に、図１０（ｃ）に示す工程で、第２の基板４を基板２の上面上に搭載する。この際には、半田バンプ４５が基板電極１３ｂと接触するように位置を合わせた上で、半田バンプ４５が溶融しない程度の温度まで半導体パッケージ７０及び封止フィルム３を加熱しながら半導体パッケージ７０を押圧する。続いて、半田の融点以上（例えば２４０℃）まで半田バンプ４５、５５を昇温、加熱し、第１の樹脂層３ｂ中のフラックス成分を活性化させると共に、半田バンプ４５、５５を溶融させた後、基板電極１３ａ、１３ｂとの拡散接合をそれぞれ行う。

以上の方法により作製される本実施形態の半導体装置は、半導体素子１が直接基板２の上面上に搭載されず、樹脂封止された半導体素子１が設けられた上面を有する第３の基板５０が基板２の上面上に搭載されている点が第６の実施形態に係る半導体装置と異なっている。

本実施形態の半導体装置では、フラックスを含む第１の樹脂層３ｂが基板電極１３ａを覆った状態で基板電極１３ａと半田バンプ５５との接合を行うことにより、接合面に酸化皮膜が形成されるのを防ぎ、半田が鉛を含まない場合であっても十分な強度で基板電極１３ａと半田バンプ５５とを拡散接合することができる。これと同様に、第１の樹脂層３ｂが基板電極１３ｂを覆った状態で基板電極１３ｂと半田バンプ４５との拡散接合を行うことにより、十分な強度で基板電極１３ｂと半田バンプ４５とを接合することができる。

また、半田バンプ９と電極端子７との接続部分はフラックスを含まない第２の樹脂層３ａで覆われるので、フラックスに含まれる活性剤によって半田バンプ９と電極端子７との接続部分が腐食することがなくなり、イオンマイグレーションの発生も抑えられる。

さらに、シート状の封止フィルム３を用いることで、半田バンプ５５、４５へのフラックスの供給量を安定化させることができるので、半田バンプ５５、４５を介した電気的導通をより確実にすることができる。このため、いわゆるパッケージ・オン・パッケージ構造においても、パッケージ間の電気的導通を確実に行うことができ、半導体装置の歩留まりを向上させることが可能となる。

本実施形態の製造方法では、図１０（ｃ）に示す工程で半田バンプ５５、４５を同時に溶融させ、電極端子５３と基板電極１３ａとの半田接合、及び電極端子４３と基板電極１３ｂとの半田接合を一括して行う。このようないわゆる一括リフロー工程により、接続箇所ごとに半田付けを行なう場合に比べて少ない工程で半導体装置を製造することが可能となる。このため、生産に必要な設備を減らすことができ、且つ半導体装置の生産に要する時間を短縮することができる。

以上のように、半導体素子１を搭載した第３の基板を基板２上に設ける場合でも、封止フィルム３を用いることで上述した効果を得ることができる。

（第８の実施形態）
図１１（ａ）〜（ｃ）は、本発明の第８の実施形態に係る半導体装置の製造方法を示す断面図である。以下ではパッケージ・オン・パッケージ構造の半導体装置およびその製造方法の一例について説明する。ただし、第６の実施形態に係る半導体装置と同様の構成については説明を簡略化あるいは省略する。

まず、図１１（ａ）に示す工程では、半導体素子１と、上面に２次元状に基板電極１３が形成され、裏面には電極端子３０と、当該電極端子３０に接続された半田バンプ３２とが形成された基板２とを準備する。第６及び第７の実施形態と異なり、基板電極１３は、基板２上面のうち中央部（半導体素子１を搭載するための領域）を除く領域上に配置されている。第１の樹脂層３ｂと第２の樹脂層３ａとからなる封止フィルム３は、複数の基板電極１３のうち一部を覆うように基板２の上面に貼り付けられている。第１の樹脂層３ｂはフラックスを含んでおり、第２の樹脂層３ａはフラックスを含んでいない。

次に、図１１（ｂ）に示す工程では、半導体素子１の裏面を基板２の上面に向けるようにして半導体素子１を基板２の上面上に搭載する。続いて、半導体素子１の上面（回路形成面）上に設けられた電極と露出している基板電極１３とを金属細線で接続した後、封止樹脂７５で露出している基板電極１３、金属細線及び半導体素子１を封止する。また、第６、第７の実施形態で用いられたのと同様の構成を有する半導体パッケージ７０を準備する。

次に、図１１（ｃ）に示す工程では、第２の基板４を有する半導体パッケージ７０を基板２の上面上に搭載する。この際には、半田バンプ４５が、第１の樹脂層３ｂに覆われた基板電極１３と接触するように位置を合わせた上で、半田バンプ４５が溶融しない程度の温度まで半導体パッケージ７０及び封止フィルム３を加熱しながら半導体パッケージ７０を押圧する。続いて、半田の融点以上（例えば２４０℃）まで半田バンプ４５を昇温、加熱し、第１の樹脂層３ｂ中のフラックス成分を活性化させると共に、半田バンプ４５を溶融させた後、基板電極１３との拡散接合を行う。

以上で説明したように、ＢＧＡ（Ball Grid Array）方式で半導体素子１を基板２上に実装する場合だけでなく、半導体素子１の回路形成面を上に向けた状態で基板２上に半導体素子１を実装し、金属細線を用いて基板電極１３と半導体素子１上の電極とを接続する場合にも、本発明の構成を適用することができる。

本実施形態の半導体装置では、フラックスを含む第１の樹脂層３ｂが基板電極１３を覆った状態で基板電極１３と半田バンプ４５との接合を行うことにより、接合面に酸化皮膜が形成されるのを防ぎ、半田が鉛を含まない場合であっても十分な強度で基板電極１３と半田バンプ４５とを拡散接合することができる。

また、シート状の封止フィルム３を用いることで、半田バンプ４５へのフラックスの供給量を安定化させることができるので、半田バンプ４５を介した電気的導通をより確実にすることができる。このため、いわゆるパッケージ・オン・パッケージ構造においても、パッケージ間の電気的導通を確実に行うことができ、半導体装置の歩留まりを向上させることが可能となる。

また、封止フィルム３中に含まれるフラックスの総量を従来よりも低減できるので、フラックスの活性剤濃度を薄めることができ、半田バンプ４５による基板電極１３と電極端子４３との接続信頼性を向上させることができる。

以上で説明した各実施形態は、本発明の趣旨を逸脱しない範囲内で適宜組み合わせ可能である。例えば、第６〜第８の実施形態の半導体装置において、半田バンプと接合させる前の基板電極１３、１３ａ、１３ｂの上に半田バンプ（図７に示す半田バンプ１７に相当）が設けられていてもよいし、第６の実施形態の半導体装置において、半田バンプ９を図７に示す突起状電極に置き換えてもよい。

本発明は、半導体装置のみならず、半田により接合される電子部品を有する電子機器に利用することができる。特に、狭ピッチ化が進展する半導体素子や、low-k材料などからなる層間絶縁膜を有する半導体素子などを実装する際に有用である。

１ 半導体素子
２ 基板
３ 封止フィルム
３ａ 第２の樹脂層
３ｂ 第１の樹脂層
４ 第２の基板
５ 多層配線層
７、３０、４３、５３ 電極端子
９、１７、２０、３２、４５、５５ 半田バンプ
１１ フィラ
１３、１３ａ、１３ｂ 基板電極
１５ 突起状バンプ
２５ 半田接合部
３５、５７、７５ 封止樹脂
４０ 第２の半導体素子

Claims (21)

1. 第１の電極が設けられた第１の電子部品と、
   上面に前記第１の電極と電気的に接続された第１の基板電極が設けられ、前記第１の電極と前記第１の基板電極とが対向するように配置された第１の基板と、
   前記第１の電極と前記第１の基板電極とを接続させる第１の接続部材と、
   フラックスを含み、少なくとも前記第１の接続部材と前記第１の基板電極との第１の接続部分に接する第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料とを備え、
   前記第１の電極及び前記第１の基板電極は共に複数個配置されており、
   前記第１の樹脂部は、前記第１の接続部分を個別に囲み、前記第１の基板電極の位置に合わせて配置され、
   前記第２の樹脂部は前記第１の電子部品と前記第１の基板との間に層状に設けられており、
   前記第１の樹脂部は前記第２の樹脂部を貫通していることを特徴とする半導体装置。
2. 前記第１の樹脂部は、前記第１の電極及び前記第１の基板電極と同一ピッチで設けられていることを特徴とする請求項１に記載の半導体装置。
3. 第１の電極が設けられた第１の電子部品と、
   上面に前記第１の電極と電気的に接続された第１の基板電極が設けられ、前記第１の電極と前記第１の基板電極とが対向するように配置された第１の基板と、
   前記第１の電極と前記第１の基板電極とを接続させる第１の接続部材と、
   フラックスを含み、少なくとも前記第１の接続部材と前記第１の基板電極との第１の接続部分に接する第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料とを備え、
   前記第１の電極及び前記第１の基板電極は共に複数個配置されており、
   前記第１の電子部品には、前記第１の電極が第１のピッチで配置された第１のエリアと、前記第１の電極が前記第１のピッチよりも広い第２のピッチで配置された第２のエリアが設けられており、
   前記封止材料は、前記第１のエリアに対応する部分では前記第１の樹脂部と前記第２の樹脂部とで構成され、前記第２のエリアに対応する部分では前記第２の樹脂部で構成されていることを特徴とする半導体装置。
4. 前記封止材料は、前記第１のエリアに対応する部分では前記第１の基板電極を囲む層状の前記第１の樹脂部と、層状の前記第２の樹脂部との２層構造を有し、前記第２のエリアに対応する部分では層状の前記第２の樹脂部のみの１層構造を有していることを特徴とする請求項３に記載の半導体装置。
5. 前記第１の接続部材は半田であることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
6. 前記第１の接続部材は半田及び前記第１の電極上に設けられた突起電極であることを特徴とする請求項１〜４のうちいずれか１つに記載の半導体装置。
7. 前記第１の電子部品は、回路形成面を前記第１の基板の上面に向けて前記第１の基板上に搭載された半導体素子を有しており、
   前記第１の電極は前記半導体素子の回路形成面上に設けられており、
   前記封止材料は、前記第１の電子部品と前記第１の基板との間の隙間に充填されていることを特徴とする請求項１〜６のうちいずれか１つに記載の半導体装置。
8. 前記第１の基板の上面上に搭載され、第１の半導体素子と、前記第１の半導体素子の回路形成面に電気的に接続された第２の電極とを有する第２の電子部品をさらに備え、
   前記第１の基板の上面には、前記第２の電極と電気的に接続する第２の基板電極がさらに設けられており、
   前記第１の電子部品は、裏面に前記第１の電極が設けられた第２の基板と、前記第２の基板の上面上に搭載された第２の半導体素子とを有する半導体パッケージであることを特徴とする請求項１〜６のうちいずれか１つに記載の半導体装置。
9. 前記第２の電極と前記第２の基板電極とを接続させる第２の接続部材をさらに備え、
   前記第２の電極は、前記第１の半導体素子の回路形成面上に設けられ、
   前記第１の半導体素子は、回路形成面を前記第１の基板の上面に向けるようにして前記第１の基板上に搭載されており、
   前記第１の樹脂部は、少なくとも前記第２の接続部材と前記第２の基板電極との第２の接続部分に接していることを特徴とする請求項８に記載の半導体装置。
10. 前記第２の電極と前記第２の基板電極とを接続させる第２の接続部材をさらに備え、
    前記第２の電子部品は、裏面に前記第２の電極が設けられ、上面上に前記第１の半導体素子が搭載された第３の基板をさらに有しており、
    前記第１の樹脂部は、少なくとも前記第２の接続部材と前記第２の基板電極との第２の接続部分に接していることを特徴とする請求項８に記載の半導体装置。
11. 前記第２の基板電極と前記第２の電極とを接続させる金属細線をさらに備え、
    前記第１の半導体素子は、前記第２の電極が設けられた回路形成面を上に向けて前記第１の基板上に搭載されていることを特徴とする請求項８に記載の半導体装置。
12. 第１の基板電極が設けられた第１の基板の上面に、フラックスを含む第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料を、前記第１の基板電極の上または上方を前記第１の樹脂部が覆うように貼り付ける工程（ａ）と、
    前記工程（ａ）の後、第１の電極を有する第１の電子部品を、前記第１の電極が前記第１の基板電極と対向するように位置を合わせて前記第１の基板上に載置する工程（ｂ）と、
    前記工程（ｂ）の後、第１の接続部材を用いて前記第１の電極と前記第１の基板電極とを接続させるとともに、前記封止材料で少なくとも前記第１の基板の上面を封止する工程（ｃ）とを備え、
    前記工程（ｃ）では、前記第１の基板電極と前記第１の接続部材との接続部分が前記第１の樹脂部に囲まれていることを特徴とする半導体装置の製造方法。
13. 前記工程（ｂ）では、前記第１の電極上に前記第１の接続部材として半田バンプをあらかじめ形成しておくとともに、前記半田バンプをその融点以下に加熱することにより前記半田バンプが前記封止材料を突き破り、
    前記工程（ｃ）では、前記半田バンプをその融点以上に加熱することにより前記フラックスを活性化させるとともに前記半田バンプと前記第１の基板電極とを接合させることを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 前記第１の樹脂部と前記第２の樹脂部は共に層状であり、
    前記工程（ａ）では前記第１の樹脂部が前記第１の基板電極及び前記第１の基板の上面を覆い、前記第２の樹脂部が前記第１の樹脂部と前記第１の電子部品との間に挟まれることを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
15. 第１の基板電極が設けられた第１の基板の上面に、フラックスを含む第１の樹脂部と、前記フラックスを含まない、または前記第１の樹脂部よりも前記フラックスの濃度が低い第２の樹脂部とを有する封止材料を、前記第１の基板電極の上または上方を前記第１の樹脂部が覆うように貼り付ける工程（ａ）と、
    前記工程（ａ）の後、第１の電極を有する第１の電子部品を、前記第１の電極が前記第１の基板電極と対向するように位置を合わせて前記第１の基板上に載置する工程（ｂ）と、
    前記工程（ｂ）の後、第１の接続部材を用いて前記第１の電極と前記第１の基板電極とを接続させるとともに、前記封止材料で少なくとも前記第１の基板の上面を封止する工程（ｃ）とを備え、
    前記第１の電極及び前記第１の基板電極は共に複数個配置されており、
    前記工程（ｃ）では、前記第１の樹脂部は、前記第１の接続部材と前記第１の基板電極との接続部分を個別に囲んでいることを特徴とする半導体装置の製造方法。
16. 前記第１の電極及び前記第１の基板電極は共に複数個配置されており、
    前記第１の電子部品には、前記第１の電極が第１のピッチで配置された第１のエリアと、前記第１の電極が前記第１のピッチよりも広い第２のピッチで配置された第２のエリアが設けられており、
    前記工程（ａ）で用いられる前記封止材料は、前記第１のエリアに対応する部分では前記第１の樹脂部と前記第２の樹脂部とで構成され、前記第２のエリアに対応する部分では前記第２の樹脂部で構成されており、前記第１の樹脂部が前記第１の基板電極を覆うように載置されることを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
17. 前記第１の電子部品は、回路形成面を前記第１の基板の上面に向けて前記第１の基板上に搭載された半導体素子を有しており、
    前記工程（ｃ）により、前記半導体素子の回路形成面は前記封止材料によって封止されることを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
18. 前記工程（ａ）の後で前記工程（ｂ）の前に、前記第１の基板の上面上に、回路形成面を有する第１の半導体素子と、前記第１の半導体素子の回路形成面に電気的に接続された第２の電極とを有する第２の電子部品を搭載する工程（ｄ）をさらに備え、
    前記第１の電子部品は、裏面に前記第１の電極が設けられた第２の基板と、前記第２の基板の上面上に搭載された第２の半導体素子とを有する半導体パッケージであることを特徴とする請求項１２に記載の半導体装置の製造方法。
19. 前記第２の電極上には第２の半田バンプが設けられているとともに、前記第１の基板の上面には第２の基板電極が設けられており、
    前記工程（ａ）では、前記第１の樹脂部が前記第２の基板電極も覆うように前記封止材料を貼り付け、
    前記工程（ｂ）では、前記第１の電極上に前記第１の接続部材として第１の半田バンプをあらかじめ形成しておくとともに、前記第１の半田バンプをその融点以下に加熱することにより前記第１の半田バンプが前記封止材料を突き破り、
    前記工程（ｄ）では、前記第２の半田バンプをその融点以下に加熱した状態で、前記第２の電極が前記第２の基板電極と対向するように位置を合わせて前記第２の電子部品を前記第１の基板上に載置することにより、前記第２の半田バンプが前記第１の封止材料を突き破り、
    前記工程（ｃ）では、前記第１の半田バンプ及び前記第２の半田バンプをその融点以上に加熱することにより前記フラックスを活性化させるとともに前記第１の半田バンプと前記第１の基板電極とを接合させ、且つ前記第２の半田バンプと前記第２の基板電極とを接合させることを特徴とする請求項１８に記載の半導体装置の製造方法。
20. 第１の電極と、前記第１の電極上に設けられた第１の接続部材とが設けられた第１の電子部品と、
    第１の基板電極と、前記第１の基板電極上に設けられた第２の接続部材とが設けられた基板とを備え、
    前記第１の電極と前記第１の基板電極とは対向するように配置され、
    前記第１の接続部材と前記第２の接続部材とは接触し、
    少なくとも前記第１の接続部材と前記第２の接続部材との接触部が、フラックスを含む第１の樹脂層の内部に存在し、
    前記第１の樹脂層は、フラックスを含まない、または前記第１の樹脂層よりもフラックスの濃度が低い第２の樹脂層に挟まれていることを特徴とする半導体装置。
21. 前記第１の樹脂層は、２層の前記第２の樹脂層に挟まれた３層構造となっていることを特徴とする請求項２０に記載の半導体装置。
    
    
    

Images