TW201301416A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201301416A
TW201301416A TW101123659A TW101123659A TW201301416A TW 201301416 A TW201301416 A TW 201301416A TW 101123659 A TW101123659 A TW 101123659A TW 101123659 A TW101123659 A TW 101123659A TW 201301416 A TW201301416 A TW 201301416A
Authority
TW
Taiwan
Prior art keywords
solder
semiconductor device
manufacturing
pads
wiring substrate
Prior art date
Application number
TW101123659A
Other languages
English (en)
Other versions
TWI574330B (zh
Inventor
Jumpei Konno
Takafumi Nishita
Nobuhiro Kinoshita
Kazunori Hasegawa
Michiaki Sugiyama
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201301416A publication Critical patent/TW201301416A/zh
Application granted granted Critical
Publication of TWI574330B publication Critical patent/TWI574330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明公開了一種半導體裝置之製造方法。提供一種可提高半導體裝置可靠性之技術。在倒裝晶片之連接製程中，通過對預先裝載在突起電極4頂端面之焊錫以及預先塗佈在引腳(焊接引線)11上之焊錫進行加熱使其一體化並電連接。其中，所述引腳11包括具有第1寬度W1之寬截面(第1部分)11w和具有第2寬度W2之窄截面(第2部分)11n。通過對焊錫進行加熱，可使配置在窄截面11n上之焊錫之厚度比配置在寬截面11w上之焊錫之厚度薄。接著，在倒裝晶片之連接製程中，將突起電極4配置並接合在窄截面11n上。由此，可減少焊錫之滲出量。

Description

半導體裝置之製造方法
本發明涉及一種半導體裝置之製造技術，尤其涉及一種通過焊錫將半導體晶片之凸起電極與基板之引腳連接之半導體裝置之有效技術。
在日本特開2000-77471號公報(專利文獻1)中公開了通過焊錫將設置在半導體晶片上之凸起電極(由金構成)與佈線基板之連接焊點進行連接之安裝方法(倒裝晶片安裝方法)。
[先前技術文獻] [專利文獻]
[專利文獻1]
日本特開2000-77471號公報
倒裝晶片安裝方法係在半導體晶片之複數個電極片上分別形成突起電極(凸起電極、突起)之方法。而且，通過焊錫將突起電極連接到佈線基板側之引腳，就可將半導體晶片與佈線基板進行電連接。其中，所述突起電極可使用例如以金(Au)為主要成分之金屬材料(請參照專利文獻1)，並通過應用了引線鍵合技術之球焊法來形成。本案發明人對於如何降低以倒裝晶片之連接方式製造之半導體裝置之製造成本進行了研究，並對其中環節之一如使用比金(Au)更廉價之銅(Cu)作為突起電極主要成分之技術進行了研究， 結果發現了如下問題。
在使用了焊錫之倒裝晶片安裝方法中，先在佈線基板側之引腳上塗佈焊錫，然後再使突起電極與焊錫接觸，並通過回流處理(加熱處理)使突起電極與焊錫接合。此時，突起電極為銅(Cu)時，比為金(Au)時更容易在突起電極表面形成氧化膜。因此，在僅通過預先在佈線基板側之引腳上塗佈焊錫之連接方式中，以銅為主成分時之接合強度比以金為主成分時之接合強度低。由此，本案發明人對於事先在佈線基板側之引腳上及突起電極表面上分別預先塗佈焊錫之連接方法進行了如下探討。
在突起電極表面預先塗佈焊錫之連接方法中，由於焊錫可防止或抑制突起電極(如由銅(Cu)構成)表面發生氧化，所以可抑制焊錫和突起電極之接合強度降低。但是，如果在佈線基板側之引腳上及突起電極表面上分別預先塗佈焊錫，因突起電極與引腳間之焊錫量過多而可能導致焊錫滲到突起電極與引腳之接合區域之周邊。如上所述，如果焊錫滲到接合區域之周邊，根據相臨引腳間(或相臨之突起電極之間)之距離，有可能因滲出之焊錫而使相臨引腳(或相臨突起電極)被電連接，從而導致短路。即，這是造成半導體裝置可靠性降低之原因。換言之，為了避免因焊錫滲出而導致相臨引腳(或者突起電極間)間發生短路，阻礙了縮短複數個引腳間之距離從而影響了半導體裝置集成度之提高。即，阻礙了半導體裝置實現高性能化(或小型化)。
鑒於上述問題，本發明之目的在於提供一種可提高半導體裝置可靠性之技術。
本發明之另一目的在於提供可降低半導體裝置製造成本之技術。
本發明之所述內容及所述內容以外之目的和新特徵在本說明書之描述及附圖說明中寫明。
下面簡要說明關於本專利申請書中所公開之發明中具有代表性實施方式之概要。
本發明之實施方式之一即半導體裝置之製造方法包括倒裝晶片之連接製程，即通過焊錫將形成於半導體晶片表面上且頂端部裝載有第1焊錫之複數個突起電極和佈線基板之複數條焊接引線進行電連接之製程。此時，所述複數條焊接引線分別具有從平面上看由第1寬度構成之第1部分以及與所述第1部分一體形成、且從平面上看由比所述第1寬度窄之第2寬度構成之第2部分。另外，所述佈線基板之所述複數條焊接引線上預先塗佈有多處第2焊錫。接著，在所述倒裝晶片之連接製程中，以所述複數個突起電極與所述複數條焊接引線之所述第2部分重合之方式將所述半導體晶片配置在所述佈線基板上。另外，在所述倒裝晶片之連接製程中，通過對所述第2焊錫進行加熱而使所述第2焊錫熔化。
下面簡要說明關於本專利申請書所公開之發明中根據具 有代表性實施方式所獲得之效果。
即，通過本發明之實施方式，可提高半導體裝置之可靠性。
(關於本專利說明書之敍述形式、基本用語及用法之說明)
在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割以說明，除了需要特別說明之外，這些並非彼此獨立且無關係的，而係與其他一部分或者全部變形例、詳細內容及補充說明等相互關聯的。另外，本實施方式中，對於同樣部分之內容原則上不進行重複說明。實施方式中提及各構成素數時，除了特別說明及原理上已經明確限定了特定數量、以及從前後文之敍述中已明確了並非如此時，所述各構成要素並非必須之要素。
在實施方式之敍述上，對於材料及構成等方面，除了寫明了僅限於所述材料外，「由A構成之X」等表述係指主要構成要素除了A以外還有其他要素。如關於成分之敍述時為「以A為主要成分之X」之意。例如，提到「矽材料」時，並非僅限定於純矽材料，還包括如SiGe(鍺矽合金)以及其他以矽為主要成分之多元合金及其它添加物等材料。同樣地，鍍金、銅(Cu)層、鍍鎳等除了特別說明時以外，也並非僅限於純金、純銅、純鎳等，而指以金、銅(Cu)、鎳為主成分之材料。
另外，實施方式中提及特定數值、數量等時，除了特別說明及原理上經明確限定了特定數量等除外，所述特定數 並非指固定之數量，而係可大於等於所述特定數或可小於等於所述特定數。
為了說明實施方式之所有圖中，原則上對具有同一功能之構件採用同一符號，並省略掉重複之說明。
另外，在實施方式所用之圖中，為了使圖面簡單易懂，有時會省略掉剖面圖之剖面線或者給平面圖加上剖面線。
<半導體裝置>
圖1係本發明一實施方式中半導體裝置之晶片安裝面側之整體結構之平面圖。圖2係沿著圖1之A-A線剖開之剖面圖。圖3係圖1中半導體晶片之表面(面向佈線基板之面)側之平面圖。圖4係去掉圖1之半導體晶片後佈線基板之晶片安裝面側之平面圖、圖5係圖1中半導體裝置之背面(安裝面)側之平面圖。另外，圖2~圖5中，為了更易於識別具有本實施方式中半導體裝置1之焊墊2d及引腳11之形狀，複數個焊墊2d及引腳11各自之平面尺寸分別比以下示例之平面尺寸大。
如圖1所示，本實施方式中半導體裝置1為半導體晶片2及安裝了半導體晶片2之基材，且具有與半導體晶片2電連接之佈線基板(基材、轉接板)3。
從平面上看，半導體晶片2分別具有四邊形之表面2a(請參照圖2、圖3)、以及位於表面2a相反側之背面2b(請參照圖1、圖2)。如圖3所示，半導體晶片2之平面形狀為邊長為5 mm左右之正方形。此外，半導體晶片2還包括位於表面2a和背面2b之間之側面2c(請參照圖2)。另外，半導體晶 片2具有半導體基板(如由矽構成，圖中未示出)，而且，在半導體基板之主面(元件形成面)上例如還形成有電晶體等複數個半導體元件(圖中未示出)。半導體基板之主面上層積了具有絕緣膜之佈線層(圖中未示出)，其中，所述絕緣膜將多條佈線及多條佈線之間進行絕緣。佈線層之多條佈線分別與複數個半導體元件電連接而構成了積體電路。另外，半導體晶片2之表面2a(請參照圖3)上形成有複數個焊墊(電極片、焊盤、晶片電極)2d。複數個焊墊2d形成於層積在半導體基板上之佈線層之最上層，且經由佈線層之多條佈線與複數個半導體裝置電連接。另外，半導體晶片2之表面2a雖然被如氧化矽(SiO2)等絕緣膜覆蓋，但在複數個焊墊2d上，覆蓋表面2a之絕緣膜上形成有開口部。而且，開口部中，焊墊2d從絕緣膜露出。如上所述，形成於半導體晶片2之表面2a上之複數個焊墊2d與半導體晶片2所具有之複數個半導體元件電連接，因此可作為半導體晶片2之外部引腳(電極)。
本實施方式中，如圖3所示，沿著半導體晶片2之4個側面2c(邊)分別配置有複數個焊墊2d。半導體晶片2之表面2a可劃分為如形成有邏輯電路等主電路(核心電路)之主電路形成區域(邏輯電路形成區域)、以及配置有複數個焊墊2d之輸入輸出引腳形成區域(I/O區域)。圖3所示之示例中，在表面2a之中央部形成有主電路形成區域，而且還形成有包圍所述主電路形成區域之輸入輸出引腳形成區域。如上所述，通過劃分為主電路形成區域和輸入輸出引腳形成區 域，例如在複數個焊墊2d產生應力時，也可抑制其影響到主電路。另外，通過將輸入輸出引腳形成區域集約配置在表面2a之外緣部，可增加外部引腳即焊墊2d之數量，而且也可擴大主電路形成區域之面積。另外，本實施方式中，沿著半導體晶片2之4個側面2c分別配置有多列(圖3中為2列)複數個焊墊2d。即，半導體晶片2具有沿著側面2c配置之複數個第1列焊墊2d1、以及配置在第1列焊墊2d1與側面2c之間之複數個第2列焊墊2d2。本實施方式中，雖然第1列焊墊2d1及第2列焊墊2d2配置在主電路形成區域之外側(圖中未示出)，但如果焊墊2d採用了緩和應力之結構，或在無需考慮應力之情況下，也可將第1列焊墊2d1配置在主電路形成區域內。所述第1列焊墊2d1和第2列焊墊2d2分別對應半導體晶片2之4個側面2c而設置。如上所述，沿著側面2c分別設置多列焊墊2d，比配置為一列時能配置更多焊墊2d。如上所述，將焊墊2d配置為多列時，優選如圖3所示，沿著側面2c將第1列焊墊2d1和第2列焊墊2d2進行交互配置，即所謂「之」字形配置。通過將焊墊2d進行「之」字形配置，即可在相臨之第1列焊墊2d1之間配置佈線2e(請參照圖8)，從而可與第2列焊墊2d2進行電連接。換言之即是，可在與第2列焊墊2d2連接之佈線之間配置第1列焊墊2d1。因此，可有效提高在半導體晶片2之主面上進行佈線佈局之效率(窄間距化)，因而可提高外部引腳即焊墊2d之數量，而且，還可擴大主電路形成區域之面積。
如圖1及圖2所示，半導體晶片2安裝在佈線基板3上。從 平面上看，佈線基板3具有四邊形之上表面(晶片安裝面、表面)3a(請參照圖2、圖4)、以及位於上表面3a相反側之下表面(安裝面、背面)3b(請參照圖2、圖5)。例如，圖3之示例中，佈線基板3之平面形狀為邊長為7 mm~8 mm左右之正方形。另外，佈線基板3還具有位於上表面3a和下表面3b之間之側面3c(請參照圖2)。如圖4所示，佈線基板3之上表面3a上配置有複數個引腳(焊接引線)11。具體配置為：佈線基板3具有絕緣層(核心層、核心材料)15，而且，絕緣層15之上表面15a上形成有複數個引腳11、以及包括與引腳11連接之佈線之導體圖案(如由銅(Cu)構成)。所述導體圖案被形成於上表面15a上之阻焊膜(絕緣膜、保護膜)16覆蓋，但在阻焊膜16中配置有引腳11之位置上形成有開口部16a，因此，複數個引腳11在開口部16a中從阻焊膜16露出。另外，從平面上看，複數個引腳11配置在與半導體晶片2之複數個焊墊2d(請參照圖3)重合之位置上。本實施方式中，沿著與半導體晶片2重合之區域即晶片安裝區域之各邊(從平面上看為四邊形之晶片安裝部之各邊)分別配置有複數個引腳11。本實施方式中，沿著與半導體晶片2重合之區域即晶片安裝區域之各邊分別配置多列(圖4中為2列)複數個焊墊2d。換言之即是，佈線基板3之上表面3a具有沿著晶片安裝區域各邊配置之複數個第1列引腳(第1列焊接引線)11a、以及配置在第1列引腳11a和晶片安裝區域各邊之間之複數個第2列引腳(第2列焊接引線)11b。再換言之即是，複數個引腳11具有與複數個第1列焊墊2d1電連接 之複數個第1列引腳11a、以及與複數個第2列焊墊2d2電連接之複數個第2列引腳11b。另外，第1列引腳11a和第2列引腳11b分別配置在面向半導體晶片2之焊墊2d(請參照圖3)之位置上，所以與焊墊2d對應，配置為「之」字形。
另一方面，如圖5所示，在佈線基板3之下表面3b配置有半導體裝置1之外部引腳即複數個連接盤(外部引腳)12，且複數個連接盤12上接合有複數個焊錫球(安裝引腳、接合材料)13。具體如圖2所示，佈線基板3具有絕緣層(核心層、核心材料)15，且在絕緣層15之下表面15b形成有複數個連接盤12、以及包括連接到連接盤12之佈線之導體圖案(如由銅(Cu)形成)。所述導體圖案被覆蓋下表面15b之阻焊膜(絕緣膜、保護膜)17所覆蓋，且阻焊膜17中配置連接盤12之位置形成開口部17a，開口部17a中，複數個連接盤12從阻焊膜17露出。另外，在將半導體裝置1安裝到圖中未示出之安裝基板上時，與連接盤12接合之焊錫球13係一種導電性之接合材料，其將安裝基板側之複數個引腳和複數個連接盤12進行電連接。另外，如圖5所示，從平面上看，複數個連接盤12及焊錫球13按行列狀(排列狀、矩陣狀)進行配置。與半導體裝置1一樣將作為外部引腳即連接盤12(或焊錫球13)按行列狀配置在安裝面上之封裝被稱作面陣型半導體裝置。由於面陣型半導體裝置1可將安裝面之佈線基板3之下表面3b有效用作外部引腳之配置空間，因此可抑制安裝面積增大，同時還可增加引腳數。
另外，如圖2之模式所示，佈線基板3之複數個引腳11經 由多條佈線14與複數個連接盤12電連接，其中，所述多條佈線14將佈線基板3之上表面3a側和下表面3b側進行電連接。由此，在將圖中未示出之安裝基板與半導體晶片2進行電連接時，佈線基板3具有將安裝基板與半導體晶片2進行中繼連接之轉接板之作用。另外，圖2用直線來表示多條佈線14，但實際上多條佈線14包括迂廻配置在佈線基板3之各佈線層中之佈線、以及將佈線基板3之各佈線層之間進行電連接之層間佈線(過孔佈線)。圖2中，以具有4層(絕緣層15之上表面15a上為第1層、上表面15a和下表面15b之間為第2層及第3層、下表面15b上為第4層)佈線層之佈線基板3為例進行了說明，但佈線層之數量不僅限於4層，根據引腳數及佈線佈局等還可進行變更。
本實施方式中，如圖2所示，在使半導體晶片2之表面2a配置為面向佈線基板3之上表面3a之狀態下，將半導體晶片2安裝到佈線基板3上，即以所謂之倒裝晶片安裝方法(面朝下之安裝方式)進行安裝。將複數個引腳11配置在面向半導體晶片2之複數個焊墊2d之位置上，而且如圖2所示，經由複數個突起電極(柱狀電極)4及焊錫5而電連接。另外，經由複數個突起電極4及焊錫5將半導體晶片2固定到佈線基板3之上表面3a上。也就是說，經由焊錫5將形成於焊墊2d上之突起電極4接合到引腳11上，由此可將半導體晶片2固定到佈線基板3上並與佈線基板3電連接。
本實施方式中突起電極4為圓柱狀之柱狀電極，例如由銅(Cu)構成。但所述突起電極4之形狀並不僅限於圓柱形 狀，也可為角柱狀。一般情況下，與半導體晶片之電極片接合之突起電極之構成材料除銅(Cu)外，還可用金(Au)等，本實施方式中用銅(Cu)作為突起電極4之材料，由此可大幅度降低材料成本。另外，本實施方式中焊錫5及焊錫球13實質上不含鉛(Pb)，即由所謂無鉛焊料構成，如純錫(Sn)、錫-鉍膜(Sn-Bi)、錫-銀(Sn-Ag)、或錫-銀-銅(Sn-Ag-Cu)等。本實施方式中，無鉛焊料係指鉛(Pb)含量不超過0.1 wt%，所述含量係按照RoHs(Restriction of Hazardous Substances)規定之標準制定的。
另外，半導體晶片2之表面2a和佈線基板3之上表面3a之間配置有底部填充樹脂(封裝體)6，而且，焊墊2d與引腳11之接合部由底部填充樹脂6進行封裝。如上所述，通過用底部填充樹脂6將焊墊2d和引腳11之接合部進行封裝，就可分散及緩和焊墊2d和引腳11之接合部周邊所產生之應力。但是，倒裝晶片安裝方法不僅適用於圖2所示之實施方式，即將底部填充樹脂6填充到半導體晶片2和佈線基板3之間之實施方式，也可適用於沒配置有底部填充樹脂6之變形例之結構。
<引腳接合部之周邊結構>
下面詳細說明圖2所示焊墊2d和引腳11之接合部周邊之結構。圖6係圖4之B部中引腳與突起電極平面位置關係之擴大平面圖。圖7係沿著圖6之C-C線剖開之擴大剖面圖，圖8係沿著圖6之D-D線剖開之擴大剖面圖。圖9係將突起電極連接到圖7所示佈線基板上之前，對突起電極預先塗佈 了焊錫之狀態之擴大剖面圖。
如圖6所示，複數個引腳11分別具有寬截面(部分)11w和窄截面(部分)11n，其中，平面上看所述寬截面(部分)11w由寬度(與引腳11延伸方向交叉之方向之長度)W1構成，所述窄截面(部分)11n與所述寬截面11w一體形成，而且，從平面上看，由比寬度W1小之寬度(與引腳11延伸方向交叉之方向之長度)W2構成。本實施方式中，寬截面11w之寬度W1與突起電極4之寬度(平面上看即直徑)WB大致相同，如為30 μm左右。窄截面11n之寬度W2比寬度W1小(窄)，如為20 μm左右。而且，複數個突起電極4(焊墊2d)配置在與複數個引腳11之窄截面11n重合之位置上，且如圖7及圖8所示，由焊錫5進行接合。
為增大面向突起電極4之區域中焊錫5與引腳11之接觸面積，優選將突起電極4配置在與寬截面11w重合之位置上。但本實施方式中將突起電極4配置在與窄截面11n重合之位置上，理由如下：由於本實施方式中突起電極4係由比金(Au)更易被氧化之銅(Cu)構成，而且，如在突起電極4表面形成氧化膜，將降低焊錫5之濕潤性，從而導致焊錫5與突起電極4之接合強度降低。因此，在突起電極4被預先塗佈之焊錫(作為焊錫5之原料之焊錫)覆蓋之狀態下進行加熱處理(局部回流處理)，而使其與引腳11接合。另一方面，如前所述，本實施方式中引腳11由銅(Cu)構成。與突起電極4情況一樣，如在引腳11表面形成氧化膜，將因焊錫5之濕潤性降低而導致焊錫5和引腳11之接合強度降低。因 此，在引腳11表面事先被焊錫(作為焊錫5之原料之焊錫)覆蓋之狀態下進行加熱處理(局部回流處理)而使其與突起電極4接合。如上所述，在突起電極4表面及引腳11表面預先塗佈焊錫5之原料之狀態下進行接合，可提高突起電極4和引腳11之接合部之接合強度。
但是，在突起電極4表面及引腳11表面分別預先塗佈了焊錫5之原料之焊錫狀態下進行接合時，為了確實覆蓋引腳11及突起電極4之表面，將需要更多焊錫。特別在通過印刷法(詳情後述)對引腳11表面塗佈焊錫5之原料之焊錫時，厚度為15 μm~18 μm左右。因此，將導致出現如下狀況，即：為使塗佈在突起電極4及引腳11上之焊錫一體形成，將需更多焊錫5，而安裝半導體晶片2後將導致突起電極4表面(頂端面4s)和引腳11表面(上表面)之間之間隔變窄，而且，介於突起電極4表面(頂端面4s)和引腳11表面(上表面)之間之焊錫5之一部分將滲到接合區域之周邊(如圖8所示相臨之突起電極4之間)。如果焊錫5滲到接合區域之周邊，因相臨引腳11之間(或突起電極4之間)之距離，有可能使相臨之引腳11之間因焊錫5而被電連接從而導致出現短路。即，此係造成半導體裝置可靠性降低之原因之一。換言之即是，為了避免在焊錫5滲出時導致相臨之引腳11之間(或突起電極4之間)出現短路而無法縮短複數個引腳間之距離，從而阻礙了引腳集成度之提高。即，係實現半導體裝置高性能化(或小型化)之障礙之一。
針對上述課題，本案發明人考慮了如下對策。方法之一 係，為了防止或抑制在引腳11表面形成氧化膜，使用比銅(Cu)更難於氧化之材料(如金(Au)等)構成之金屬膜來覆蓋引腳11(由銅(Cu)形成)之表面。此時，即使引腳11表面上不預先塗佈作為焊錫5之原料之焊錫，也可抑制引腳11表面上焊錫5之濕潤性降低之現象。但此時由於僅利用塗佈在突起電極4上之焊錫來接合突起電極4和引腳11，將因焊錫5量不足而導致接合強度降低。另外，在焊錫5量很少之情況下，進行回流處理時焊錫5將流向接合部之周邊，從而導致突起電極4和引腳11導通不良。另一方法係通過電鍍法在引腳11表面塗佈(形成)作為焊錫5之原料之焊錫。例如，可通過電解電鍍法塗佈厚度為5 μm左右之焊錫(作為焊錫5之原料之焊錫(錫膜))。但是，在通過電解電鍍法來塗佈(形成)焊錫時，必須分別將複數個引腳11連接到用於流過電流之佈線(供電線)。即，佈線基板3中必須留出用於進行電解電鍍之供電線之空間，因此將使佈線基板難於實現小型化。另外，還將造成與佈線基板3之引腳11連接之佈線14之佈線佈局之自由度降低。另外，在通過化學鍍來塗佈(形成)焊錫時，雖然無需配置供電線，但是所塗佈之焊錫上將容易出現塗佈不均勻之現象。換言之就是，在面向引腳11之突起電極4之位置上有可能沒形成有焊錫。而且，由於化學鍍法係通過還原作用來堆積鍍膜的，所以，由銅(Cu)構成之引腳11將被鍍浸液侵蝕，如本實施方式所述，在將突起電極4接合到引腳11之窄截面11n時，將容易發生接合不良。
本案發明人對上述問題進行了研究後，採用了圖6~圖8所示之結構。即，複數個引腳11分別具有寬截面(部分)11w和窄截面11n，其中，從平面上看，所述寬截面11n具有寬度W1，所述窄截面11n與所述寬截面11w一體形成，且從平面上看，具有比寬度W1小之寬度W2。而且，將突起電極4配置到與窄截面11n重合之位置上，並經由焊錫5接合到引腳11上。換言之即是，將突起電極4進行接合之焊接接合區與引腳11之窄截面11n重合。通過印刷法在複數個引腳11表面塗佈焊錫時，將具有焊錫成分和助焊劑成分(使焊錫成分活性化之成分)之焊錫膏或複數個焊錫顆粒(焊錫粉)和釺劑膏(含有助焊劑成分之焊膏)塗佈到引腳11之表面。接著，在使助焊劑成分和焊錫成分接觸之狀態下進行加熱處理(回流處理)，以使焊錫成分熔化後成為一體。此時，由於熔化後之焊錫成分(熔錫)受到熔錫表面張力之影響，從而變形為較穩定之物理形狀。
此時，塗佈了焊錫之引腳11之平面形狀如不為單純之四角形等形狀時，熔錫將因表面張力之影響而隨著引腳11之形狀而發生變形。即，在按一定方向延伸之金屬圖案中，存在寬度大之部分和寬度小之部分時，熔錫具有易彙集到寬度較大部分之傾向。以圖6為例，寬截面11w中將彙集大部分熔錫，且隨著圖9所示寬截面11w之形狀形成半球狀(圓拱狀)之焊錫(焊錫塊)5a1。另一方面，在圖6所示之窄截面11n上，特別在臨接寬截面11w之區域中，由於熔錫將朝向寬截面11w移動，所以，形成圖9所示熔錫之焊錫(錫 膜)5a2之量將比寬截面11w少。而且，在熔錫冷卻後通過清洗除去助焊劑成分之殘渣等時，在維持因熔錫之表面張力而形成之形狀之狀態下，焊錫(作為焊錫5之原料之焊錫)將被塗佈(形成)在引腳11上。即，預先在引腳11表面塗佈(形成)之焊錫5a中，窄截面(部分)11n中焊錫5a2之量(厚度)比寬截面11w中焊錫5a1之量(厚度)小(薄)。換言之就是，本實施方式中，由於複數個引腳11分別為具有寬截面11w和窄截面11n之形狀，所以，即使在通過印刷法來塗佈焊錫5a之製造方法中，也可穩定形成較薄之焊錫5a2。例如，本實施方式中，焊錫5a1之厚度(從引腳11上表面到焊錫5a1最高點之距離)至少為10 μm。但是，通過印刷法來塗佈焊錫5a時，焊錫5a1厚度優選為不低於20 μm。另一方面，焊錫5a2之厚度(從引腳11上表面到焊錫5a2最高點之距離)最大為7 μm。但是，如果焊錫5a1厚度不低於20 μm時，則焊錫5a2厚度最高可為10 μm。
如上上述，根據本實施方式之上述方法，可使塗佈(形成)在窄截面11n上之焊錫5a2厚度穩定且較薄地形成。因此，通過將突起電極4(請參照圖7)配置在較薄之焊錫5a2上(即與窄截面11n重合之位置上)並使其與焊錫5a2接合，就可如圖7及圖8所示，對連接突起電極4和引腳11之焊錫5之量進行適量控制。因此，可抑制及防止因焊錫5滲到接合區域之周邊而導致半導體裝置1可靠性降低之現象。換言之即是，可提高半導體裝置1之可靠性。另外，本實施方式之方法中可通過印刷法來穩定形成焊錫5a，因此無需在 佈線基板3中配置電鍍用之佈線(供電線)。由於可省出供電線之配置空間及其周邊空間，所以可實現佈線基板3平面尺寸之小型化。換言之即是，可減少半導體裝置1之安裝面積。另外，由於無需配置供電線，因此提高了佈線佈局設計之自由度。另外，根據本實施方式之方法，由於可使用印刷法作為焊錫5a之塗佈方法，所以在進行佈線基板量產時，可實現穩定地量產。在使用上述方法時，如圖9所示之焊錫5a中，配置在寬截面11w上之焊錫5a1在與突起電極4接合時，將有部分移動到突起電極4一側，但如圖7所示，大部分將殘留在寬截面11w上。因此，採用了上述方法之本實施方式之半導體裝置1中，將突起電極4和引腳11進行接合之焊錫5中，配置在比起突起電極4之接合部(夾在頂端面4s和引腳11之間之區域)更靠近寬截面11w側之焊錫5w之厚度，比配置在與突起電極4之接合部相比更靠近窄截面11n側(位於寬截面11w之相反側)之焊錫5a2之厚度厚。但是，焊錫5中，配置在與突起電極4之接合部(夾在頂端面4s和窄截面11n間之區域)之焊錫5n之厚度因受表面張力之影響，有時可能比配置在寬截面11w上之焊錫5w更厚。
另外，本實施方式之變形例中，如通過印刷法以外之方法來形成焊錫5a時，先對塗佈在引腳11上之焊錫進行熱處理(加熱處理)以使焊錫熔化，如前上述，熔錫將隨著引腳11之形狀而發生變形。因此，即使在通過鍍法(電鍍法或化學鍍法)形成厚度至少為10 μm左右之焊錫之鍍膜時，也 可適用本實施方式之上述結構，可在與突起電極4接合之前先將焊錫熔化，之後再形成圖9所示之焊錫5a。
為了穩定地形成較薄之焊錫5a2，只需將引腳11中寬截面11w和窄截面11n之寬度設為厚度各異之寬度即可，所以，如圖6所示引腳11之變形例，可將寬截面11w之寬度W1設為比突起電極4之寬度(從平面上看為直徑)WB寬，也可將窄截面11n之寬度W2設為與突起電極4相同之寬度。但是，為縮小複數個引腳11之平面尺寸，優選圖6所示，將寬截面11w之寬度W1設為與突起電極4之寬度WB相同，且將窄截面11n之寬度W2設為比突起電極4之寬度小。此時，如圖8所示，突起電極4之頂端面(與引腳11之上表面11c為對面之面)4s之一部分超出引腳11外側而配置。因此，從將突起電極4接合到與窄截面11n重合之位置就可抑制接合強度降低之觀點來看，焊錫5n優選以覆蓋引腳11之上表面11c及兩個側面11d之方式形成。由此，由於可增加焊錫5n和引腳11之接觸面積，所以可抑制接合強度降低之現象。
<半導體裝置之製造方法>
下面說明本實施方式中半導體裝置之製造方法。本實施方式中半導體裝置1以圖10所示之流程製成。圖10係本發明一實施方式中半導體裝置之製造製程之概要說明圖。以下通過圖11~圖31對各製程進行詳細說明。
<基板準備製程>
在圖10所示之基板準備製程中，準備圖11及圖12所示佈線基板20。圖11係在圖10之基板準備製程中所準備之佈線基板之整體結構之平面圖、圖12係沿著圖11之E-E線剖開之擴大剖面圖。
如圖11所示，本製程中所準備之佈線基板20中框部(框體)20b之內側具有複數個產品形成區域20a。且複數個(圖11中為27個)產品形成區域20a按行列狀配置。佈線基板20為所謂複數個可斷拼板，具有相當於圖1所示佈線基板3之複數個產品形成區域20a、以及各產品形成區域20a之間之切割線(切割區域)20c。如上所述，通過使用具有複數個產品形成區域20a之複數個可斷拼板，就可提高製造效率。
如圖12所示，各產品形成區域20a中分別形成有圖1~圖9中所說明之佈線基板3之構成材料。具體內容為，佈線基板20由樹脂形成，且具有包括上表面15a及位於上表面15a相反側之下表面15b之絕緣層(核心層、核心材料)15。另外，佈線基板20之各產品形成區域20a具有配置在上表面3a側之複數個引腳11、配置在下表面3b側之複數個連接盤12、以及將複數個引腳11和連接盤12進行電連接之多條佈線14。另外，絕緣層15之上表面15a上及下表面15b下方分別被阻焊膜16、17覆蓋，而且在形成於阻焊膜16上之開口部16a中，複數個引腳(焊接引線)11從阻焊膜16中露出。本實施方式中，一個開口部16a中露出複數個引腳11。另外，在形成於阻焊膜17之複數個開口部17a中，複數個連接盤12分別從阻焊膜17中露出。佈線基板20所具有之導體 圖案(引腳11、連接盤12及佈線14)分別由以銅(Cu)為主成分之金屬材料形成。本實施方式中，形成所述導體圖案之方法，例如可採用減去法或半加成法等方法形成。通過上述方法，就可形成如圖6所示引腳11之形狀，所述引腳11具有從平面上看由寬度(與引腳11延伸方向交叉之方向之長度)W1構成之寬截面(部分)11w、以及與寬截面11w一體形成且從平面上看由比寬度W1小之寬度(與引腳11延伸方向交叉之方向之長度)W2構成之窄截面(部分)11n。因此，本製程中佈線基板20所具有之複數個引腳11為圖6所示、具有寬截面11w和窄截面11n之平面形狀。
另外，複數個引腳11之上表面11c上預先塗佈有複數處焊錫5a。所述焊錫5a為圖2所示之焊錫5之原料。另外，預先塗佈(形成)於引腳11表面之焊錫5a中，塗佈(形成)在窄截面(部分)11n上之焊錫5a2之量(厚度)比塗佈(形成)在寬截面11w上之焊錫5a1之量(厚度)小(薄)。換言之就是，複數個引腳11具有塗佈(形成)(如最大為7 μm)了焊錫(錫膜)5a2且在臨近寬截面11w之位置較薄塗佈之區域(窄截面11n)。如前所述，所述焊錫5a可通過印刷法形成。下面說明通過印刷法形成焊錫5a2之方法。圖13係形成圖12所示之焊錫之方法之一例之模式說明圖、圖14係以不同於圖13所示之方法來形成圖12所示之焊錫之方法之一例之模式說明圖。
圖13所示之焊錫之形成方法中，首先在步驟S1(圖10所示之基板準備製程)中，準備形成有複數個引腳11之佈線基板20。接下來在步驟S2(圖10所示之焊錫塗佈製程)中， 在複數個引腳11上塗佈(印刷)焊錫膏(焊錫)Pss。所述焊錫膏Pss在常溫中呈膏狀，具有焊錫成分和使焊錫成分活性化之助焊劑成分。本實施方式中，不對複數個引腳11之單個塗佈焊錫膏Pss，而係以一次性覆蓋複數個引腳11之方式塗佈焊錫膏Pss。通過採用上述塗佈方式，便可簡化塗佈製程。接下來在步驟S3(圖10所示之熱處理製程)中，通過對焊錫膏Pss進行熱處理(加熱處理、回流處理)，以熔化焊錫膏Pss中之焊錫成分。此時，加熱溫度根據焊錫成分之熔點不同而不同，如錫-銀(Sn-Ag)類之無鉛焊料為240℃~280℃。本製程中，通過焊錫膏Pss中所含有之助焊劑(助焊劑成分)FL將焊錫膏Pss之焊錫成分活性化，從而可提高對於熔錫Ms之引腳11之濕潤性。另外，本製程中，熔錫Ms受到表面張力影響而變形為穩定之物理形狀。因此，如圖9或圖12所示之焊錫5a，在寬截面11w上彙集了較多熔錫Ms(請參照圖13)。結果，可使圖13所示之窄截面11n上熔錫Ms之厚度最大為7 μm之穩定之薄膜。接下來在步驟S4(圖10所示之清洗製程)中，通過冷卻熔錫Ms使其凝固而形成焊錫5a。另外，對引腳11周邊進行清洗來清除殘留在焊錫5a周邊之助焊劑FL之殘渣，即可獲得圖12所示之形成有焊錫5a之佈線基板20。
圖14所示之焊錫之形成方法如下。首先，在圖14所示之步驟S1(圖10所示之基板準備製程)中，準備形成有複數個引腳11之佈線基板20。接著在步驟S2(圖10所示之基板準備製程)中，將佈線基板20上形成之複數個引腳11浸到藥 液後再使其乾燥，以在引腳11之表面(上表面及側面)形成黏膜NF。由於黏膜NF係通過使引腳11表面之金屬與藥劑發生化學反應而形成的，所以可在引腳11之露出面(上表面及側面)形成黏膜NF。接著在步驟S3(圖10所示之焊錫塗佈製程)中，在複數個引腳11上塗佈(印刷)複數個焊錫顆粒(焊錫粉、焊錫)Pws，並使其附在黏膜NF上。由於黏膜NF係在引腳11之表面選擇性地形成，所以即使一次性將焊錫顆粒Pws塗佈在複數個引腳11上，焊錫顆粒Pws也不會附在絕緣層15之上表面15a上。因此，可選擇性地將焊錫顆粒Pws附在引腳11上。由此，與圖13所示方法相比，可減少附在引腳11周邊之焊錫成分之量。另外，根據焊錫顆粒Pws之平均粒徑，可控制附在引腳11周邊之焊錫成分之量。即，通過減小焊錫顆粒Pws之平均粒徑，就可減少附在引腳11周邊之焊錫成分之量。相反地，如果加大焊錫顆粒Pws之平均粒徑，就可增加附在引腳11周邊之焊錫成分之量。接下來之步驟S4(圖10所示之焊錫塗佈製程)中，以覆蓋複數個引腳11及焊錫顆粒Pws之方式塗佈(印刷)含有助焊劑FL之焊膏(釺劑膏)。由於助焊劑FL係用於使焊錫顆粒(焊錫成分)Pws活性化從而提高對引腳11之濕潤性而塗佈的，所以為簡化塗佈製程，例如，可以以覆蓋複數個引腳11之方式一次性進行塗佈。接下來在步驟S5(圖10所示之熱處理製程)中，對焊錫顆粒Pws進行熱處理(加熱處理、回流處理)以熔化焊錫成分。此時之加熱溫度根據焊錫成分之融點不同而不同，如錫-銀(Sn-Ag)類之無鉛焊料 為240℃~280℃。本製程中，通過塗佈在焊錫顆粒Pws上之助焊劑FL使焊錫成分活性化，從而可提高熔錫Ms對引腳11之濕潤性。另外，本製程中，如前所述，由於熔錫Ms受到表面張力影響而變形為穩定之物理形狀。因此，與圖9或圖12所示之焊錫5a一樣，寬截面11w上彙集有較多熔錫Ms(請參照圖13)。接下來在步驟S6(圖10所示之清洗製程)中，通過冷卻熔錫Ms使其凝固而形成焊錫5a。另外，對引腳11之周邊進行清洗來清除殘留在焊錫5a周邊之助焊劑FL之殘渣，即可獲得圖12所示之形成有焊錫5a之佈線基板20。
本案發明人對於上述焊錫5a之形成方法還在繼續進行研究，本實施方式中只列舉了其中我們認為合適之兩種方法。當然，在不脫離主旨範圍內還可進行種種變更。
<半導體晶片準備製程>
圖10所示之半導體晶片之準備製程中，準備圖3所示之半導體晶片2。圖15係在圖10所示之晶片準備製程中所準備之半導體晶片之平面圖、圖16係在圖15之半導體晶片之一個晶片區域中形成之焊墊周邊之擴大剖面圖。圖17係在圖16之複數個焊墊上形成了突起電極之狀態之擴大剖面圖。
圖3所示之半導體晶片通過如下方式製成。首先，在圖10所示之晶片準備製程中，準備圖15所示之晶片(半導體晶片)25。本製程中所準備之晶片25如圖15所示，具有略呈圓形之平面形狀之表面2a及位於所述表面2a相反側之背 面2b。而且，晶片25具有複數個晶片區域(器件區域)25a，且各晶片區域25a相當於圖3所示之半導體晶片2。另外，相臨之晶片區域25a之間形成有切割線(切割區域)25b。切割線25b以格子狀形成，並將晶片25之表面2a劃分為複數個晶片區域25a。另外，切割線25b中形成有複數個用於確認晶片區域25a內半導體元件等是否正確形成之TEG(Test Element Group)及對準標記等導體圖案。
本製程中所準備之晶片25中，例如在由矽(Si)構成之半導體基板之主面(元件形成面)上形成有電晶體等複數個半導體元件(圖中未示出)。另外，如圖16所示，在半導體基板之主面上層積有將多條佈線2e與相臨之佈線2e間進行絕緣之絕緣膜2f之佈線層(圖中未示出)，且在其中最上層形成有將所述多條佈線2e進行電連接之複數個焊墊(電極片、焊盤、晶片電極)2d。其中，所述複數個焊墊2d經由佈線層之多條佈線2e與複數個半導體元件電連接。也就是說，本製程所準備之晶片25中，預先在半導體基板之主面上形成了積體電路。另外，半導體晶片2之表面2a雖然被如氧化矽(SiO2)等絕緣膜2g所覆蓋，但是在複數個焊墊2d上，覆蓋表面2a之絕緣膜2g中形成有開口部2h。而且，在開口部2h中，焊墊2d從絕緣膜露出。
接下來在圖10所示之突起電極之形成製程中，如圖17所示，分別在複數個焊墊2d上堆積金屬膜從而形成突起電極4。本實施方式中，如圖17所示，在晶片25之表面2a上配置(固定)有掩膜26。接著，在形成突起電極4之位置上形成 通孔(開口部)26a。通孔26a如可通過光刻技術或蝕刻技術來形成。接著在通孔26a內堆積金屬膜以形成突起電極4。本實施方式中所堆積之金屬膜為銅膜。堆積金屬膜之方法並無特別限定，如可通過鍍法進行堆積。另外，如在銅膜和焊墊2d之交界面、或在突起電極4之頂端面4s上形成銅膜以外之金屬膜時，可依次堆積不同金屬材料而很容易地形成突起電極4。如上所述，通過堆積金屬膜形成突起電極4時，在將突起電極4和焊墊2d進行接合時可減少施加在焊墊2d上之應力。尤其與球焊方式等將突起電極壓延(包括熱壓延)到焊墊上之方式相比，可大幅減少應力。因此，還可抑制形成突起電極時因晶片區域25a損壞而導致可靠性降低之現象。另外，由於係在掩膜26上形成有複數個通孔26a之狀態下堆積金屬膜，所以可一次性地形成複數個(多個)突起電極4。由此，可提高突起電極4之形成效率。另外，由於突起電極4係在切割晶片25之前形成的，所以可一次性地在複數個晶片區域25a上形成突起電極4。因此，可提高突起電極4之形成效率。如上所述，通過在掩膜26之通孔26a內堆積金屬膜而形成之突起電極為具有立體型柱狀之柱狀電極。另外，突起電極4之平面形狀係隨著通孔26a之開口形狀而形成的。如本實施方式所述，通過形成具有圓形開口形狀之通孔26a，便可形成圓柱形之突起電極4。
接下來在圖10所示之焊錫形成製程中，如圖18所示，在突起電極之頂端面4s上分別堆積錫膜以形成(安裝)焊錫 5b。本實施方式中，在所述突起電極形成製程中將金屬膜堆積到通孔26a(請參照圖17)的中端，接着繼續(不去掉掩膜26)堆積錫膜。因此，如在堆積了銅膜後，如果繼續堆積錫膜，就可抑制在形成錫膜之前在銅膜上形成氧化膜。因此，可提高焊錫5b與突起電極4之接合界面之接合強度。另外，在本製程中，通過焊錫5b覆蓋突起電極4之頂端面4s，可防止頂端面4s暴露在空氣中，所以可維持頂端面4s上難於形成氧化膜之狀態。因此，可提高焊錫5b和突起電極4之接合界面之接合強度。結果，如圖8所示，可提高焊錫5與頂端面4s之接合界面之接合強度。另外，為了更好地抑制突起電極4氧化之現象，也可在突起電極4之頂端面4s上形成鎳(Ni)膜。但是，為形成鎳膜，不僅需要增加電鍍之製程數(製程時間)，還有可能導致對於焊錫5之突起電極4之濕潤性降低，所以本實施方式中，優選直接在突起電極4之頂端面4s上形成焊錫5b。
接下來，在去掉掩膜26(請參照圖18)並進行清洗後，便如圖19所示，露出突起電極4之側面。在此狀態下雖然焊錫5b與突起電極4一樣，都為圓柱形，但是經過熱處理(加熱處理)來熔化焊錫5b之至少一部分，便可如圖20所示，使焊錫5b之形狀因受熔錫表面張力之影響而發生變形，從而成為半球狀。如前所述，通過熱處理便可使突起電極4之頂端面4s與焊錫5b牢固接合。另外，由於形成圖20所示之半球狀可使焊錫5b更穩定，因此也可抑制從突起電極脫落或造成損傷等情況發生。
通過以上各製程，可在複數個焊墊2d之表面(上表面)上形成(接合)複數個突起電極4，且可獲得在複數個突起電極4之頂端面4s上形成了複數處焊錫5b之晶片25。
接著，在形成有複數個突起電極4之晶片25之表面貼上背面研磨用之膠帶，通過對晶片25之背面進行研磨(研削)，就可獲得所希望厚度之晶片25。在準備晶片階段中如果所準備之晶片25已經足夠薄或者無需再將晶片磨薄之情況下，則無需進行本道製程。
接下來，在圖10所示之切割製程中，將圖20所示之晶片25對每一個晶片區域25a進行切割(劃片)，便可獲得複數個圖3所示之半導體晶片2。本製程係沿著圖16所示之切割線25b將晶片25進行切斷。切斷方法並無特別限定，如可通過使用劃片刀(旋轉刀)之切斷方法或通過鐳射照射之切斷方法。
<晶片安裝製程>
在圖10所示之晶片安裝製程中，如圖21所示，將半導體晶片2以表面2a面向佈線基板20之上表面3a之方式配置到佈線基板20上，並將複數個引腳11與複數個焊墊2d進行電連接。圖21係在圖12之佈線基板上安裝有半導體晶片之狀態之擴大剖面圖。圖22係在佈線基板上配置了半導體晶片時突起電極和引腳之平面位置關係之擴大平面圖。圖23係沿著圖22之C-C線剖開之擴大剖面圖、圖24係沿著圖22之D-D線剖開之擴大剖面圖。圖25係使圖23中面對面相向配置之焊錫接觸之狀態之擴大剖面圖、圖26係使圖24中面對 面相向配置之焊錫接觸之狀態之擴大剖面圖。圖27係使圖25中已相互接觸之焊錫一體化後之狀態之擴大剖面圖、圖28係使圖26中已相互接觸之焊錫一體化後之狀態之擴大剖面圖。
本製程中，首先如圖22~圖24所示，將半導體晶片2以表面2a面向佈線基板20之上表面3a之方式配置到佈線基板20上(半導體晶片配置製程)。此時，如圖23及圖24所示，將複數個突起電極4之頂端面4s分別配置在引腳11之窄截面11n上(與窄截面11n重合之位置)。即，如圖23及圖24所示，裝載在突起電極4之頂端面4s上之焊錫5b以面向引腳11之窄截面11n之方式配置。這是由於接合到突起電極4上焊錫5a較薄形成之區域(即窄截面11n上之焊接接合區上)之緣故。如圖23所示，本實施方式中，突起電極4之頂端面4s以不與引腳11之寬截面11w重合之方式配置。如圖23所示，配置在寬截面11w上之焊錫5a1為半球狀上部，且其頂點位於寬截面11w之中央部。因此，寬截面11w之外緣部(焊錫5a1之外緣部)上之焊錫5a1之厚度比中央部薄。因此，即使突起電極4之頂端面4s外緣部之一部分與寬截面11w重合，比起頂端面4s之中央部配置在寬截面11w上之情況相比，可減少焊錫5(請參照圖21)從引腳11滲出之滲出量。但是，為了大幅減少焊錫5從引腳11之滲出量從而更好地抑制短路不良之發生，如圖23所示，優選以突起電極4之頂端面4s整體不與引腳11之寬截面11w重合之方式進行配置。另外，為了縮短後述之加熱製程(熱處理製程、局 部回流製程)中焊錫5a、5b溫度達到融點以上之時間，優選在圖23及圖24所示之狀態下，預先對焊錫5a及焊錫5b進行加熱(預加熱製程)。但是，在此階段中，無需使焊錫5a、5b熔化，而只需對其進行預加熱即可。對焊錫5a進行加熱之方法例如有：將佈線基板20固定在加熱台(具有加熱器等加熱部件之基板保持台；圖中未示出)上，並將加熱溫度設定為如100℃左右。由此，可經由形成於佈線基板20上之導體圖案(引腳11等)對焊錫5a進行加熱。另外，通過加熱器等加熱部(圖中未示出)對半導體晶片2進行加熱，也可對安裝載在半導體晶片2上之焊錫5b進行加熱。由於可用比佈線基板20更高之溫度對半導體晶片2進行加熱，所以可加熱到比佈線基板20更高之溫度，如200℃左右。
接下來，如圖25及圖26所示，將半導體晶片2與佈線基板3之距離縮進以使焊錫5a、5b接觸或緊靠(即焊錫接觸製程)。此時，如圖25所示，焊錫5b與焊錫5a中配置在引腳11之窄截面11n上之焊錫5a2接觸。另外，如圖26所示，為了使複數處焊錫5b分別與複數處焊錫5a接觸，優選將焊錫5a或焊錫5b之至少一方加熱到接觸後可發生變形之硬度左右。通過使焊錫5a、5b中一方以被另一方吞噬之方式接觸，即使在突起電極4或焊錫5a、5b厚度出現偏差，也可使所有焊錫5a、5b接觸。另外，在此狀態下將焊錫5a、5b進一步加熱到熔點以上(加熱製程(熱處理製程、局部回流焊製程))。加熱溫度因焊錫5a、5b熔點不同而不同，如錫- 銀(Sn-Ag)類之無鉛焊料為240℃~280℃。本製程中，由於係在焊錫5a、5b接觸之狀態下進行加熱的，所以可通過從焊錫5b之熱傳遞對焊錫5a進行加熱。在焊錫5a、5b熔化後，焊錫5a、5b將成為一體。即，焊錫5a、5b成為所謂「濕潤」狀態。在焊錫5a、5b一體化後通過使熔錫冷卻，即可形成圖27及圖28所示之形狀(具體為焊錫5n)。如上所述，通過使焊錫5a、5b成為濕潤之狀態，即可牢固進行接合。另外，焊錫5a、5b一體化後，因一體化後熔錫之表面張力，將變形為穩定之物理形狀。因此，如圖27所示，配置在引腳11之寬截面11w上之焊錫之一部分將朝向突起電極4移動。但是，如上所述，由於熔錫受到表面張力之影響，具有容易集中在平面面積較大之寬截面11w之傾向，所以大部分熔錫將殘留在寬截面11w上。換言之即是，朝向突起電極4頂端面移動之熔錫量將是有限的。因此，可容易使本製程中形成之焊錫5之形狀變為圖27及圖28之示例所示之形狀。即，焊錫5中，配置在與突起電極4之接合部(夾在頂端面4s和引腳11之間之區域)之焊錫5n厚度大致等同於配置在寬截面11w上焊錫5w之厚度(焊錫5n稍厚)。另一方面，焊錫5中，配置在與突起電極4之接合部附近、且與焊錫5w為相反側之焊錫5a2之厚度幾乎無變化，而且比焊錫5w、5n薄。如圖28所示，由於可減少與突起電極4之接合部之寬度方向(與引腳11延伸方向交叉之方向)上之斷面中焊錫5n之量，所以可抑制朝向焊錫5n之寬度方向之滲出量。結果，可抑制相臨之焊錫5n之間發生短路 (short)。也就是說可以抑制半導體裝置可靠性降低之現象。換言之即是，通過抑制焊錫5n之滲出量，可縮短相臨之引腳11間之距離(突起電極4之間之距離、焊墊2d之間之距離)，從而可提高半導體裝置之集成度。
<封裝製程>
接下來，在圖10所示之封裝製程中，如圖29所示，在半導體晶片2之表面2a和佈線基板20之上表面3a之間供給底部填充樹脂6，並將焊墊2d和引腳11之接合部進行封裝。圖29係向圖21中半導體晶片和佈線基板之間供給底部填充樹脂後之狀態之擴大剖面圖。本製程中，如在半導體晶片2之側面2c之外側配置供給樹脂之噴嘴27，並向半導體晶片2之表面2a與佈線基板20之上表面3a之間供給熱硬化性樹脂即底部填充樹脂6。由此，即可對焊墊2d、突起電極4、焊錫5及引腳11之各接合部一次性進行封裝。如上所述，通過使用底部填充樹脂6對焊墊2d和引腳11之接合部進行封裝，即可通過底部填充樹脂6來分散施加到接合部上之應力，因此可提高焊墊2d和引腳11之間連接之可靠性。但本實施方式所說明之技術並不限於使用底部填充樹脂6之半導體裝置，還適用於本實施方式之變形例，如圖29所示之半導體裝置，即沒使用底部填充樹脂6之半導體裝置。此時，可省略圖10所示之封裝製程。另外，即使使用了底部填充樹脂6，也並非必須如本實施方式所述，將半導體晶片2配置到佈線基板20上之後再向半導體晶片2與佈線基板20之間供給底部填充樹脂6，也可先將底部填充 樹脂6供給到佈線基板20之晶片安裝區域後再將半導體晶片2配置到佈線基板20上。
<植球製程>
在圖10所示之植球製程中，如圖30所示，將形成於佈線基板20下表面3b上之複數個連接盤12接合到複數個焊錫球13。圖30係將圖29之佈線基板進行上下面翻轉後，在複數個連接盤上接合了焊錫球之狀態之擴大剖面圖。本製程中，如圖30所示將佈線基板20進行翻轉，並將焊錫球13分別配置到佈線基板20之下表面3b中所露出之複數個連接盤12上，接著通過加熱將複數個焊錫球13接合到連接盤12。通過本製程可使複數個焊錫球13經由佈線基板20而與半導體晶片2電連接。但本實施方式所說明之技術並不僅限於接合了焊錫球13之所謂BGA(Ball Grid Array：球柵陣列封裝)型半導體裝置。還可適用於本實施方式之變形例即所謂LGA(Land Grid Array：柵格陣列封裝)型半導體裝置，如無需形成焊錫球13，且在露出連接盤12之狀態下，或在連接盤12上塗佈了比焊錫球13薄之焊錫膏之狀態下出貨之LGA(Land Grid Array)型半導體裝置。
<劃片製程>
圖10所示之劃片製程中，如圖31所示，將佈線基板20按每一個產品形成區域20a進行切割。圖31係將圖29之複數個可斷開之佈線基板進行劃片後之狀態之平面圖(底視圖)。本製程中，如圖31所示，沿著切割線(切割區域)20c將佈線基板20進行切斷，便可取得劃片後之複數個半導體 裝置1。切斷方法無特別限定，如可為用劃片刀(旋轉刀)將佈線基板進行切削切斷之方法。
通過以上各道製程，便可獲得圖1~圖4所說明之半導體裝置1。之後，進行外觀檢查及電性實驗等必要之檢查及實驗後，便可出廠或將之安裝到圖中未示出之基板上。
<優選方式>
以上對本實施方式之基本結構進行了說明，但圖1~圖31中所說明之實施方式也可適用於各種變形例，以下通過變形例來說明本實施方式之優選方式。
<寬截面之延伸距離>
首先說明圖6及圖22所示寬截面11w之長度(延伸距離；引腳11延伸方向之長度)L1。圖32係圖22之變形例即佈線基板之擴大平面圖、圖33係沿著圖32之C-C線剖開之擴大剖面圖。圖32所示佈線基板30中，寬截面11w之長度L1比寬度W1短，這點與圖22所示佈線基板20有所不同。其他方面與佈線基板20相同。如上所述，例如，通過印刷法將焊錫塗佈到引腳11上之後，如果對該焊錫進行加熱並使其熔化時，熔錫將對應引腳11之形狀而發生變形。即，在按一定方向延伸之金屬圖案中，如果存在寬度較寬之部分和寬度較窄之部分，熔錫具有易流向寬度較寬部分之傾向。由於所述傾向之發生與寬截面11w之長度無關，所以如果形成有寬截面11w，則可使熔錫靠近寬截面11w側。因此，還可適用於圖32所示具有長度L1(比寬度W1短)之寬截面11w之佈線基板30。但是，由於寬截面11w之平面面積 和焊錫5a整體之塗佈量之關係，即使在圖33所示之窄截面11n上，與寬截面11w臨接之區域中焊錫5a2有時也與焊錫5a1為同樣厚度。另外，擴大寬截面11w之平面面積之方法，可採用圖32所示之加大寬度W1之方法。但是，如果將寬度W1加長，則佈線基板30上表面3a中引腳11之配置間距(寬度W1方向之配置間距)也將擴大，從而導致難以實現半導體裝置之小型化。因此，為抑制引腳11配置間距擴大且使與突起電極4接合之區域之焊錫5a2厚度變薄，優選圖22所示佈線基板20，將寬截面11w之長度加長之方法。根據本案發明人之研究結果，通過將寬截面11w之長度L1加大到寬度W1以上，就可使配置於窄截面11n上之焊錫5a2穩定且較薄地形成。
另外，如果加長寬截面11w之長度，可獲得如下效果。即，在圖10所示之基板準備製程中，在佈線基板上形成佈線後進行導通實驗等電性檢查時，可將寬截面11w用作測試用之焊墊。此時，如圖8所示，與平坦狀之突起電極4之頂端面4s相反，進行電性檢查時所用測試腳(探針)之頂端形狀為尖狀(圖中未示出)。另一方面，窄截面1n表面(面向上表面及突起電極4之面)之平坦度比寬截面1w表面(上表面)之平坦度低。因此，將所述寬截面11w用作測試用之焊墊，便可抑制測試腳出現接觸不良。而且，寬截面11w構成引腳11之一部分，且與突起電極4接合之窄截面11n成為一體。如上所述，在將半導體晶片2安裝到佈線基板20上之前，通過導通實驗可預先檢查出發生不良之位置。由於 可預先查出發生不良之位置，即使無法補修，也可減少出現將合格之半導體晶片2安裝到發生不良之產品形成區域20a上之錯誤。如上所述，在安裝半導體晶片2之前對佈線基板20進行電性檢查之製程中，將寬截面11w用作測試用之焊墊時，優選長度L1為50 μm或以上。
<配置為多列之焊墊列間距離>
下面對如圖3所示，將複數個焊墊配置為多列時之焊墊列間距離進行說明。圖34係圖3之變形例即半導體晶片之平面圖。圖35係將圖34之半導體晶片安裝到圖32之佈線基板上之狀態之擴大平面圖、圖36係沿著圖35之C-C線剖開之擴大剖面圖。
圖34所示之半導體晶片31上第1列焊墊2d1分別靠近半導體晶片31之側面2c側配置、以及第1列焊墊2d1數量較多，這方面與圖3所示之半導體晶片2有所不同。換言之就是，圖34所示之半導體晶片31中沿著側面2c配置有多列焊墊2d，且第1列焊墊2d1和第2列焊墊2d2之距離(焊墊列間距離)P1比圖3所示之半導體晶片2之距離P1短。另外，圖34所示之例子中，第1列焊墊2d1數量比圖3之示例之數量多。除此以外之其他方面與圖3所示之半導體晶片2相同。如圖34之半導體晶片31所示，如果縮短第1列焊墊2d1和第2列焊墊2d2之間之距離(焊墊列間之距離)P1，就可將第1列焊墊2d1靠近側面2c側(表面2a之外沿側)設置。本實施方式中，半導體晶片31之表面2a劃分為如形成有邏輯電路等主電路(核心電路)之主電路形成區域(邏輯電路形成區 域)、以及配置有複數個焊墊2d之輸入輸出引腳形成區域(I/O區域)。圖34所示之示例中，表面2a之中央部形成有主電路形成區域，以及以圍繞所述主電路形成區域之方式配置有輸入輸出引腳形成區域。如上所述，通過將半導體晶片劃分為主電路形成區域和輸入輸出引腳形成區域，即使對複數個焊墊2d產生應力時，也可抑制應力影響到主回路。另外，通過將第1列焊墊2d1靠近表面2a之外周側配置，便可擴大主電路形成區域之面積。另外，將所有焊墊2d集中到表面2a之外緣部，即可增加外部引腳即焊墊2d之數量。
此時，將圖34所示之半導體晶片31安裝到如圖22所示佈線基板20上時，有可能因距離P1變短而導致突起電極4與寬截面11w重合。所以，如圖22之佈線基板20所示，在將寬截面11w配置到多列配置之突起電極4之間(第1列焊墊2d1與第2列焊墊2d2之間)時，必須將第1列突起電極4和第2列突起電極4之間之間隙設為比寬截面11w之長度L1之2倍以上。因此，如圖22所示，如果將寬截面11w之長度L1設為比寬度W1長，有可能造成突起電極4與寬截面11w重合。因此，在將寬截面11w配置在多列配置之突起電極4之間(第1列焊墊2d1和第2列焊墊2d2之間)時，如圖35之佈線基板30所示，優選將寬截面11w之長度L1設為比寬度W1短(小)。由此，便可確實將突起電極4配置到窄截面11n上。
但是，由於寬截面11w之平面面積與焊錫5a整體之塗佈量之關係，即使在圖36所示之窄截面11n上，與寬截面11w 臨接之區域中焊錫5a2之厚度，有可能與焊錫5a1為同等程度之厚度。此時，即使在將突起電極4接合到窄截面11n上時，焊錫之滲出量也將增多。另外，如果縮短寬截面11w之長度L1，在圖10所示之基板準備製程中，在佈線基板上形成佈線後進行導通實驗等電性實驗時，將難以將寬截面11w用作測試用之焊墊。因此，綜合考慮了上述問題後，優選圖37及圖38之變形例所示之結構，即將突起電極4配置(接合)到設於寬截面11w之間之窄截面11n上之結構。圖37係在圖22之其他變形例即佈線基板上安裝圖34所示之半導體晶片後之狀態之擴大平面圖、圖38係沿著圖37之C-C線剖開之擴大剖面圖。
圖37所示佈線基板32中，在具有第1列引腳11a之寬截面11w和具有第2列引腳11b之寬截面11w之間配置有窄截面11n(第1列引腳11a之窄截面11n和第2列引腳11b之窄截面11n)，與圖22所示佈線基板20不同的是，佈線基板32之所述窄截面11n上分別配置有突起電極4。換言之即是，圖37所示佈線基板32與圖22所示佈線基板20不同點在於：在佈線基板32中第1列引腳11a之寬截面11w和第2列引腳11b之間配置有與突起電極4接合之接合區域。另外，佈線基板32之寬截面11w從引腳11的中端延伸到阻焊膜16之開口部16a之交界為止，這方面與圖22所示佈線基板20也有所不同。
如圖37所示佈線基板32中，在具有第1列引腳11a之寬截面11w和具有第2列引腳11b之寬截面11w之間配置有窄截 面11n，將突起電極4配置到所述窄截面11n上時，可無需考慮考慮第1列焊墊2d1和第2列焊墊2d2之距離(焊墊列間距離)P1而設定寬截面11w之位置及長度L1。即，可無需考慮寬截面11w之長度L1而設定半導體晶片31之焊墊2d(突起電極4)。另外，如圖38所示，與所述佈線基板20一樣，焊錫5a之厚度中，配置在寬截面11w上之焊錫5a1比配置在窄截面11n上之焊錫5a2厚。也就是說，圖37及圖38所示佈線基板32中，即使在安裝第1列焊墊2d1和第2列焊墊2d2之距離(焊墊列間距離)P1狹窄之半導體晶片31中，也可將突起電極4之接合位置設在穩定且較薄形成之焊錫5a2上。另外，由於無需考慮第1列焊墊2d1和第2列焊墊2d2之距離(焊墊列間距離)P1而可將圖37所示佈線基板32之寬截面11w之長度L1拉長，例如，在圖10所示基板準備製程中，在佈線基板上形成佈線後進行導通實驗等電性檢查時，可將寬截面11w用作測試用之焊墊。
另外，為了降低複數個引腳11之每一個與突起電極4接合之區域之焊錫5a2之厚度偏差，優選如圖39及圖40之佈線基板33所示之結構，即複數個引腳11之每一個都具有夾在窄截面11n間之寬截面11w之結構。圖39係圖37之變形例之擴大平面圖、圖40係沿著圖39之C-C線剖開之擴大剖面圖。圖39所示佈線基板33與圖37所示佈線基板32不同點在於：佈線基板33中複數個引腳11之每一個都具有夾在窄截面11n之間之寬截面11w。即，佈線基板32之寬截面11w沒延伸到阻焊膜16之開口部16a之交界，而在開口部之交界 上配置有窄截面11n，這點與佈線基板32不同。其他方面與佈線基板32相同。
如上所述，本實施方式中，利用了在引腳11中熔錫容易集中到寬度較大部分這一特點，在圖10所示之焊錫塗佈製程之後，通過熱處理製程來控制焊錫5a(請參照圖38)之厚度。此時，如果如圖37之佈線基板32所示，使寬截面11w延伸到阻焊膜16之開口部16a之交界為止時，寬截面11w之長度L1將因開口部16a之位置精度而出現偏差。如果寬截面11w之長度L1出現偏差，將有可能導致圖38所示之焊錫5a1、以及焊錫5a2之厚度也出現偏差。因此，如圖39所示，採用寬截面11w不延伸到阻焊膜16之開口部16a之交界，且具有夾在窄截面11n間之寬截面11w之結構，就可降低開口部16a位置精度之影響。即，採用具有夾在窄截面11n間之寬截面11w之結構，就可降低寬截面11w面積之偏差。結果，如圖40所示，可降低與突起電極4接合之區域中焊錫5a2之厚度偏差。
<其他變形例>
以上根據實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不受到所述實施方式之限定，在不超出其要旨之範圍內能夠進行種種變更，在此無需贅言。
以上已對複數個引腳11之每一個都具有一個寬截面11w之實施方式進行了說明，如圖41之佈線基板34所示，可採用如下結構，即複數個引腳11之每一個都具有複數個(圖41中為2個)寬截面11w，且突起電極4接合到寬截面11w間 之窄截面11n上之結構。圖41係圖39中佈線基板之變形例之擴大平面圖。圖41所示佈線基板34設有2個寬截面11w，這點與圖39所示佈線基板33有所不同。其他方面與佈線基板33一樣。如果與佈線基板34一樣，在一個引腳11上設置有複數個寬截面11w時，由於焊錫將彙集到每一個寬截面11w上，所以可使配置在寬截面11w間之窄截面11n上之焊錫厚度穩定且較薄地形成。但是，根據本案發明人之研究結果，使用圖39及圖40所示佈線基板33，便可使焊錫5a2(請參照圖40)厚度穩定且較薄地形成。因此，為了使導體圖案之形狀更簡潔化，優先採用圖39及圖40所示佈線基板33。即優選在多列配置之突起電極4之間配置有寬截面11w之結構。
另外，以上實施方式中，已對引腳11之一端不與其他導體圖案連接，而另一端與佈線14連接之情況進行了說明，也可適用於圖42中佈線基板35所示之結構，即引腳11兩端分別與佈線14連接之結構。圖42係圖39之其他變形例之擴大平面圖。圖42所示佈線基板35與圖39所示佈線基板33不同點在於引腳11之兩端分別連接於被阻焊膜16覆蓋之佈線14，而其他方面與佈線基板33相同。另外，圖42所示之半導體晶片36除了將複數個焊墊2d(突起電極4)按一列配置這點之外，其他方面均與圖39所示之半導體晶片31相同。如圖42所示，引腳11兩端分別與佈線14連接時，可經由其中任何一條佈線14與下層佈線層(下層佈線層之佈線)連接。即，為了與下層佈線層之佈線電連接，需要形成過孔佈 線，但由於佈線基板35之引腳11兩端分別與佈線14連接，所以可提高過孔佈線佈局之自由度。另外，佈線基板35尤其適用於圖42所示之實施方式，即以倒裝晶片安裝方法來安裝複數個焊墊2d(突起電極4)按一列配置之半導體晶片36之實施方式。如圖42所示，適用於複數個焊墊2d(突起電極4)按一列配置之半導體晶片36時，為了擴大相臨之寬截面11w之配置間距，複數個寬截面11w優選如下結構，即以夾著配置有焊墊2d(突起電極4)之配列線之方式配置為2列，且以相對於配列線交互排列在相反側之方式配置。如為上述結構時，就可擴大相臨寬截面11w之間之空間。因此，可容易確保在相臨之寬截面11w之間留有配置窄截面11n之空間。結果，進一步拉長配置在寬截面11w之間之窄截面11n，便可將引腳11之兩端分別連接到佈線14上。
另外，以上實施方式中，已對通過印刷法(如圖13及圖14所示之方法)在佈線基板3之引腳11上形成焊錫5a之情況進行了說明，採用上述方法時，由於包括熱處理製程(加熱處理製程)，所以設在所準備之佈線基板20各晶片區域(器件區域)25a中引腳11之寬截面11w和窄截面11n上形成之焊錫5a厚度各不相同。即，配置在寬截面11w上之焊錫5a1之厚度(量)比配置在窄截面11n上之焊錫5a2之厚度(量)多。另一方面，由於焊錫5a之形成方法採用了鍍法(電鍍法、化學鍍法)，所以可將形成於引腳11中寬截面11w之焊錫5a1之厚度控制為與形成於引腳11中窄截面11n之焊錫5a2相同之厚度。但是，由於在之後之晶片安裝製程中包 括加熱製程，所以在所述晶片安裝製程中，形成於窄截面11n之焊錫5a2之一部分將移動到寬截面11w，結果造成寬截面11w中焊錫5a1量較多。因此，在將突起電極4接合到寬截面11w時，有可能造成焊錫滲出到周邊。此時，如果如所述實施方式之變形例所述，在突起電極4之頂端面4s上形成鎳(Ni)時，由於焊錫之濕潤性較低，所以焊錫更易滲出。綜上所述，在晶片安裝製程中，如果使用通過鍍法在引腳11上形成了焊錫5a之佈線基板時，在準備佈線基板之階段中，即使配置在寬截面11w上之焊錫5a1厚度與配置在窄截面11n上之焊錫5a2厚度相同，如上述實施方式所述，優選將突起電極4接合到較薄形成焊錫5a之區域即窄截面11n上之焊接接合區接合，而不是接合到寬截面11w上。
以上實施方式中，已對通過倒裝晶片安裝方法在佈線基板3上安裝了1個半導體晶片2之半導體裝置1進行了說明，但是安裝在佈線基板上之半導體晶片數量並不僅限於1個。例如還可適用於層積了複數個半導體晶片之SIP(System in Package)等半導體裝置。另外，還可適用於在佈線基板3上層積其他半導體裝置即所謂POP(Package on Package)半導體裝置。
以上實施方式中，已對經由焊錫5將由銅(Cu)構成之柱狀之突起電極4進行接合之內容進行了說明，但也可適用於各種變形例。例如，在突起電極(由金(Au)構成且通過球焊技術形成)事先裝載有焊錫之狀態下與塗佈在引腳11 上之焊錫進行接合時，如上所述，有可能因焊錫之滲出量而導致發生短路不良。因此，通過使用所述實施方式中所說明之技術，便可抑制發生上述問題。
[產業上之可利性]
本專利技術可適用於經由焊錫將半導體晶片之凸起電極連接到基板之引腳上之半導體裝置。
1‧‧‧半導體裝置
2‧‧‧半導體晶片
2a‧‧‧表面
2b‧‧‧背面
2c‧‧‧側面
2d‧‧‧焊墊(電極片、焊盤、晶片電極)
2d1‧‧‧第1列焊墊
2d2‧‧‧第2列焊墊
2e‧‧‧佈線
2f‧‧‧絕緣膜
2g‧‧‧絕緣膜
2h‧‧‧開口部
3‧‧‧佈線基板(基材、轉接板)
3a‧‧‧上表面
3b‧‧‧下表面
3c‧‧‧側面
4‧‧‧突起電極(凸起電極、柱狀電極)
4s‧‧‧頂端面
5、5n、5w‧‧‧焊錫
5a、5a1、5a2‧‧‧焊錫(第2焊錫)
5b‧‧‧焊錫(第1焊錫)
6‧‧‧底部填充樹脂(封裝體)
11‧‧‧引腳(焊接引線)
11a‧‧‧第1列引腳(第1列焊接引線)
11b‧‧‧第2列引腳(第2列焊接引線)
11c‧‧‧上表面
11d‧‧‧側面
11n‧‧‧窄截面
11w‧‧‧寬截面
12‧‧‧連接盤(引腳)
13‧‧‧焊錫球
14‧‧‧佈線
15‧‧‧絕緣層
15a‧‧‧上表面
15b‧‧‧下表面
16、17‧‧‧阻焊膜(絕緣膜)
16a、17a‧‧‧開口部
20‧‧‧佈線基板(複數個可斷拼板)
20a‧‧‧產品形成區域
20b‧‧‧框部(框體)
20c‧‧‧切割線(切割區域)
25‧‧‧晶片(半導體晶片)
25a‧‧‧晶片區域
25b‧‧‧切割線(切割區域)
26‧‧‧掩膜
26a‧‧‧通孔
27‧‧‧噴嘴
30、32、33、34、35‧‧‧佈線基板
31、36‧‧‧半導體晶片
FL‧‧‧助焊劑(助焊劑成分)
L1‧‧‧長度
Ms‧‧‧熔錫
NF‧‧‧粘膜
P1‧‧‧距離
Pss‧‧‧焊錫膏
Pws‧‧‧焊錫顆粒
W1、W2、WB‧‧‧寬度
圖1係本發明一實施方式中半導體裝置之晶片安裝面側之整體結構之平面圖。
圖2係沿著圖1之A-A線剖開之剖面圖。
圖3係圖1中半導體晶片之表面(面向佈線基板之面)側之平面圖。
圖4係去掉圖1之半導體晶片後佈線基板之晶片安裝面側之平面圖。
圖5係圖1中半導體裝置之背面(安裝面)側之平面圖。
圖6係圖4之B部中引腳與突起電極平面位置關係之擴大平面圖。
圖7係沿著圖6之C-C線剖開之擴大剖面圖。
圖8係沿著圖6之D-D線剖開之擴大剖面圖。
圖9係將突起電極連接到圖7所示佈線基板上之前，對突起電極預先塗佈了焊錫之狀態之擴大剖面圖。
圖10係本發明一實施方式中半導體裝置製造製程概要之說明圖。
圖11係在圖10之基板準備製程中所準備之佈線基板之整 體結構之平面圖。
圖12係沿著圖11之E-E線剖開之擴大剖面圖。
圖13係形成圖12所示之焊錫之方法之一例之模式說明圖。
圖14係以不同於圖13所示之方法來形成圖12所示之焊錫之方法之一例之模式說明圖。
圖15係在圖10所示之晶片準備製程中所準備之半導體晶片之平面圖。
圖16係在圖15之半導體晶片之一個晶片區域中形成之焊墊週邊之擴大剖面圖。
圖17係在圖16之複數個焊墊上形成了突起電極之狀態之擴大剖面圖。
圖18係在圖17之突起電極之頂端面上裝載了焊錫之狀態之擴大剖面圖。
圖19係去掉圖18之掩膜後之狀態之擴大剖面圖。
圖20係對圖19之焊錫進行加熱，並使其變形為半球狀之狀態之擴大剖面圖。
圖21係在圖12之佈線基板上安裝有半導體晶片之狀態之擴大剖面圖。
圖22係在佈線基板上配置了半導體晶片時突起電極和引腳之平面位置關係之擴大平面圖。
圖23係沿著圖22之C-C線剖開之擴大剖面圖。
圖24係沿著圖22之D-D線剖開之擴大剖面圖。
圖25係使圖23中面對面相向配置之焊錫接觸之狀態之擴 大剖面圖。
圖26係使圖24中面對面相向配置之焊錫接觸之狀態之擴大剖面圖。
圖27係使圖25中已相互接觸之焊錫一體化後之狀態之擴大剖面圖。
圖28係使圖26中已相互接觸之焊錫一體化後之狀態之擴大剖面圖。
圖29係向圖21之半導體晶片和佈線基板之間供給底部填充樹脂後之狀態之擴大剖面圖。
圖30係將圖29之佈線基板進行上下面翻轉後，在複數個連接盤上接合了焊錫球之狀態之擴大剖面圖。
圖31係將圖29之複數個可斷開之佈線基板進行劃片後之狀態之平面圖(底視圖)。
圖32係圖22之變形例即佈線基板之擴大平面圖。
圖33係沿著圖32之C-C線剖開之擴大剖面圖。
圖34係圖3之變形例即半導體晶片之平面圖。
圖35係將圖34之半導體晶片安裝到圖32之佈線基板上之狀態之擴大平面圖。
圖36係沿著圖35之C-C線剖開之擴大剖面圖。
圖37係在圖22之其他變形例即佈線基板上安裝圖34所示之半導體晶片後之狀態之擴大平面圖。
圖38係沿著圖37之C-C線剖開之擴大剖面圖。
圖39係圖37之變形例之擴大平面圖。
圖40係沿著圖39之C-C線剖開之擴大剖面圖。
圖41係圖39所示佈線基板之變形例之擴大平面圖。
圖42係圖39之其他變形例之擴大平面圖。
2‧‧‧半導體晶片
2d‧‧‧焊墊(電極片、焊盤、晶片電極)
2d1‧‧‧第1列焊墊
2d2‧‧‧第2列焊墊
3a‧‧‧上表面
4‧‧‧突起電極(凸起電極、柱狀電極)
11‧‧‧引腳(焊接引線)
11a‧‧‧第1列引腳(第1列焊接引線)
11b‧‧‧第2列引腳(第2列焊接引線)
11n‧‧‧窄截面
11w‧‧‧寬截面
14‧‧‧佈線
16‧‧‧阻焊膜(絕緣膜)
16a‧‧‧開口部
20‧‧‧佈線基板(複數個可斷拼板)
20a‧‧‧產品形成區域
L1‧‧‧長度
W1、W2、WB‧‧‧寬度

Claims (17)

  1. 一種半導體裝置之製造方法，其特徵在於，包括以下製程：(a)準備佈線基板之製程，上述佈線基板具有形成有複數條焊接引線之上表面，從平面上看，上述上表面包括包含第1寬度之第1部分及第2部分，其中，上述第2部分與上述第1部分一體形成且從平面上看包含比上述第1寬度小之第2寬度；(b)以半導體晶片之表面面向上述佈線基板之上述上表面之方式將半導體晶片配置到上述佈線基板上，且將上述複數條焊接引線和複數個焊盤進行電連接之製程，其中，上述半導體晶片具有表面、形成於上述表面之複數個焊盤、與上述複數個焊盤接合之複數個突起電極以及裝載在上述複數個突起電極之頂端面之複數處第1焊錫；其中，在上述製程(a)中所準備之佈線基板之上述複數條焊接引線上預先形成有複數處第2焊錫，上述製程(b)中，以上述複數個突起電極分別與上述複數條焊接引線之上述第2部分重合之方式將上述半導體晶片配置到上述佈線基板上，而且，上述製程(b)中，通過對上述第2焊錫進行加熱以熔化上述第2焊錫。
  2. 如請求項1之半導體裝置之製造方法，其中，上述製程(a)中，配置在上述複數條焊接引線中之上述第2部分上之上述複數處第2焊錫之厚度，比配置在上述 複數條焊接引線中之上述第1部分上之上述複數處第2焊錫之厚度薄。
  3. 如請求項2之半導體裝置之製造方法，其中，上述製程(a)還包括以下製程：將焊錫塗佈在上述複數條焊接引線上後，通過對上述焊錫進行加熱以形成上述第2焊錫。
  4. 如請求項3之半導體裝置之製造方法，其中，從平面上看，上述突起電極之頂端面不與上述第1部分重合。
  5. 如請求項4之半導體裝置之製造方法，其中，上述複數個突起電極係通過將金屬膜堆積在上述複數個焊盤上而形成。
  6. 如請求項5之半導體裝置之製造方法，其中，上述複數個突起電極以銅為主成分。
  7. 如請求項6之半導體裝置之製造方法，其中，上述複數處第1焊錫係通過將焊錫膜堆積在上述複數個突起電極之上述頂端面而形成。
  8. 如請求項1之半導體裝置之製造方法，其中，上述第2部分之上述第2寬度比上述複數個突起電極之每一個之寬度小。
  9. 如請求項1之半導體裝置之製造方法，其中，上述第1部分延伸方向之長度為上述第1寬度以上。
  10. 如請求項1之半導體裝置之製造方法，其中，上述第1部分延伸方向之長度至少為50 μm，且上述製 程(a)還包括以下製程：在上述佈線基板上形成佈線後進行電性檢查，其中，進行上述電性檢查時，將上述第1部分用作測試用之焊墊。
  11. 如請求項1之半導體裝置之製造方法，其中，從平面上看，上述半導體晶片包括四邊形之上述表面、位於上述表面相反側之背面、以及位於上述表面和上述背面之間之側面，上述複數個焊盤包括沿著上述側面配置之複數個第1列焊墊、以及配置於上述第1列焊墊和上述側面之間之複數個第2列焊墊，上述複數條焊接引線包括與上述複數個第1列焊墊電連接之多條第1列焊接引線、以及與上述複數個第2列焊墊電連接之多條第2列焊接引線。
  12. 如請求項11之半導體裝置之製造方法，其中，上述製程(b)中，從平面上看，將上述多條第1列焊接引線之上述第1部分和上述多條第2列焊接引線之上述第1部分配置在多列配置之上述複數個突起電極之間，而且，上述第1部分延伸方向之長度比上述第1寬度小。
  13. 如請求項11之半導體裝置之製造方法，其中，上述製程(b)中，從平面上看，多列配置之上述複數個突起電極配置在上述多條第1列焊接引線之上述第1部分和上述多條第2列焊接引線之上述第1部分之間。
  14. 如請求項13之半導體裝置之製造方法，其中，上述佈線基板之上述上表面被絕緣膜覆蓋且形成有開 口部，上述多條第1列及第2列焊接引線在上述開口部中從上述絕緣膜露出，而且，上述多條第1列及第2列焊接引線各自之上述第1部分沒延伸到與上述絕緣膜之上述開口部間之交界。
  15. 如請求項11之半導體裝置之製造方法，其中，上述佈線基板之上述上表面上形成有與上述複數個引腳電連接之多條佈線，且上述多條第1列及第2列焊接引線之每一條之一端不與其他導體圖案連接而另一端與上述多條佈線連接。
  16. 如請求項1之半導體裝置之製造方法，其中，上述複數條焊接引線之每一條都包括複數個上述第1部分以及配置在上述第1部分之間之上述第2部分。
  17. 如請求項1之半導體裝置之製造方法，其中，上述佈線基板之上述上表面形成有與上述複數個引腳電連接之多條佈線，且上述複數條焊接引線之每一條之兩端都與上述多條佈線連接。
TW101123659A 2011-06-30 2012-06-29 半導體裝置之製造方法及半導體裝置 TWI574330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011145431A JP5789431B2 (ja) 2011-06-30 2011-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201301416A true TW201301416A (zh) 2013-01-01
TWI574330B TWI574330B (zh) 2017-03-11

Family

ID=47389543

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101123659A TWI574330B (zh) 2011-06-30 2012-06-29 半導體裝置之製造方法及半導體裝置
TW106101452A TWI645481B (zh) 2011-06-30 2012-06-29 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106101452A TWI645481B (zh) 2011-06-30 2012-06-29 半導體裝置

Country Status (5)

Country Link
US (3) US8534532B2 (zh)
JP (1) JP5789431B2 (zh)
KR (1) KR20130007484A (zh)
CN (2) CN102856220B (zh)
TW (2) TWI574330B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5789431B2 (ja) 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
US9370097B2 (en) * 2013-03-01 2016-06-14 Qualcomm Incorporated Package substrate with testing pads on fine pitch traces
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6169713B2 (ja) 2013-09-27 2017-07-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US10189706B2 (en) * 2016-11-08 2019-01-29 Dunan Microstaq, Inc. Method for self-aligning solder-attached MEMS die to a mounting surface
KR102380821B1 (ko) 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
JP6619119B1 (ja) * 2018-03-01 2019-12-11 新電元工業株式会社 半導体装置
WO2020261969A1 (ja) * 2019-06-24 2020-12-30 株式会社村田製作所 電子モジュール
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device
TWI808292B (zh) * 2019-12-30 2023-07-11 聯華電子股份有限公司 半導體元件封裝結構
CN113663895B (zh) * 2021-08-26 2023-04-07 南通斯康泰智能装备有限公司 一种ic引脚截面上锡工艺及其上锡设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JP2000003977A (ja) * 1998-06-16 2000-01-07 Shinko Electric Ind Co Ltd 半導体チップ実装用基板
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2003258147A (ja) * 2002-02-28 2003-09-12 Seiko Epson Corp 配線基板及びその製造方法、電子部品並びに電子機器
JP4110391B2 (ja) * 2003-01-16 2008-07-02 セイコーエプソン株式会社 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP2005259844A (ja) * 2004-03-10 2005-09-22 Nagase & Co Ltd 半導体パッケージ基板
JP2005268346A (ja) * 2004-03-17 2005-09-29 Nagase & Co Ltd 半導体パッケージ基板とその製造方法
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
JP2008060159A (ja) * 2006-08-29 2008-03-13 Renesas Technology Corp 半導体装置およびその製造方法
JP5050583B2 (ja) * 2007-03-12 2012-10-17 富士通セミコンダクター株式会社 配線基板及び電子部品の実装構造
JP5001731B2 (ja) 2007-07-02 2012-08-15 日東電工株式会社 配線回路基板と電子部品との接続構造
JP2010278318A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
TW201113997A (en) * 2009-10-15 2011-04-16 Unimicron Technology Corp Package substrate and manufacture thereof, package structure and manufacture thereof
US8502377B2 (en) * 2010-08-06 2013-08-06 Mediatek Inc. Package substrate for bump on trace interconnection
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8701972B2 (en) 2014-04-22
US9818678B2 (en) 2017-11-14
CN106847784B (zh) 2019-06-14
TW201712768A (zh) 2017-04-01
JP2013012648A (ja) 2013-01-17
US20130001274A1 (en) 2013-01-03
US20140203431A1 (en) 2014-07-24
CN102856220B (zh) 2017-03-01
TWI645481B (zh) 2018-12-21
US20140004661A1 (en) 2014-01-02
KR20130007484A (ko) 2013-01-18
CN102856220A (zh) 2013-01-02
JP5789431B2 (ja) 2015-10-07
US8534532B2 (en) 2013-09-17
CN106847784A (zh) 2017-06-13
TWI574330B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
TWI574330B (zh) 半導體裝置之製造方法及半導體裝置
TWI600094B (zh) Semiconductor device manufacturing method and semiconductor device
TWI645465B (zh) 半導體裝置及其製造方法
TWI529851B (zh) Manufacturing method of semiconductor device
TWI619214B (zh) 半導體裝置及其製造方法
TWI549204B (zh) Manufacturing method of semiconductor device
TWI506739B (zh) Method for manufacturing the mounting structure of electronic parts and mounting structure of electronic parts
WO2010047006A1 (ja) 半導体装置およびその製造方法
TWI627689B (zh) 半導體裝置
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP3559554B2 (ja) 半導体装置およびその製造方法
JP5113793B2 (ja) 半導体装置およびその製造方法
JP5992078B2 (ja) 半導体装置
JP2015015362A (ja) 半導体装置の製造方法
JP2012033692A (ja) 半導体装置および半導体装置の製造方法
JP2005217069A (ja) 半導体装置
TWI416683B (zh) 防止銲點斷裂之覆晶封裝構造
JP2021022604A (ja) 電子装置、および電子装置の製造方法