JP2006114604A - 半導体装置及びその組立方法 - Google Patents

半導体装置及びその組立方法 Download PDF

Info

Publication number
JP2006114604A
JP2006114604A JP2004298740A JP2004298740A JP2006114604A JP 2006114604 A JP2006114604 A JP 2006114604A JP 2004298740 A JP2004298740 A JP 2004298740A JP 2004298740 A JP2004298740 A JP 2004298740A JP 2006114604 A JP2006114604 A JP 2006114604A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
semiconductor chip
connection balls
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004298740A
Other languages
English (en)
Inventor
Naoko Omizo
尚子 大溝
Mikio Matsui
幹雄 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004298740A priority Critical patent/JP2006114604A/ja
Priority to TW094134980A priority patent/TWI294657B/zh
Priority to US11/246,150 priority patent/US7276784B2/en
Priority to KR1020050095935A priority patent/KR100730255B1/ko
Priority to CNA2005101083905A priority patent/CN1763942A/zh
Publication of JP2006114604A publication Critical patent/JP2006114604A/ja
Priority to US11/826,858 priority patent/US20070292989A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract


【課題】 複数の半導体装置同士の位置ズレを制御でき、高精度で容易に組立可能な半導体装置及びその組立方法を提供する。
【解決手段】 ベース基板１と、ベース基板１上の第１固定樹脂層８と、前記第１固定樹脂層８上の第１半導体チップ１４と、前記第１半導体チップ１４の上方の第１基板１０と、前記第１半導体チップ１４から離間し、前記第１基板１０と前記ベース基板１とを電気的に接続する複数の第１接続ボール５ｃ，５ｍ，６ｃ，６ｍ，７ｃ，７ｍと、前記第１接続ボール５ｃ，５ｍ，６ｃ，６ｍ，７ｃ，７ｍの周囲の第１基板封止樹脂層９とを備える。
【選択図】 図１

Description

本発明は半導体装置に係り、特に、複数の半導体装置を三次元方向に積層する半導体装置及びその組立方法に関する。
半導体装置を構築する半導体チップの高集積化や高機能化に伴い、複数の半導体装置を三次元方向に積層するための様々な実装方法が開発されている（例えば、特許文献１参照。）。
現在一般的に用いられる半導体装置の実装方法としては、下層の半導体パッケージと上層の半導体パッケージとの間に、中間層となるコア基板を挟み込み、熱圧着して積層する方法がある。下層の半導体パッケージと上層の半導体パッケージの導通は、コア基板に埋設されたビアにより行われる。コア基板に埋設されたビアは、積層された半導体パッケージ同士の導通を確実にするために、ある一定以上の高さのバラツキを抑えたものでなければならない。しかし、ビアは、めっき等により形成されるので、所望の高さに制御するためには、複数回めっきを施さなければならない。このため、製造工程が複雑化し、生産性が低下する。一方、ビアの高さのバラツキを抑えるために、ビア形成後にビアの表面を平坦化して所望の高さに制御する方法もある。しかし、平坦化することによりビアが変形し、隣接するビアとショートする危険性があるため、狭ピッチの半導体装置には適用できない。
他の実装方法として、上下の半導体パッケージをバンプを用いて直接接続することで、中間層を用いずに三次元方向に実装する方法もある。しかし、半導体パッケージ同士の位置合わせが困難なため、位置ズレが発生する。
特開平２０００−２８６３８０号公報
本発明は、複数の半導体装置同士の位置ズレを制御でき、高精度で容易に組立可能な半導体装置及びその組立方法を提供する。
本発明の第１の特徴は、（イ）ベース基板と、（ロ）ベース基板上の第１固定樹脂層と、（ハ）第１固定樹脂層上の第１半導体チップと、（ニ）第１半導体チップの上方の第１基板と、（ホ）第１半導体チップから離間し、第１基板とベース基板とを電気的に接続する複数の第１接続ボールと、（ヘ）第１接続ボールの周囲の第１基板封止樹脂層とを備える半導体装置であることを要旨とする。
第２の特徴は、（イ）ベース基板上に第１固定樹脂層を配置するステップと、（ロ）ベース基板上に半導体チップを下面に有する第１基板を対向させ、第１固定樹脂層上に半導体チップを固定するステップと、（ハ）第１基板とベース基板との間に、第１基板とベース基板とを電気的に接続する複数の第１接続ボールを配置するステップと、（ニ）第１接続ボールの周囲に第１基板封止樹脂層を配置するステップとを含む半導体装置の組立方法であることを要旨とする。
本発明によれば、複数の半導体装置同士の位置ズレを制御でき、高精度で容易に組立可能な半導体装置及びその組立方法が提供できる。
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、図１（ａ）に示すように、ベース基板１と、ベース基板１上の第１固定樹脂層８と、第１固定樹脂層８上の第１半導体チップ１４と、第１半導体チップ１４の上方の第１基板１０と、第１半導体チップ１４から離間し、第１基板１０とベース基板１とを電気的に接続する複数の第１接続ボール（第１下部接続ボール５ｃ，５ｍ、第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍ）と、第１接続ボールの周囲の第１基板封止樹脂層９とを備える。
ベース基板１は、有機系の種々な合成樹脂、セラミック、及びガラス等の無機系の材料が採用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、及びフッ素樹脂等が使用可能で、また板状にする際の芯となる基材は、紙、ガラス布、及びガラス基材などが使用される。無機系の基板材料として一般的なものはセラミックである。また、放熱特性を高めるものとして金属基板、透明な基板が必要な場合には、ガラスが用いられる。セラミック基板の素材としてはアルミナ（Ａｌ2Ｏ3）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＣ）等が使用可能である。ベース基板１としては、鉄（Ｆｅ）、銅（Ｃｕ）などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化したリードフレーム等でもかまわない。
第１固定樹脂層８は、第１半導体チップ１４の外形に沿った大きさに成形されている。第１固定樹脂層８は、ベース基板１上の第１半導体チップ１４と対向する領域に配置され、第１半導体チップ１４の下面に密着している。第１固定樹脂層８の材料としては、エポキシ系、又はアクリル系の有機系の合成樹脂が採用可能である。合成樹脂には、液状の樹脂とシート（フィルム）状の樹脂があるが、図１（ａ）に示す第１固定樹脂層８の材料としては、シート状の樹脂を用いるのが好ましい。シート状の樹脂は、液状の樹脂に比べて取り扱いが容易な上、樹脂層の厚さと形状の制御が容易なためである。
第１半導体チップ１４の上面には、回路素子（図示省略）が形成されている。この回路素子には、例えば、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等が含まれて。更に、これらの高不純物密度領域に接続されるように、例えば、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属配線からなる配線層が、熱シリコン酸化膜（ＳｉＯ2膜）或いは低誘電率絶縁膜を層間絶縁膜として多層に形成され、回路素子の一部の構造をなしている。
回路格子の最上層の配線層には、複数のボンディングパッド（図示省略）が形成され、ボンディングパッド上に、第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄがそれぞれ電気的に接続されている。第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄの材料や具体的形状等は特に限定されないが、例えば半田ボール又は金製のスタッドバンプ等を用いることができる。
第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄを、第１基板１０の下面に配置された配線（図示省略）を介して、第１基板１０に接続することにより、第１半導体チップ１４は、第１基板１０に対してフリップチップで搭載されている。第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄと第１基板１０との間には、エポキシ系、或いはアクリル系の有機樹脂等の第１チップ封止樹脂層１２が配置されている。第１チップ封止樹脂層１２としては、液状樹脂もシート状の樹脂もいずれの樹脂を用いてもよい。なお、図１（ａ）は、フリップチップボンディングを例示したが、半田ボール又は金製のスタッドバンプの代わりに、ボンディングワイヤ等を用いることにより、第１半導体チップ１４を第１基板１０に搭載してもよい。
第１基板１０は、ポリイミドやガラスエポキシ等からなる厚さ０．１５ｍｍ程度の基板で、上下面を貫通する複数のビアプラグ１１ｃ，１１ｍ，・・・が埋設されている。図１（ａ）に示す断面においては、ビアプラグ１１ｃ，１１ｍが示されているが、図１（ｂ）に示すように、ビアプラグ１１ａ，１１ｂ，１１ｃ，・・・は、第１半導体チップ１４の周囲を囲むように配置されている。図１（ａ）に示すように、ビアプラグ１１ｃの下には、複数の第１接続ボール（第１上部接続ボール７ｃ，第１中間接続ボール６ｃ，第１下部接続ボール５ｃ）が接続されている。最下段の第１下部接続ボール５ｃは、ベース基板１上の配線（図示省略）に電気的に接続されている。ビアプラグ１１ｍの下には、複数の第１接続ボール（第１上部接続ボール７ｍ，第１中間接続ボール６ｍ，第１下部接続ボール５ｍ）が接続されている。最下段の第１下部接続ボール５ｍは、ベース基板１上の配線（図示省略）に電気的に接続されている。
第１上部接続ボール７ｃ，７ｍ、第１中間接続ボール６ｃ，６ｍ，及び第１下部接続ボール５ｃ，５ｍとしては、例えば、共晶半田からなるボール電極が採用可能である。第１上部接続ボール７ｃ，７ｍ、第１中間接続ボール６ｃ，６ｍ，及び第１下部接続ボール５ｃ，５ｍとしては、スズ−銅（Ｓｎ−Ｃｕ）系、スズ−銀（Ｓｎ−Ａｇ）系、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系、スズ（Ｓｎ）、及びスズ−アンチモン（Ｓｎ−Ｓｂ）等のボール電極も使用可能である。
第１基板封止樹脂層９は、半導体チップ１４と第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ，第１上部接続ボール７ｃ，７ｍの周囲に配置されている。第１基板封止樹脂層９の材料としては、エポキシ系、又はアクリル系の有機系の合成樹脂が採用可能である。第１基板封止樹脂層９の材料としては、液状の樹脂を用いることができ、例えば、フラックス機能を有する半田接続用活性液状樹脂（ノンフローアンダーフィル材）等が好ましい。剥離による信頼性の低下や界面における接着強度等を考慮すれば、第１基板封止樹脂層９、第１固定樹脂層８、及び第１チップ封止樹脂層１２としては、同一の材料を用いるのが好ましい。
第１の実施の形態に係る半導体装置によれば、第１半導体チップ１４の裏面に第１固定樹脂層８が配置されるため、第１下部接続ボール５ｃ，５ｍ、第１中間接続ボール６ｃ，６ｍ、及び第１上部接続ボール７ｃ，７ｍを、ベース基板１及び第１基板１０と電気的に接続する際の位置ズレ、或いは第１基板封止樹脂層９の流動による位置ズレを容易に防止でき、高精度に積層できる。
次に、図２及び図３を用いて、第１の実施の形態に係る半導体装置の組立方法を説明する。
図２に示すように、ガラスエポキシやポリイミド製等のベース基板１を用意する。ベース基板１の上面には、第１下部接続ボール５ｃ，５ｍを配置し、第１下部接続ボール５ｃ，５ｍの上にそれぞれ第１中間接続ボール６ｃ，６ｍを配置する。第１中間接続ボール６ｃ，６ｍの上には、それぞれ第１上部接続ボール７ｃ，７ｍを配置する。図１に示した第１半導体チップ１４が配置される領域に対向するベース基板１上には、第１半導体チップ１４の裏面と同程度の大きさに成形された第１固定樹脂層８を配置する。第１固定樹脂層８は、エポキシ系又はアクリル系からなるシート状の有機樹脂を用いるのが好ましい。
ベース基板１の上方に積層する第１基板１０として、上下面を貫通するビアプラグ１１ｃ，１１ｍが形成された第１基板１０を準備する。第１基板１０の下面には、第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄを介して第１半導体チップ１４を搭載する。第１チップ接続電極１３ａ，１３ｂ，１３ｃ，１３ｄの周囲には、エポキシ系又はアクリル系の有機樹脂からなる第１チップ封止樹脂層１２を配置する。
図３に示すように、第１基板１０をベース基板１上に対向させ、第１半導体チップ１４と第１固定樹脂層８とを密着させる。その後、第１固定樹脂層８を溶融させ、硬化させてベース基板１上に第１半導体チップ１４を固定する。引き続き、第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍをリフローすることにより、ベース基板１と第１基板１０とを導通させる。そして、第１半導体チップ１４及び第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍの周囲に、真空印刷、モールド、ポッティング等により第１基板封止樹脂層９を充填し、第１基板封止樹脂層９を硬化させれば、図１に示す半導体装置が完成する。なお、第１基板封止樹脂層９として、半田接続用活性液状樹脂を用いる場合は、第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍの接続を、封止と同時に実施することもできる。
第１の実施の形態に係る半導体装置の組立方法によれば、ベース基板１上に第１基板１０を積層する際に、第１固定樹脂層８を用いて予め第１半導体チップ１４を固定した後に、第１基板封止樹脂層９を用いてベース基板１と第１基板１０との間を封止する。このため、第１基板封止樹脂層９の流動によるベース基板１と第１基板１０の位置ズレを抑制することができ、歩留まりの高い半導体装置が製造できる。また、第１半導体チップ１４を有する第１基板１０を、第１下部接続ボール５ｃ，５ｍ等を用いてベース基板１上に直接実装させることにより、基板間を導通させるための中間層が不要となるので、製造工程数を削減でき、低コスト化が図れる。
（第１の実施の形態の第１の変形例）
第１の実施の形態の第１の変形例に係る半導体装置は、図４に示すように、ベース基板１と第１基板１０とを接続する端子として、第１下部接続バンプ１０５ｃ，１０５ｍ、第１中間接続バンプ１０６ｃ，１０６ｍ、第１上部接続バンプ１０７ｃ，１０７ｍが配置される点が、図１に示す半導体装置と異なる。第１下部接続バンプ１０５ｃ，１０５ｍ、第１中間接続バンプ１０６ｃ，１０６ｍ、第１上部接続バンプ１０７ｃ，１０７ｍとしては、金（Ａｕ）等の金属製の突起電極（スタッドバンプ）が好適である。ベース基板１と第１基板１０の導通は、第１下部接続バンプ１０５ｃ，１０５ｍ、第１中間接続バンプ１０６ｃ，１０６ｍ、第１上部接続バンプ１０７ｃ，１０７ｍに超音波振動等の物理的振動を与えることにより行うことができる。
図４に示す半導体装置によれば、第１基板封止樹脂層９の流動による位置ズレを容易に抑制でき、高精度で歩留まりの高い半導体装置が製造できる。また、第１半導体チップ１４を有する第１基板１０を、第１下部接続バンプ１０５ｃ，１０５ｍ等を用いてベース基板１上に直接実装させることにより、基板間の導通のための中間層が不要となるので、製造工程数が削減できるとともに、積層するための部材を省略でき、低コスト化が図れる。
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、図５に示すように、第１基板１０上に複数の半導体チップ（第２半導体チップ２４，・・・，第ｋ半導体チップ５４）が積層される点が、図１に示す半導体装置と異なる。
第１基板１０上には、第２固定樹脂層２８を介して第２半導体チップ２４が配置されている。第２固定樹脂層２８は、エポキシ系又はアクリル系等のシート状の有機樹脂が好ましい。第２半導体チップ２４は、素子面に接続された第２チップ接続電極２３ａ，２３ｂ，２３ｃ，２３ｄを介して、上層の第２基板２０下面の配線（図示省略）に接続されている。第２チップ接続電極２３ａ，２３ｂ，２３ｃ，２３ｄの周囲には、エポキシ系、又はアクリル系の有機樹脂からなる第２チップ封止樹脂層２２が配置されている。
第２基板２０は、上下面を貫通する複数のビアプラグ２１ｃ，２１ｍが埋設されている。ビアプラグ２１ｃ，２１ｍと第１基板１０に埋設されたビアプラグ１１ｃ，１１ｍの間には、複数の第２接続ボール（第２下部接続ボール１５ｃ，１５ｍ、第２中間接続ボール１６ｃ，１６ｍ、第２上部接続ボール１７ｃ，１７ｍ）が配置されている。第１基板１０と第２基板２０は、第２下部接続ボール１５ｃ，１５ｍ、第２中間接続ボール１６ｃ，１６ｍ、第２上部接続ボール１７ｃ，１７ｍを介して電気的に接続される。第２半導体チップ２４と第２下部接続ボール１５ｃ，１５ｍ、第２中間接続ボール１６ｃ，１６ｍ、第２上部接続ボール１７ｃ，１７ｍの周囲には、第２基板封止樹脂層２９が配置される。第２基板封止樹脂層２９の材料として、エポキシ系、アクリル系等からなる液状の有機樹脂が好ましい。
第２基板２０の上層に配置された第ｋ−１基板４０の上には、第ｋ固定樹脂層４８を介して第ｋ半導体チップ５４が固定されている。第ｋ半導体チップ５４は、素子面に接続された第ｋチップ接続電極５３ａ，５３ｂ，５３ｃ，５３ｄを介して、図５に示す半導体装置の最上段となる第ｋ基板５０の下面の配線（図示省略）に接続されている。第ｋチップ接続電極５３ａ，５３ｂ，５３ｃ，５３ｄの周囲には、エポキシ系、又はアクリル系の有機樹脂からなる第ｋチップ封止樹脂層５２が配置されている。
第ｋ基板５０は、上下面を貫通する複数のビアプラグ５１ｃ，５１ｍが埋設されている。ビアプラグ５１ｃ，５１ｍと第ｋ−１基板４０に埋設されたビアプラグ４１ｃ，４１ｍの間には、複数の第ｋ接続ボール（第ｋ下部接続ボール４５ｃ，４５ｍ、第ｋ中間接続ボール４６ｃ，４６ｍ、第ｋ上部接続ボール４７ｃ，４７ｍ）が配置されている。第ｋ基板５０は、第ｋ上部接続ボール４７ｃ，４７ｍ、第ｋ中間接続ボール４６ｃ，４６ｍ、第ｋ下部接続ボール４５ｃ，４５ｍを介して、下層の第ｋ−１基板４０、・・・、第２基板２０、第１基板１０及びベース基板１に接続されている。
第２の実施の形態に係る半導体装置によれば、ベース基板１上に積層された複数の第１〜第ｋ半導体チップ１４，２４，５４が、第１〜第ｋ固定樹脂層８，２８，４８によりそれぞれ固定された後に、基板間を封止するための第１〜第ｋ基板固定樹脂層９，２９，５９が充填される。このため、基板を多数積層した場合においても、樹脂の流動による位置ズレを容易に防止でき、高精度に実装できる。
次に、図２、図６及び図７を用いて、第２の実施の形態に係る半導体装置の組立方法を説明する。
（ａ）図２に示すように、ガラスエポキシやポリイミドからなるベース基板１を用意する。ベース基板１の上面には、第１下部接続ボール５ｃ，５ｍを配置し、第１下部接続ボール５ｃ，５ｍの上に第１中間接続ボール６ｃ，６ｍをそれぞれを配置する。第１中間接続ボール６ｃ，６ｍの上には、それぞれ第１上部接続ボール７ｃ，７ｍを配置する。
（ｂ）ベース基板１の上面の第１半導体チップ１４に対向する領域には、第１半導体チップ１４の裏面と同程度の大きさの第１固定樹脂層８を配置する。そして、第１半導体チップ１４を下面に有する第１基板１０をベース基板１上に対向させ、第１半導体チップ１４の裏面を第１固定樹脂層８に密着させる。その後、第１固定樹脂層８を溶融させ、硬化させて、第１半導体チップ１４をベース基板１上に固定する。
（ｃ）図６に示すように、第１基板１０上の第２半導体チップ２４に対向する領域に、第２半導体チップ２４の裏面と同程度の大きさの第２固定樹脂層２８を配置する。第２固定樹脂層２８は、エポキシ系又はアクリル系からなるシート状の有機樹脂を用いるのが好ましい。そして、第２半導体チップ２４を下面に有する第２基板２０を第１基板１０上に対向させ、第２固定樹脂層２８と第２半導体チップ２４とを密着させる。その後、第２固定樹脂層２８を溶融させ、硬化させて第２半導体チップ２４を第１基板１０上に固定する。
（ｄ）第２基板２０上に所望の数の基板を順次積層していき、最終的には、図７に示すように、第ｋ−１基板４０の上面に第ｋ固定樹脂層４８を配置する。この第ｋ固定樹脂層４８の上に、図５に示す半導体装置の最上段となる第ｋ基板５０を対向させ、第ｋ半導体チップ５４の裏面を第ｋ固定樹脂層４８に密着させる。その後、第ｋ固定樹脂層４８を溶融させ、硬化させて第ｋ半導体チップ５４を第ｋ−１基板４０上に固定する。
（ｅ）第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍをリフローすることにより、ベース基板１と第１基板１０とを導通させる。第２下部接続ボール１５ｃ，１５ｍ，第１中間接続ボール１６ｃ，１６ｍ、第１上部接続ボール１７ｃ，１７ｍをリフローすることにより、第１基板１０と第２基板２０とを導通させる。同様にして、第２基板２０上に積層された基板間を接続するための接続ボールを導通させていき、最終的には、第ｋ下部接続ボール４５ｃ，４５ｍ，第ｋ中間接続ボール４６ｃ，４６ｍ、第２上部接続ボール４７ｃ，４７ｍをリフローすることにより、第ｋ−１基板４０と第ｋ基板５０とを導通させる。
（ｆ）第１半導体チップ１４及び第１下部接続ボール５ｃ，５ｍ，第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍの周囲に、真空印刷、モールド、又はポッティング等により第１基板封止樹脂層９を充填し、第１基板封止樹脂層９を硬化させる。第２半導体チップ２４及び第２下部接続ボール１５ｃ，１５ｍ，第２中間接続ボール１６ｃ，１６ｍ、第２上部接続ボール１７ｃ，１７ｍの周囲に、真空印刷、モールド、ポッティング等により第２基板封止樹脂層２９を充填し、第２基板封止樹脂層２９を硬化させる。同様にして、第ｋ半導体チップ５４及び第ｋ下部接続ボール４５ｃ，４５ｍ，第ｋ中間接続ボール４６ｃ，４６ｍ、第ｋ上部接続ボール４７ｃ，４７ｍの周囲に、真空印刷、モールド、ポッティング等により第ｋ基板封止樹脂層５９を充填し、第ｋ基板封止樹脂層５９を硬化させれば、図５に示す半導体装置が完成する。
第２の実施の形態に係る半導体装置の組立方法によれば、ベース基板１上に第１基板１０、第２基板２０、・・・、第ｋ基板５０を順次積層していく際に、第１〜第ｋ固定樹脂層８，２８，５８を用いて予め第１〜第ｋ半導体チップ１４，２４，５４を固定した後に、第１〜第ｋ基板封止樹脂層９，２９，５９を用いて半導体装置を封止する。このため、第１〜第ｋ基板封止樹脂層９，２９，５９の流動による位置ズレを容易に抑制することができ、高精度に実装できる。また、第１〜第ｋ下部接続ボール５ｃ，５ｍ，１５ｃ，１５ｍ，４５ｃ，４５ｍ等を用いて、ベース基板１上に第１基板１０，第２基板２０、・・・第ｋ基板５０を直接実装させることにより、基板間の接続するための中間層が不要となるので、製造工程数が削減でき、低コスト化が図れる。
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
第１及び第２の実施の形態においては、エポキシ系又はアクリル系の有機樹脂を用いて基板間の封止を行っているが、ポリイミド系、フェノール樹脂などの有機樹脂も採用可能である。また、第１固定樹脂層８、第１チップ封止樹脂層１２、及び第１基板封止樹脂層９の材料として、硬化温度、硬化時間、粘度等のそれぞれ異なる複数の樹脂を使用することもできる。
第１及び第２の実施の形態においては、図１に示すように、ベース基板１と第１基板１０とを３つの接続ボール（第１下部接続ボール５ｃ，５ｍ、第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍ））で接続する例を示している。しかしながら、１つの接続ボールにより所望の高さが得られる場合は、接続ボールの数は１つでもよく、接続ボールの数は、３つに限定されない。
上述した組立方法おいては、図２に示すように、下層側となるベース基板１上に、第１接続ボール（第１下部接続ボール５ｃ，５ｍ、第１中間接続ボール６ｃ，６ｍ、第１上部接続ボール７ｃ，７ｍ））を配置した後に、ベース基板１上に第１基板１０を積層する例を示している。しかしながら、上層側となる第１基板１０側に予め第１接続ボールを配置してベース基板１上に積層しても構わない。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る半導体装置の一例を示し、図１（ａ）は図１（ｂ）のＡ−Ａ方向からみた断面図、図１（ｂ）は、第１基板１０側からみた平面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図（その１）である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図（その２）である。 本発明の第１の実施の形態の変形例に係る半導体装置を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法（その１）を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法（その２）を示す工程断面図である。
符号の説明
１…ベース基板
５ｃ，５ｍ…第１下部接続ボール
６ｃ，６ｍ…第１中間接続ボール
７ｃ，７ｍ…第１上部接続ボール
８…第１固定樹脂層
９…第１基板封止樹脂層
１０…第１基板
１２…第１チップ封止樹脂層
１４…第１半導体チップ
１５ｃ，１５ｍ…第２下部接続ボール
１６ｃ，１６ｍ…第２中間接続ボール
１７ｃ，１７ｍ…第２上部接続ボール
２０…第２基板
２２…第２チップ封止樹脂層
２３ａ…第２チップ接続電極
２４…第２半導体チップ
２８…第２固定樹脂層
２９…第２基板封止樹脂層
４０…第ｋ−１基板
４５ｃ，４５ｍ…第ｋ下部接続ボール
４６ｃ，４６ｍ…第ｋ中間接続ボール
４７ｃ，４７ｍ…第ｋ上部接続ボール
４８…第ｋ固定樹脂層
５０…第ｋ基板
５２…第ｋチップ封止樹脂層
５４…第ｋ半導体チップ
５８…第ｋ固定樹脂層
５９…第ｋ基板封止樹脂層

Claims (5)

  1. ベース基板と、
    前記ベース基板上の第１固定樹脂層と、
    前記第１固定樹脂層上の第１半導体チップと、
    前記第１半導体チップの上方の第１基板と、
    前記第１半導体チップから離間し、前記第１基板と前記ベース基板とを電気的に接続する複数の第１接続ボールと、
    前記第１接続ボールの周囲の第１基板封止樹脂層
    とを備えることを特徴とする半導体装置。
  2. 前記第１基板上の第２固定樹脂層と、
    前記第２固定樹脂層上の第２半導体チップと、
    前記第２半導体チップの上方の第２基板と、
    前記第２半導体チップから離間し、前記第２基板と前記第１基板とを電気的に接続する複数の第２接続ボールと、
    前記第２接続ボールの周囲の第２基板封止樹脂層
    とを更に有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１固定樹脂層及び前記第１基板封止樹脂層は、エポキシ系樹脂及びアクリル系樹脂のいずれかから選ばれる材料を含むことを特徴とする請求項１に記載の半導体装置。
  4. ベース基板上に第１固定樹脂層を配置するステップと、
    前記ベース基板上に半導体チップを下面に有する第１基板を対向させ、前記第１固定樹脂層上に前記半導体チップを固定するステップと、
    前記第１基板と前記ベース基板との間に、前記第１基板と前記ベース基板とを電気的に接続する複数の第１接続ボールを配置するステップと、
    前記第１接続ボールの周囲に第１基板封止樹脂層を配置するステップ
    とを含むことを特徴とする半導体装置の組立方法。
  5. 前記第１固定樹脂層及び前記第１基板封止樹脂層は、エポキシ系樹脂及びアクリル系樹脂のいずれかから選ばれる材料を含むことを特徴とする請求項４に記載の半導体装置の組立方法。
JP2004298740A 2004-10-13 2004-10-13 半導体装置及びその組立方法 Pending JP2006114604A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004298740A JP2006114604A (ja) 2004-10-13 2004-10-13 半導体装置及びその組立方法
TW094134980A TWI294657B (en) 2004-10-13 2005-10-06 Semiconductor device and method of assembling semiconductor device
US11/246,150 US7276784B2 (en) 2004-10-13 2005-10-11 Semiconductor device and a method of assembling a semiconductor device
KR1020050095935A KR100730255B1 (ko) 2004-10-13 2005-10-12 반도체 장치 및 반도체 장치의 조립 방법
CNA2005101083905A CN1763942A (zh) 2004-10-13 2005-10-13 半导体器件及半导体器件的组装方法
US11/826,858 US20070292989A1 (en) 2004-10-13 2007-07-19 Semiconductor device and a method of assembling a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298740A JP2006114604A (ja) 2004-10-13 2004-10-13 半導体装置及びその組立方法

Publications (1)

Publication Number Publication Date
JP2006114604A true JP2006114604A (ja) 2006-04-27

Family

ID=36145871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298740A Pending JP2006114604A (ja) 2004-10-13 2004-10-13 半導体装置及びその組立方法

Country Status (5)

Country Link
US (2) US7276784B2 (ja)
JP (1) JP2006114604A (ja)
KR (1) KR100730255B1 (ja)
CN (1) CN1763942A (ja)
TW (1) TWI294657B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2009004650A (ja) * 2007-06-22 2009-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012134572A (ja) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd 半導体装置
JP2016529703A (ja) * 2013-07-15 2016-09-23 インヴェンサス・コーポレイション 封止を貫いて延在する接続子によって結合された積重端子を有する超小型電子組立体

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
WO2006109857A1 (ja) * 2005-04-11 2006-10-19 Elpida Memory, Inc. 半導体装置
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
JP4528715B2 (ja) * 2005-11-25 2010-08-18 株式会社東芝 半導体装置及びその製造方法
US20070202680A1 (en) * 2006-02-28 2007-08-30 Aminuddin Ismail Semiconductor packaging method
DE102006037538B4 (de) * 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9455353B2 (en) * 2012-07-31 2016-09-27 Robert Bosch Gmbh Substrate with multiple encapsulated devices
JP2020145351A (ja) * 2019-03-07 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JPH11103158A (ja) 1997-09-26 1999-04-13 Olympus Optical Co Ltd プリント配線板へのフリップチップ実装方法および実装構造
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
JP2003007972A (ja) 2001-06-27 2003-01-10 Toshiba Corp 積層型半導体装置及びその製造方法
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2012235170A (ja) * 2006-12-07 2012-11-29 Stats Chippac Inc 多層半導体パッケージ
JP2009004650A (ja) * 2007-06-22 2009-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8659151B2 (en) 2007-06-22 2014-02-25 Lapis Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012134572A (ja) * 2012-04-12 2012-07-12 Lapis Semiconductor Co Ltd 半導体装置
JP2016529703A (ja) * 2013-07-15 2016-09-23 インヴェンサス・コーポレイション 封止を貫いて延在する接続子によって結合された積重端子を有する超小型電子組立体

Also Published As

Publication number Publication date
TW200620511A (en) 2006-06-16
KR20060052210A (ko) 2006-05-19
CN1763942A (zh) 2006-04-26
US20060079020A1 (en) 2006-04-13
US20070292989A1 (en) 2007-12-20
KR100730255B1 (ko) 2007-06-20
US7276784B2 (en) 2007-10-02
TWI294657B (en) 2008-03-11

Similar Documents

Publication Publication Date Title
KR100730255B1 (ko) 반도체 장치 및 반도체 장치의 조립 방법
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
JP4305502B2 (ja) 半導体装置の製造方法
KR20030083553A (ko) 반도체 장치 및 그 제조 방법
JPH11204720A (ja) 半導体装置及びその製造方法
JP2009239256A (ja) 半導体装置及びその製造方法
JP6489965B2 (ja) 電子部品装置及びその製造方法
US20020056922A1 (en) Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
JP2002359345A (ja) 半導体装置及びその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
US7927919B1 (en) Semiconductor packaging method to save interposer
JPH06291165A (ja) フリップチップ接続構造
JP6495130B2 (ja) 半導体装置及びその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2001237362A (ja) 半導体装置
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6730495B2 (ja) 電子装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708