JPH11103158A - プリント配線板へのフリップチップ実装方法および実装構造 - Google Patents
プリント配線板へのフリップチップ実装方法および実装構造Info
- Publication number
- JPH11103158A JPH11103158A JP26206897A JP26206897A JPH11103158A JP H11103158 A JPH11103158 A JP H11103158A JP 26206897 A JP26206897 A JP 26206897A JP 26206897 A JP26206897 A JP 26206897A JP H11103158 A JPH11103158 A JP H11103158A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- printed wiring
- wiring board
- circuit pattern
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】
【課題】 フリップチップ実装構造において極度な温度
変化があっても、半導体ベアチップの導電性突起とプリ
ント配線板の回路パターンとの電気的接続状態を良好に
する。 【解決手段】 プリント配線板３上の半導体ベアチップ
を実装する領域にチップ固定用樹脂８を供給し、この上
から前記ベアチップ１の導電性突起２と回路パターン４
の接続位置が合致するよう接触させつつ前記ベアチップ
１をプリント配線板３に対して加圧して押付け、半導体
ベアチップ１の導電性突起２により回路パターン４を介
して少なくともプリント配線板３の基材６の圧縮状態を
維持した状態で前記チップ固定用樹脂８を硬化させ、両
者を接着固定する。導電性突起２と回路パターン４と
は、基材６の弾性力により電気的接続状態が保持されつ
つ滑動可能となる。
変化があっても、半導体ベアチップの導電性突起とプリ
ント配線板の回路パターンとの電気的接続状態を良好に
する。 【解決手段】 プリント配線板３上の半導体ベアチップ
を実装する領域にチップ固定用樹脂８を供給し、この上
から前記ベアチップ１の導電性突起２と回路パターン４
の接続位置が合致するよう接触させつつ前記ベアチップ
１をプリント配線板３に対して加圧して押付け、半導体
ベアチップ１の導電性突起２により回路パターン４を介
して少なくともプリント配線板３の基材６の圧縮状態を
維持した状態で前記チップ固定用樹脂８を硬化させ、両
者を接着固定する。導電性突起２と回路パターン４と
は、基材６の弾性力により電気的接続状態が保持されつ
つ滑動可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線板に
対して半導体ベアチップを実装する方法およびフリップ
チップ実装構造に関する。
対して半導体ベアチップを実装する方法およびフリップ
チップ実装構造に関する。
【０００２】
【従来の技術】フリップチップ実装は、半導体ベアチッ
プ（以下、ベアチップという）の各電極パッド部上に導
電性の突起を設け、この導電性の突起をプリント配線板
上の各回路パターンと電気的に接続するようにして実装
するものである。
プ（以下、ベアチップという）の各電極パッド部上に導
電性の突起を設け、この導電性の突起をプリント配線板
上の各回路パターンと電気的に接続するようにして実装
するものである。
【０００３】この際、前記導電性の突起と回路パターン
との間の電気的接続を確実にするため、導電性の突起と
回路パターンのそれぞれの間に銀粒子含有のペースト状
導電性接着剤を介在させて両者を固着したり、あるいは
導電性の突起と回路パターンの間に（例えばエポキシ接
着フィルム中に直径数μｍ程度の導電性微粒子を均一に
分散してある）異方性導電材を保持した後の加熱加圧に
より前記突起とパターンとの間に前記微粒子を介在させ
て固着していた。
との間の電気的接続を確実にするため、導電性の突起と
回路パターンのそれぞれの間に銀粒子含有のペースト状
導電性接着剤を介在させて両者を固着したり、あるいは
導電性の突起と回路パターンの間に（例えばエポキシ接
着フィルム中に直径数μｍ程度の導電性微粒子を均一に
分散してある）異方性導電材を保持した後の加熱加圧に
より前記突起とパターンとの間に前記微粒子を介在させ
て固着していた。
【０００４】
【発明が解決しようとする課題】しかしながら、前記に
おけるフリップチップ実装においては、ベアチップの導
電性突起とプリント配線板上の回路パターンとが一体的
に固定されているので、この実装部品に対して極度な温
度の上昇と下降を繰り返す温度サイクルを作用させたと
きには、ベアチップとプリント配線板との熱膨張係数の
違いから両者間にストレスが発生する。そして、このス
トレスがベアチップ上の導電性突起と回路パターンとの
間の電気的接続部に集中することによって、両者間の電
気的接続状態が破壊するという不具合があった。
おけるフリップチップ実装においては、ベアチップの導
電性突起とプリント配線板上の回路パターンとが一体的
に固定されているので、この実装部品に対して極度な温
度の上昇と下降を繰り返す温度サイクルを作用させたと
きには、ベアチップとプリント配線板との熱膨張係数の
違いから両者間にストレスが発生する。そして、このス
トレスがベアチップ上の導電性突起と回路パターンとの
間の電気的接続部に集中することによって、両者間の電
気的接続状態が破壊するという不具合があった。
【０００５】本発明は、フリップチップ実装構造におい
て、温度サイクル等の温度変化があっても半導体ベアチ
ップの導電性突起部とプリント配線板上の回路パターン
との電気的接続状態が破壊することのないフリップチッ
プ実装方法および実装構造を提供することを目的とす
る。
て、温度サイクル等の温度変化があっても半導体ベアチ
ップの導電性突起部とプリント配線板上の回路パターン
との電気的接続状態が破壊することのないフリップチッ
プ実装方法および実装構造を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
フリップチップ実装方法は、弾性を有する基材を用いた
プリント配線板に対して、電極パッド部に導電性の突起
を設けた半導体ベアチップを実装するフリップチップ実
装方法であって，プリント配線板の基材上に柔軟性また
は弾力性を有する第１接着剤層を介して回路パターンを
設け、前記プリント配線板上の前記半導体ベアチップを
実装する領域に絶縁性のチップ固定用樹脂を供給し、こ
の固定用樹脂の上から前記半導体ベアチップを、前記導
電性の突起と回路パターンの接続位置が合致し接触する
ように載せ、この半導体ベアチップをプリント配線板に
対して加圧して押し付け、このベアチップの導電性の突
起により回路パターンを変形させながら回路パターンを
介して少なくとも前記基材の圧縮状態を維持した状態で
プリント配線板と半導体ベアチップとを前記チップ固定
用樹脂の硬化により接着固定することを特徴とするもの
である。
フリップチップ実装方法は、弾性を有する基材を用いた
プリント配線板に対して、電極パッド部に導電性の突起
を設けた半導体ベアチップを実装するフリップチップ実
装方法であって，プリント配線板の基材上に柔軟性また
は弾力性を有する第１接着剤層を介して回路パターンを
設け、前記プリント配線板上の前記半導体ベアチップを
実装する領域に絶縁性のチップ固定用樹脂を供給し、こ
の固定用樹脂の上から前記半導体ベアチップを、前記導
電性の突起と回路パターンの接続位置が合致し接触する
ように載せ、この半導体ベアチップをプリント配線板に
対して加圧して押し付け、このベアチップの導電性の突
起により回路パターンを変形させながら回路パターンを
介して少なくとも前記基材の圧縮状態を維持した状態で
プリント配線板と半導体ベアチップとを前記チップ固定
用樹脂の硬化により接着固定することを特徴とするもの
である。
【０００７】本発明の請求項２に係るフリップチップ実
装方法は、弾性を有する基材を用いたプリント配線板に
対して、電極パッド部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装方法であって，
プリント配線板の基材上に柔軟性または弾力性を有する
第１接着剤層を介して回路パターンを設け、前記プリン
ト配線板上の前記半導体ベアチップを実装する領域に絶
縁性のチップ固定用樹脂を供給し、この固定用樹脂の上
から前記半導体ベアチップを、前記導電性の突起と回路
パターンの接続位置が合致し接触するように載せ、この
半導体ベアチップをプリント配線板に対して加圧して押
し付け、このベアチップの導電性の突起により回路パタ
ーンを導電性の突起に沿って変形させながら回路パター
ンを介して少なくとも前記基材の圧縮状態を維持した状
態でプリント配線板と半導体ベアチップとを前記チップ
固定用樹脂の硬化により接着固定することを特徴とする
ものである。
装方法は、弾性を有する基材を用いたプリント配線板に
対して、電極パッド部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装方法であって，
プリント配線板の基材上に柔軟性または弾力性を有する
第１接着剤層を介して回路パターンを設け、前記プリン
ト配線板上の前記半導体ベアチップを実装する領域に絶
縁性のチップ固定用樹脂を供給し、この固定用樹脂の上
から前記半導体ベアチップを、前記導電性の突起と回路
パターンの接続位置が合致し接触するように載せ、この
半導体ベアチップをプリント配線板に対して加圧して押
し付け、このベアチップの導電性の突起により回路パタ
ーンを導電性の突起に沿って変形させながら回路パター
ンを介して少なくとも前記基材の圧縮状態を維持した状
態でプリント配線板と半導体ベアチップとを前記チップ
固定用樹脂の硬化により接着固定することを特徴とする
ものである。
【０００８】請求項１または請求項２のフリップチップ
実装方法によれば、半導体ベアチップの導電性の突起に
より圧縮された基材が、回路パターンを半導体ベアチッ
プの前記突起に押付けるような作用をしつつ接触状態を
維持して前記突起を滑動可能にするので、半導体ベアチ
ップとプリント配線板との熱膨張係数に違いがあっても
両者の電気的接続部にストレスの集中を発生させない。
実装方法によれば、半導体ベアチップの導電性の突起に
より圧縮された基材が、回路パターンを半導体ベアチッ
プの前記突起に押付けるような作用をしつつ接触状態を
維持して前記突起を滑動可能にするので、半導体ベアチ
ップとプリント配線板との熱膨張係数に違いがあっても
両者の電気的接続部にストレスの集中を発生させない。
【０００９】また本発明の請求項３に係るフリップチッ
プ実装方法は、前記請求項１または２の方法において、
回路パターンの上に可撓性、柔軟性、弾力性を有する第
２接着剤層を介してカバーレイフィルムを設けるととも
に、このフィルム及び第２接着剤層には前記回路パター
ンの上に実装する半導体ベアチップの大きさよりも大き
い領域の開口部を形成し、この開口部にチップ固定用樹
脂を供給することを特徴とするものである。
プ実装方法は、前記請求項１または２の方法において、
回路パターンの上に可撓性、柔軟性、弾力性を有する第
２接着剤層を介してカバーレイフィルムを設けるととも
に、このフィルム及び第２接着剤層には前記回路パター
ンの上に実装する半導体ベアチップの大きさよりも大き
い領域の開口部を形成し、この開口部にチップ固定用樹
脂を供給することを特徴とするものである。
【００１０】請求項３のフリップチップ実装方法によれ
ば、開口部に供給したチップ固定用樹脂により半導体ベ
アチップの導電性突起側下面の全域が固定されるので、
半導体ベアーチップの前記下面とプリント配線板との接
着面積が安定し、該樹脂の硬化収縮による引張り力が確
保されるとともに、基材による回路パターンを突起に押
付ける作用が各位置で均等になる。
ば、開口部に供給したチップ固定用樹脂により半導体ベ
アチップの導電性突起側下面の全域が固定されるので、
半導体ベアーチップの前記下面とプリント配線板との接
着面積が安定し、該樹脂の硬化収縮による引張り力が確
保されるとともに、基材による回路パターンを突起に押
付ける作用が各位置で均等になる。
【００１１】本発明の請求項４に係るフリップチップ実
装構造は、弾性を有する基材を用いたプリント配線板に
対して、電極パット部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装構造であって、
前記基材上に柔軟性または弾力性を有する第１接着剤層
を介して回路パターンを設けたプリント配線板と、前記
プリント配線板上の前記半導体ベアチップを実装する領
域に供給された絶縁性のチップ固定用樹脂と、前記ベア
チップの突起により変形した回路パターンを介して前記
プリント配線板の基材の押圧状態を維持した状態で前記
チップ固定用樹脂の硬化によりプリント配線板に固定し
た半導体ベアチップとを有することを特徴とするもので
ある。
装構造は、弾性を有する基材を用いたプリント配線板に
対して、電極パット部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装構造であって、
前記基材上に柔軟性または弾力性を有する第１接着剤層
を介して回路パターンを設けたプリント配線板と、前記
プリント配線板上の前記半導体ベアチップを実装する領
域に供給された絶縁性のチップ固定用樹脂と、前記ベア
チップの突起により変形した回路パターンを介して前記
プリント配線板の基材の押圧状態を維持した状態で前記
チップ固定用樹脂の硬化によりプリント配線板に固定し
た半導体ベアチップとを有することを特徴とするもので
ある。
【００１２】本発明の請求項５に係るフリップチップ実
装構造は、弾性を有する基材を用いたプリント配線板に
対して、電極パット部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装構造であって、
前記基材上に柔軟性または弾力性を有する第１接着剤層
を介して回路パターンを設けたプリント配線板と、前記
プリント配線板上の前記半導体ベアチップを実装する領
域に供給された絶縁性のチップ固定用樹脂と、前記ベア
チップの突起により回路パターンを導電性の突起に沿っ
て変形させながら回路パターンを介して前記プリント配
線板の基材の押圧状態を維持した状態で前記チップ固定
用樹脂の硬化によりプリント配線板に固定した半導体ベ
アチップとを有することを特徴とするものである。
装構造は、弾性を有する基材を用いたプリント配線板に
対して、電極パット部に導電性の突起を設けた半導体ベ
アチップを実装するフリップチップ実装構造であって、
前記基材上に柔軟性または弾力性を有する第１接着剤層
を介して回路パターンを設けたプリント配線板と、前記
プリント配線板上の前記半導体ベアチップを実装する領
域に供給された絶縁性のチップ固定用樹脂と、前記ベア
チップの突起により回路パターンを導電性の突起に沿っ
て変形させながら回路パターンを介して前記プリント配
線板の基材の押圧状態を維持した状態で前記チップ固定
用樹脂の硬化によりプリント配線板に固定した半導体ベ
アチップとを有することを特徴とするものである。
【００１３】請求項４または５のフリップチップ実装構
造によれば、基材の押圧による反力で回路パターンが常
に突起に押付けられた状態で両者の接触が維持されてい
るから、両者間で接触状態を維持しつつ相対的な滑りが
可能になり、前述のストレス集中を発生させない。
造によれば、基材の押圧による反力で回路パターンが常
に突起に押付けられた状態で両者の接触が維持されてい
るから、両者間で接触状態を維持しつつ相対的な滑りが
可能になり、前述のストレス集中を発生させない。
【００１４】
【発明の実施の形態】本発明の実施の形態の概念を図１
乃至図３に基いて説明する。図１において、半導体ベア
チップ（以下、ベアチップという）１の各電極パッド部
上には一定高さの導電性の突起２が形成されている。こ
のベアチップ１を実装するプリント配線板３の上面に
は、前記ベアチップ１の各電極パッド部に対応する回路
パターン４が形成されている。この回路パターン４は、
柔軟性または弾力性、および接着形状保持力を有する第
１接着剤層を構成する接着剤５を介して、弾性体として
の基材６上に形成されている。
乃至図３に基いて説明する。図１において、半導体ベア
チップ（以下、ベアチップという）１の各電極パッド部
上には一定高さの導電性の突起２が形成されている。こ
のベアチップ１を実装するプリント配線板３の上面に
は、前記ベアチップ１の各電極パッド部に対応する回路
パターン４が形成されている。この回路パターン４は、
柔軟性または弾力性、および接着形状保持力を有する第
１接着剤層を構成する接着剤５を介して、弾性体として
の基材６上に形成されている。
【００１５】ベアチップ１の実装を行う前に、回路パタ
ーン４上のベアチップ載置部には図２に示すようにベア
チップ１の外周輪郭よりも大きい範囲で予め熱硬化型の
チップ固定用樹脂層７を未硬化の状態で設けておく。こ
のチップ固定用樹脂層７を構成する樹脂８は絶縁性であ
る。次いで、ベアチップ１を、各突起２と各回路パター
ン４とを位置決めした状態でチップ固定用樹脂層７の上
から押して（矢印方向）加圧する。
ーン４上のベアチップ載置部には図２に示すようにベア
チップ１の外周輪郭よりも大きい範囲で予め熱硬化型の
チップ固定用樹脂層７を未硬化の状態で設けておく。こ
のチップ固定用樹脂層７を構成する樹脂８は絶縁性であ
る。次いで、ベアチップ１を、各突起２と各回路パター
ン４とを位置決めした状態でチップ固定用樹脂層７の上
から押して（矢印方向）加圧する。
【００１６】図３はベアチップ１を実装して加圧した状
態であり、回路パターン４は導電性の突起２により変形
し、チップ固定用樹脂８は突起２と回路パターン４との
間から押出される。この時突起により、回路パターン４
とともに接着剤５を介して、或いは接着剤５を押出した
回路パターン４を介して（押出した状態は不図示）、基
材６は圧縮されることになる。この基材６の圧縮に伴う
反力により、回路パターン４はベアチップ１上の導電性
の突起２に押付けられることになる。この押付けられた
状態のままで熱硬化型のチップ固定用樹脂８を加熱硬化
して、ベアチップ１の実装を完了させる。
態であり、回路パターン４は導電性の突起２により変形
し、チップ固定用樹脂８は突起２と回路パターン４との
間から押出される。この時突起により、回路パターン４
とともに接着剤５を介して、或いは接着剤５を押出した
回路パターン４を介して（押出した状態は不図示）、基
材６は圧縮されることになる。この基材６の圧縮に伴う
反力により、回路パターン４はベアチップ１上の導電性
の突起２に押付けられることになる。この押付けられた
状態のままで熱硬化型のチップ固定用樹脂８を加熱硬化
して、ベアチップ１の実装を完了させる。
【００１７】この完了に伴うチップ固定用樹脂８の収縮
により、ベアチップ１とプリント配線板３の間には引張
り力が作用して導電性の突起２と回路パターン４との間
の接合力が付与されると共に、圧縮された弾性体として
機能する基材６により回路パターン４が常に導電性の突
起２に押付けられた状態となっている。
により、ベアチップ１とプリント配線板３の間には引張
り力が作用して導電性の突起２と回路パターン４との間
の接合力が付与されると共に、圧縮された弾性体として
機能する基材６により回路パターン４が常に導電性の突
起２に押付けられた状態となっている。
【００１８】よって回路パターン４と突起２との接触を
維持した状態のフリップチツプ実装構造では、第１接着
剤層の変形によって回路パターン４と突起２との間で相
対的な滑動が可能となり、温度サイクルが作用してもス
トレスの集中が無くて安定した電気的接続が可能とな
る。また、ベアチップ１を回路パターン４に加圧する
際、回路パターンは導電性の突起より変形するが、この
変形によって回路パターン４上に生成されやすい酸化膜
を破壊できるので電気的接続を良好にすることができ
る。
維持した状態のフリップチツプ実装構造では、第１接着
剤層の変形によって回路パターン４と突起２との間で相
対的な滑動が可能となり、温度サイクルが作用してもス
トレスの集中が無くて安定した電気的接続が可能とな
る。また、ベアチップ１を回路パターン４に加圧する
際、回路パターンは導電性の突起より変形するが、この
変形によって回路パターン４上に生成されやすい酸化膜
を破壊できるので電気的接続を良好にすることができ
る。
【００１９】（実施の形態１）図４は両面フレキシブル
プリント配線板９の断面図を示す。基材１０はポリイミ
ド（ＰＩ）からなる層で、厚さが約２５μｍ、弾性率約
３５０ｋｇ／ｍｍ2 の弾性体である。この基材１０の両
面には、それぞれ熱可塑性で、柔軟性、接着形状保持力
を付与した第１接着剤層を構成するエポキシ樹脂１１
ａ、１１ｂ（厚さ約１８μｍ、弾性率約１６０Ｋｇ／ｍ
ｍ2 ）が形成され、この各エポキシ樹脂１１ａ、１１ｂ
の上にフリップチップ実装用の銅箔（厚さ約３０μｍ、
弾性率約６００Ｋｇ／ｍｍ2 ）からなる回路パターン１
２ａ、１２ｂがそれぞれ接着固定されている。そして表
裏両面の回路パターン１２ａ、１２ｂの上には絶縁性確
保や強度向上の目的から、可撓性、柔軟性、弾力性を有
しそれぞれ第２接着剤層を構成するエポキシ樹脂１３
ａ、１３ｂを介してカバーレイフィルム１４ａ、１４ｂ
が接着されている。
プリント配線板９の断面図を示す。基材１０はポリイミ
ド（ＰＩ）からなる層で、厚さが約２５μｍ、弾性率約
３５０ｋｇ／ｍｍ2 の弾性体である。この基材１０の両
面には、それぞれ熱可塑性で、柔軟性、接着形状保持力
を付与した第１接着剤層を構成するエポキシ樹脂１１
ａ、１１ｂ（厚さ約１８μｍ、弾性率約１６０Ｋｇ／ｍ
ｍ2 ）が形成され、この各エポキシ樹脂１１ａ、１１ｂ
の上にフリップチップ実装用の銅箔（厚さ約３０μｍ、
弾性率約６００Ｋｇ／ｍｍ2 ）からなる回路パターン１
２ａ、１２ｂがそれぞれ接着固定されている。そして表
裏両面の回路パターン１２ａ、１２ｂの上には絶縁性確
保や強度向上の目的から、可撓性、柔軟性、弾力性を有
しそれぞれ第２接着剤層を構成するエポキシ樹脂１３
ａ、１３ｂを介してカバーレイフィルム１４ａ、１４ｂ
が接着されている。
【００２０】前記表面側のカバーレイフィルム１４ａ、
およびエポキシ樹脂１３ａは、ベアーチップ実装用に、
チップ１５の外周側面長さよりも各辺にて０．５ｍｍ程
度大きい領域で開口した開口部１６を形成している。こ
の開口部位領域の全域に、熱硬化型で且つ導電性を付与
する物質を含まないチップ固定用樹脂とするエポキシ樹
脂１７をチップ固定用樹脂層として約０．２ｍｍの厚さ
で塗布する。
およびエポキシ樹脂１３ａは、ベアーチップ実装用に、
チップ１５の外周側面長さよりも各辺にて０．５ｍｍ程
度大きい領域で開口した開口部１６を形成している。こ
の開口部位領域の全域に、熱硬化型で且つ導電性を付与
する物質を含まないチップ固定用樹脂とするエポキシ樹
脂１７をチップ固定用樹脂層として約０．２ｍｍの厚さ
で塗布する。
【００２１】次いで、その上から電極パッド部に導電性
の突起（Ａｕバンプ、高さ約４０μｍ、基端側径約９０
μｍ、先端側径約６０μｍ）を形成したベアチップ１５
を載置し、ベアチップ１５上から不図示の加圧手段にて
導電性の突起１個あたり３０ｇ程度で加圧しつつ、開口
部位のエポキシ樹脂１７を約１８０℃に加熱する。この
加圧した状態が図５である。熱可塑性を付与したエポキ
シ樹脂１１ａは加圧により変形する回路パターン１２ａ
の銅箔により押出され、ポリイミド層の基材１０は回路
パターン１２ａの銅箔を介して突起１８により押圧され
て圧縮力を受けた状態となる。この時、回路パターン１
２ａの銅箔は突起の先端に沿って変形し、突起１８の変
形も生じた状態となる。
の突起（Ａｕバンプ、高さ約４０μｍ、基端側径約９０
μｍ、先端側径約６０μｍ）を形成したベアチップ１５
を載置し、ベアチップ１５上から不図示の加圧手段にて
導電性の突起１個あたり３０ｇ程度で加圧しつつ、開口
部位のエポキシ樹脂１７を約１８０℃に加熱する。この
加圧した状態が図５である。熱可塑性を付与したエポキ
シ樹脂１１ａは加圧により変形する回路パターン１２ａ
の銅箔により押出され、ポリイミド層の基材１０は回路
パターン１２ａの銅箔を介して突起１８により押圧され
て圧縮力を受けた状態となる。この時、回路パターン１
２ａの銅箔は突起の先端に沿って変形し、突起１８の変
形も生じた状態となる。
【００２２】すなわち、回路パターン１２ａとしての銅
箔は、基材１０の弾性（反発力）によりベアチップ１５
の突起１８を押圧する状態となる。前記したベアチップ
１５を載せる前にプリント配線板９上に供給した熱硬化
型のエポキシ樹脂１７は、導電性を付与する物質を含ま
ないエポキシ樹脂なので、回路パターン１２ａの銅箔と
導電性の突起１８との電気的接続が接続抵抗１０ｍΩ以
下のレベルで確保できる。この加圧した状態を維持し加
熱してエポキシ樹脂１７を完全硬化させれば、プリント
配線板９上にベアチップ１５を実装した完成品を得る事
ができる。
箔は、基材１０の弾性（反発力）によりベアチップ１５
の突起１８を押圧する状態となる。前記したベアチップ
１５を載せる前にプリント配線板９上に供給した熱硬化
型のエポキシ樹脂１７は、導電性を付与する物質を含ま
ないエポキシ樹脂なので、回路パターン１２ａの銅箔と
導電性の突起１８との電気的接続が接続抵抗１０ｍΩ以
下のレベルで確保できる。この加圧した状態を維持し加
熱してエポキシ樹脂１７を完全硬化させれば、プリント
配線板９上にベアチップ１５を実装した完成品を得る事
ができる。
【００２３】完成した実装構造では、前述のように弾性
体であるポリイミド層は、導電性の突起１８と回路パタ
ーン１２ａの銅箔が接触している部分では圧縮された状
態であり、その反力が作用している。またその部分以外
では、エポキシ樹脂１７の硬化に伴う収縮作用により引
張り力が作用していてベアチップ１５がプリント配線板
１５から剥離しようとする剥離力に対抗している。この
力のバランスが取れた状態で、回路パターン１２ａの銅
箔と導電性の突起１８は常に押付けられた接続状態とな
っている。このような接続状態では、実装部品のベアチ
ップ１５とプリント配線板９との熱膨張係数に違いがあ
っても、ベアチップ１５の突起１８は回路パターン１２
ａ上で接触状態を維持しつつ滑動することになる。
体であるポリイミド層は、導電性の突起１８と回路パタ
ーン１２ａの銅箔が接触している部分では圧縮された状
態であり、その反力が作用している。またその部分以外
では、エポキシ樹脂１７の硬化に伴う収縮作用により引
張り力が作用していてベアチップ１５がプリント配線板
１５から剥離しようとする剥離力に対抗している。この
力のバランスが取れた状態で、回路パターン１２ａの銅
箔と導電性の突起１８は常に押付けられた接続状態とな
っている。このような接続状態では、実装部品のベアチ
ップ１５とプリント配線板９との熱膨張係数に違いがあ
っても、ベアチップ１５の突起１８は回路パターン１２
ａ上で接触状態を維持しつつ滑動することになる。
【００２４】よって従来のように使用環境の温度変化に
伴って生じたベアチップの突起と回路パターンとを一体
剛性的に接続した接続部分に、ストレスが集中して接続
部の破壊を生ずるといった不具合が無くなる。
伴って生じたベアチップの突起と回路パターンとを一体
剛性的に接続した接続部分に、ストレスが集中して接続
部の破壊を生ずるといった不具合が無くなる。
【００２５】また、ベアチップ１５を回路パターン１２
ａに加圧する際、回路パターン１２ａは導電性の突起１
８に沿って変形するが、この変形によって回路パターン
１２ａ上の酸化膜が破壊できたり、突起１８との密着性
が良くなって接触面積が広がるので、接続部の信頼性を
高めることができる。
ａに加圧する際、回路パターン１２ａは導電性の突起１
８に沿って変形するが、この変形によって回路パターン
１２ａ上の酸化膜が破壊できたり、突起１８との密着性
が良くなって接触面積が広がるので、接続部の信頼性を
高めることができる。
【００２６】（実施の形態２）図６は、実施の形態２を
説明するための、両面フレキシブルプリント配線板２０
にベアチップを実装し加圧した状態の断面図を示す。
説明するための、両面フレキシブルプリント配線板２０
にベアチップを実装し加圧した状態の断面図を示す。
【００２７】実施の形態２は、実施の形態１における第
１接着剤層を構成するエポキシ樹脂の特性が異なり、こ
の実施の形態２の第１接着剤層として用いるエポキシ樹
脂は接着形状保持力および弾力性（弾性率は基材とほぼ
同程度）を有する。その他の構成は、実施の形態１と同
じであるので、同構成には同符号を用いて詳細な説明は
省略する。
１接着剤層を構成するエポキシ樹脂の特性が異なり、こ
の実施の形態２の第１接着剤層として用いるエポキシ樹
脂は接着形状保持力および弾力性（弾性率は基材とほぼ
同程度）を有する。その他の構成は、実施の形態１と同
じであるので、同構成には同符号を用いて詳細な説明は
省略する。
【００２８】すなわち図６において、フレキシブルプリ
ント配線板２０の開口部１６に塗布したチップ固定用樹
脂としてのエポキシ樹脂１７の上からベアチップ１５を
加圧しつつ、エポキシ樹脂を約１８０℃に加熱する。第
１接着剤層を構成するエポキシ樹脂１１ａとポリイミド
層からなる基材１０とは、突起１８により変形し、そし
て突起１８に沿った状態となった回路パターン１２ａの
銅箔を介してベアチップ１５の突起１８により押圧され
て圧縮力を受けた状態となる。この時、突起１８の変形
も生じた状態となる。よって、回路パターン１２ａとし
ての銅箔は、基材１０及び第１接着剤層のエポキシ樹脂
１１ａの弾性（反発力）によりベアチップ１５の突起１
８を押圧する状態となる。
ント配線板２０の開口部１６に塗布したチップ固定用樹
脂としてのエポキシ樹脂１７の上からベアチップ１５を
加圧しつつ、エポキシ樹脂を約１８０℃に加熱する。第
１接着剤層を構成するエポキシ樹脂１１ａとポリイミド
層からなる基材１０とは、突起１８により変形し、そし
て突起１８に沿った状態となった回路パターン１２ａの
銅箔を介してベアチップ１５の突起１８により押圧され
て圧縮力を受けた状態となる。この時、突起１８の変形
も生じた状態となる。よって、回路パターン１２ａとし
ての銅箔は、基材１０及び第１接着剤層のエポキシ樹脂
１１ａの弾性（反発力）によりベアチップ１５の突起１
８を押圧する状態となる。
【００２９】この加圧した状態を維持しつつ加熱により
エポキシ樹脂１７を完全硬化させれば、プリント配線板
２０上にベアチップ１５を実装した完成品を得る事がで
きる。 完成した実装構造では、前述のように弾性体で
ある第１接着剤層とポリイミド層は、導電性の突起１８
と回路パターン１２ａの銅箔が接触している部分では圧
縮された状態であり、その反力が作用している。またそ
の部分以外では、エポキシ樹脂１７の硬化に伴う収縮作
用により引張り力が作用していてベアチップ１５がプリ
ント配線板２０から剥離しようとする剥離力に対抗して
いる。この力のバランスが取れた状態で、回路パターン
１２ａの銅箔と導電性の突起１８は常に押付けられた接
続状態となっている。このような接続状態では、実装部
品のベアチップ１５とプリント配線板２０との熱膨張係
数に違いがあっても、ベアチップ１５の突起１８は回路
パターン１２ａ上で接触状態を維持しつつ滑動すること
になる。
エポキシ樹脂１７を完全硬化させれば、プリント配線板
２０上にベアチップ１５を実装した完成品を得る事がで
きる。 完成した実装構造では、前述のように弾性体で
ある第１接着剤層とポリイミド層は、導電性の突起１８
と回路パターン１２ａの銅箔が接触している部分では圧
縮された状態であり、その反力が作用している。またそ
の部分以外では、エポキシ樹脂１７の硬化に伴う収縮作
用により引張り力が作用していてベアチップ１５がプリ
ント配線板２０から剥離しようとする剥離力に対抗して
いる。この力のバランスが取れた状態で、回路パターン
１２ａの銅箔と導電性の突起１８は常に押付けられた接
続状態となっている。このような接続状態では、実装部
品のベアチップ１５とプリント配線板２０との熱膨張係
数に違いがあっても、ベアチップ１５の突起１８は回路
パターン１２ａ上で接触状態を維持しつつ滑動すること
になる。
【００３０】よって従来のように使用環境の温度変化に
伴って生じたベアチップの突起と回路パターンとを一体
剛性的に接続した接続部分に、ストレスが集中して接続
部の破壊を生ずるといった不具合が無くなる。
伴って生じたベアチップの突起と回路パターンとを一体
剛性的に接続した接続部分に、ストレスが集中して接続
部の破壊を生ずるといった不具合が無くなる。
【００３１】また、実施の形態１と同様、回路パターン
１２ａは導電性の突起１８に沿って変形するが、この変
形によって回路パターン１２ａ上の酸化膜が破壊できた
り、突起１８との密着性が良くなって接触面積が広がる
ので、接続部の信頼性を高めることができる なお前記実施の形態１および２では、弾性を有する基材
１０としてポリイミド樹脂を用いて説明したが、これに
限らずポリエステル（ＰＥＴ）を材料として用いる事も
できる。
１２ａは導電性の突起１８に沿って変形するが、この変
形によって回路パターン１２ａ上の酸化膜が破壊できた
り、突起１８との密着性が良くなって接触面積が広がる
ので、接続部の信頼性を高めることができる なお前記実施の形態１および２では、弾性を有する基材
１０としてポリイミド樹脂を用いて説明したが、これに
限らずポリエステル（ＰＥＴ）を材料として用いる事も
できる。
【００３２】また前記実施の形態１および２では、チッ
プ固定用樹脂として熱硬化型エポキシ樹脂１７を用いた
が、これに限らず紫外線硬化型のエポキシ樹脂であって
もよい。
プ固定用樹脂として熱硬化型エポキシ樹脂１７を用いた
が、これに限らず紫外線硬化型のエポキシ樹脂であって
もよい。
【００３３】また前記実施の形態１および２では、ベア
チップ１５の加圧により、弾性体としての基材１０を変
形する程度までに加圧力を高めて実施してもよいもので
ある。
チップ１５の加圧により、弾性体としての基材１０を変
形する程度までに加圧力を高めて実施してもよいもので
ある。
【００３４】
【発明の効果】請求項１または２のフリップチップ実装
方法によれば、半導体ベアチップとプリント配線板との
熱膨張係数に違いがあっても、ベアチップの突起と回路
パターンが接触状態を維持しつつ滑動自在になるので、
従来のようなストレス集中による電気的接続状態の破壊
がなくなり、よって両者間の電気的接続状態を良好にす
るフリップチップ実装構造を得る事ができる。
方法によれば、半導体ベアチップとプリント配線板との
熱膨張係数に違いがあっても、ベアチップの突起と回路
パターンが接触状態を維持しつつ滑動自在になるので、
従来のようなストレス集中による電気的接続状態の破壊
がなくなり、よって両者間の電気的接続状態を良好にす
るフリップチップ実装構造を得る事ができる。
【００３５】請求項３のフリップチップ実装方法によれ
ば、開口部に供給したチップ固定用樹脂によりベアチッ
プの突起側下面の全域が固定されるので、ベアーチップ
の前記下面とプリント配線板との接着面積が安定し該樹
脂の硬化収縮による引張り力が確保されるとともに、基
材による回路パターンを突起に押付ける作用が各位置で
均等になり、さらに両者間の電気的接続状態を良好にす
るフリップチップ実装構造を得る事ができる。
ば、開口部に供給したチップ固定用樹脂によりベアチッ
プの突起側下面の全域が固定されるので、ベアーチップ
の前記下面とプリント配線板との接着面積が安定し該樹
脂の硬化収縮による引張り力が確保されるとともに、基
材による回路パターンを突起に押付ける作用が各位置で
均等になり、さらに両者間の電気的接続状態を良好にす
るフリップチップ実装構造を得る事ができる。
【００３６】請求項４または５のフリップチップ実装構
造によれば、ベアチップの突起と回路パターンが接触状
態を維持しつつ滑動自在な構造となるので両者間に従来
のようなストレス集中が生じなくなり、常に電気的接続
状態を良好にすることができる。
造によれば、ベアチップの突起と回路パターンが接触状
態を維持しつつ滑動自在な構造となるので両者間に従来
のようなストレス集中が生じなくなり、常に電気的接続
状態を良好にすることができる。
【図１】半導体ベアチップとプリント配線板との関係を
説明する断面図である。
説明する断面図である。
【図２】プリント配線板上にチップ固定用樹脂層を形成
した状態を示す斜視図である。
した状態を示す斜視図である。
【図３】プリント配線板に半導体ベアチップを実装した
状態を説明する断面図である。
状態を説明する断面図である。
【図４】実施の形態１に係るプリント配線板の断面図で
ある。
ある。
【図５】実施の形態１に係るプリント配線板に半導体ベ
アチップを実装した状態を説明する断面図である。
アチップを実装した状態を説明する断面図である。
【図６】実施の形態２に係るプリント配線板に半導体ベ
アチップを実装した状態を説明する断面図である。
アチップを実装した状態を説明する断面図である。
１ 半導体ベアチップ ２ 導電性の突起 ３ プリント配線板 ４ 回路パターン ５ 接着剤（第１接着剤層） ６ 基材 ８ チップ固定用樹脂 １０ 基材 １２ａ 回路パターン １４ａ カバーレイフィルム １６ 開口部
Claims (5)
- 【請求項１】 弾性を有する基材を用いたプリント配線
板に対して電極パッド部に導電性の突起を設けた半導体
ベアチップを実装するフリップチップ実装方法であっ
て、プリント配線板の基材上に柔軟性または弾力性を有
する第１接着剤層を介して回路パターンを設け、前記プ
リント配線板上の前記半導体ベアチップを実装する領域
に絶縁性のチップ固定用樹脂を供給し、この固定用樹脂
の上から前記半導体ベアチップを前記導電性の突起と回
路パターンの接続位置が合致し接触するように載せ、こ
の半導体ベアチップをプリント配線板に対して加圧して
押し付け、この半導体ベアチップの導電性の突起により
回路パターンを変形させながら回路パターンを介して少
なくとも前記基材の圧縮状態を維持した状態でプリント
配線板と半導体ベアチップとを前記チップ固定用樹脂の
硬化により接着固定することを特徴とするプリント配線
板へのフリップチップ実装方法。 - 【請求項２】 弾性を有する基材を用いたプリント配線
板に対して電極パッド部に導電性の突起を設けた半導体
ベアチップを実装するフリップチップ実装方法であっ
て、プリント配線板の基材上に柔軟性または弾力性を有
する第１接着剤層を介して回路パターンを設け、前記プ
リント配線板上の前記半導体ベアチップを実装する領域
に絶縁性のチップ固定用樹脂を供給し、この固定用樹脂
の上から前記半導体ベアチップを前記導電性の突起と回
路パターンの接続位置が合致し接触するように載せ、こ
の半導体ベアチップをプリント配線板に対して加圧して
押し付け、この半導体ベアチップの導電性の突起により
回路パターンを導電性の突起に沿って変形させながら回
路パターンを介して少なくとも前記基材の圧縮状態を維
持した状態でプリント配線板と半導体ベアチップとを前
記チップ固定用樹脂の硬化により接着固定することを特
徴とするプリント配線板へのフリップチップ実装方法。 - 【請求項３】 前記回路パターンの上に可撓性、柔軟
性、弾力性を有する第２接着剤層を介してカバーレイフ
ィルムを設けるとともに、このフィルム及び第２接着剤
層には前記回路パターンの上に実装する半導体ベアチッ
プの大きさよりも大きい領域の開口部を形成し、この開
口部に前記チップ固定用樹脂を供給することを特徴とす
る請求項１または２記載のプリント配線板へのフリップ
チップ実装方法。 - 【請求項４】 導電性を有する基材を用いたプリント配
線板に対して、電極パット部に導電性の突起を設けた半
導体ベアチップを実装するフリップチップ実装構造であ
って、前記基材上に柔軟性または弾力性を有する第１接
着剤層を介して回路パターンを設けたプリント配線板
と、前記プリント配線板上の前記半導体ベアチップを実
装する領域に供給された絶縁性のチップ固定用樹脂と、
前記ベアチップの突起により変形した回路パターンを介
して前記プリント配線板の基材の押圧状態を維持した状
態で前記チップ固定用樹脂の硬化によりプリント配線板
に固定した半導体ベアチップとを有することを特徴とす
るプリント配線板へのフリップチップ実装構造。 - 【請求項５】 導電性を有する基材を用いたプリント配
線板に対して、電極パット部に導電性の突起を設けた半
導体ベアチップを実装するフリップチップ実装構造であ
って、前記基材上に柔軟性または弾力性を有する第１接
着剤層を介して回路パターンを設けたプリント配線板
と、前記プリント配線板上の前記半導体ベアチップを実
装する領域に供給された絶縁性のチップ固定用樹脂と、
前記ベアチップの突起により回路パターンを導電性の突
起に沿って変形しながら回路パターンを介して前記プリ
ント配線板の基材の押圧状態を維持した状態で前記チッ
プ固定用樹脂の硬化によりプリント配線板に固定した半
導体ベアチップとを有することを特徴とするプリント配
線板へのフリップチップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26206897A JPH11103158A (ja) | 1997-09-26 | 1997-09-26 | プリント配線板へのフリップチップ実装方法および実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26206897A JPH11103158A (ja) | 1997-09-26 | 1997-09-26 | プリント配線板へのフリップチップ実装方法および実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11103158A true JPH11103158A (ja) | 1999-04-13 |
Family
ID=17370590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26206897A Pending JPH11103158A (ja) | 1997-09-26 | 1997-09-26 | プリント配線板へのフリップチップ実装方法および実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11103158A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027305A (ja) * | 2005-07-14 | 2007-02-01 | Shindo Denshi Kogyo Kk | 半導体装置、およびその製造方法 |
| JP2007043086A (ja) * | 2005-06-29 | 2007-02-15 | Dainippon Printing Co Ltd | Ｉｃタグ、ｉｃタグの製造方法、およびｉｃタグの製造装置、並びに、インターポーザ、インターポーザの製造方法、およびインターポーザの製造装置 |
| US7276784B2 (en) | 2004-10-13 | 2007-10-02 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of assembling a semiconductor device |
| US7326681B2 (en) | 2000-06-28 | 2008-02-05 | Glycofi, Inc. | Methods for producing modified glycoproteins |
| JP2009212437A (ja) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | 半導体モジュールの製造方法 |
| US7935513B2 (en) | 2000-06-28 | 2011-05-03 | Glycofi, Inc. | Combinatorial DNA library for producing modified N-glycans in lower eukaryotes |
| US8445227B2 (en) | 2000-06-28 | 2013-05-21 | Merck Sharp & Dohme | N-acetylglucosaminyltransferase III expression in lower eukaryotes |
| US8697394B2 (en) | 2000-06-28 | 2014-04-15 | Glycofi, Inc. | Production of modified glycoproteins having multiple antennary structures |
| US8986949B2 (en) | 2003-02-20 | 2015-03-24 | Glycofi, Inc. | Endomannosidases in the modification of glycoproteins in eukaryotes |
-
1997
- 1997-09-26 JP JP26206897A patent/JPH11103158A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935513B2 (en) | 2000-06-28 | 2011-05-03 | Glycofi, Inc. | Combinatorial DNA library for producing modified N-glycans in lower eukaryotes |
| US8883483B2 (en) | 2000-06-28 | 2014-11-11 | Glycofi, Inc. | Combinatorial DNA library for producing modified N-glycans in lower eukaryotes |
| US7326681B2 (en) | 2000-06-28 | 2008-02-05 | Glycofi, Inc. | Methods for producing modified glycoproteins |
| US7923430B2 (en) | 2000-06-28 | 2011-04-12 | Glycofi, Inc. | Methods for producing modified glycoproteins |
| US7981660B2 (en) | 2000-06-28 | 2011-07-19 | Glycofi, Inc. | Methods for producing modified glycoproteins |
| US8697394B2 (en) | 2000-06-28 | 2014-04-15 | Glycofi, Inc. | Production of modified glycoproteins having multiple antennary structures |
| US8445227B2 (en) | 2000-06-28 | 2013-05-21 | Merck Sharp & Dohme | N-acetylglucosaminyltransferase III expression in lower eukaryotes |
| US8211691B2 (en) | 2000-06-28 | 2012-07-03 | Glycofi, Inc. | Methods for producing modified glycoproteins |
| US8877462B2 (en) | 2000-06-28 | 2014-11-04 | Glycofi, Inc. | Combinatorial DNA library for producing modified N-glycans in lower eukaryotes |
| US8986949B2 (en) | 2003-02-20 | 2015-03-24 | Glycofi, Inc. | Endomannosidases in the modification of glycoproteins in eukaryotes |
| US7276784B2 (en) | 2004-10-13 | 2007-10-02 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of assembling a semiconductor device |
| JP2007043086A (ja) * | 2005-06-29 | 2007-02-15 | Dainippon Printing Co Ltd | Ｉｃタグ、ｉｃタグの製造方法、およびｉｃタグの製造装置、並びに、インターポーザ、インターポーザの製造方法、およびインターポーザの製造装置 |
| JP2007027305A (ja) * | 2005-07-14 | 2007-02-01 | Shindo Denshi Kogyo Kk | 半導体装置、およびその製造方法 |
| JP2009212437A (ja) * | 2008-03-06 | 2009-09-17 | Seiko Epson Corp | 半導体モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001024034A5 (ja) | ||
| KR100563890B1 (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| JPH11103158A (ja) | プリント配線板へのフリップチップ実装方法および実装構造 | |
| JPH11345302A (ja) | Ｉｃチップの実装方法、ｉｃモジュール、インレットおよびｉｃカード | |
| US6559523B2 (en) | Device for attaching a semiconductor chip to a chip carrier | |
| JP2978390B2 (ja) | フレキシブルプリント基板と配線基板との接続体の製造方法 | |
| JP3052300B2 (ja) | 配線基板及び加圧ツール | |
| WO2006051885A1 (ja) | インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品 | |
| US6008072A (en) | Tape automated bonding method | |
| JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| JPH0574512A (ja) | 電気接続用コネクタ | |
| US20100123258A1 (en) | Low Temperature Board Level Assembly Using Anisotropically Conductive Materials | |
| US6194780B1 (en) | Tape automated bonding method and bonded structure | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP2823667B2 (ja) | 半導体素子の実装方法 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP3829649B2 (ja) | フリップチップ実装方法 | |
| JP4040734B2 (ja) | 異方導電性接着剤およびこれを用いた電子部品の実装方法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JP2004062634A (ja) | 非接触通信媒体の接合方法および非接触通信媒体 | |
| JP2003152017A (ja) | 導電端子の接合方法及び情報通信媒体 | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP3745524B2 (ja) | 異方導電性接着シートおよびこれを用いた電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |