JP2007027305A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2007027305A
JP2007027305A JP2005205341A JP2005205341A JP2007027305A JP 2007027305 A JP2007027305 A JP 2007027305A JP 2005205341 A JP2005205341 A JP 2005205341A JP 2005205341 A JP2005205341 A JP 2005205341A JP 2007027305 A JP2007027305 A JP 2007027305A
Authority
JP
Japan
Prior art keywords
thermoplastic resin
chip
insulating substrate
connection terminal
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005205341A
Other languages
English (en)
Other versions
JP4657840B2 (ja
Inventor
Fuminori Mihashi
史典 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP2005205341A priority Critical patent/JP4657840B2/ja
Publication of JP2007027305A publication Critical patent/JP2007027305A/ja
Application granted granted Critical
Publication of JP4657840B2 publication Critical patent/JP4657840B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

【課題】 製造工程数が少なく、材料費も少なくて済む半導体装置またその製造方法を提供する。
【解決手段】 耐熱性を有する絶縁基板20の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂21を設け、その熱可塑性樹脂の表面に導体パターン25を形成するとともに、その導体パターンのチップ接続端子25aを熱可塑性樹脂21中に埋没して絶縁基板20に押し当て、そのチップ接続端子25aに金属バンプ33を介してチップ電極を接続して下部を熱可塑性樹脂21中に埋没した状態で半導体チップ32を絶縁基板20上に搭載し、フレキシブルプリント配線板27に実装する。
【選択図】 図1

Description

この発明は、NCPやACPを使用することなく、プリント配線板上に半導体チップを実装する半導体装置およびその製造方法に関する。
近年、エレクトロ産業の発展により、フラットパネルディスプレイの需要が高まっており、その駆動用ドライバとして、高密度実装が可能で自由に折り曲げることができるフレキシブルプリント配線板が広く使用され、フレキシブルプリント配線板の一種であるCOF(chip on film)実装方式などの半導体装置が多く採用されている。
図2(A)ないし(E)には、そのようなCOF実装方式を用いる半導体装置の製造工程を示す。
プラスチックフィルム状の絶縁基板の片面に導電体を有する基材を用い、まずその基材の両側縁に金型を用いて一定間隔置きにパーフォレーションを形成し、次に導電体にレジスト塗布、露光、現像、エッチング、レジスト除去などを行い、図2(A)に示すように絶縁基板1の表面に同一の導電パターン2を絶縁基板1の長さ方向に繰り返し形成する。図中符号3は、パーフォレーションである。
その後、図示省略するが、導体パターン2にすずめっきを行い、また必要に応じ導体パターン2をソルダーレジストで覆ってフレキシブルプリント配線板4を得ていた。なお、ここですずめっきとソルダーレジストは、いずれを先に設けてもよい。
それから、図2(B)に示すように、フレキシブルプリント配線板4を加熱ステージ5上にセットし、チップ電極に設けられた金属バンプ6と導体パターン2のチップ接続端子2aとを位置合わせし、ボンディングツール7で熱と圧力を加えてそれらを接合し、フレキシブルプリント配線板4上に半導体チップ8を搭載する。
次いで、図2(C)に示すように、塗布ノズル9を使用して半導体チップ8の周囲を描画して封止樹脂10を塗布し、毛細管現象によりフレキシブルプリント配線板4と半導体チップ8との間に浸透して充填する。その後、熱を加えて封止樹脂10を加熱硬化し、図2(D)に示すように封止樹脂10で封止してフレキシブルプリント配線板4上に半導体チップ8を搭載する。
これにより、半導体チップ8とフレキシブルプリント配線板4との熱膨張係数の差から、接続信頼性が低下することを防止する。そして、最後に導体パターン2ごとに金型で打ち抜いて、図2(E)に示すような半導体装置を得ていた。
しかし、このような従来の製造方法では、封止樹脂10で樹脂封止する際、封止樹脂10の浸透速度に合わせて半導体チップ8の周囲を描画し、フレキシブルプリント配線板4と半導体チップ8との間に封止樹脂10を充填する必要があることから、塗布スピードを早くすることができない欠点があった。
そのような欠点を解消すべく、従来の製造方法の中には、図3(A)ないし(G)に示すような製造方法もある。
すなわち、この製造方法では、図3(A)に示すように、パーフォレーション3を形成した絶縁基板1の表面に同一の導電パターン2を絶縁基板1の長さ方向に繰り返し形成し、すずめっきとソルダーレジストを行ってフレキシブルプリント配線板4を形成して後、図3(B)に示すように塗布ノズル9を使用して、半導体チップ8の搭載領域に図3(C)に示すように封止樹脂10を塗布する。
それから、図3(D)に示すように、加熱ステージ5とボンディングツール7を用いて、チップ電極に設けられた金属バンプ6と導体パターン2のチップ接続端子2aとを位置合わせし、図3(E)に示すようにボンディングツール7で熱と圧力を加えてそれらを接合することにより電気的に接続し、図3(F)に示すように封止樹脂10で封止してフレキシブルプリント配線板4上に半導体チップ8を搭載する。最後に、導体パターン2ごとに金型で打ち抜いて、図3(G)に示すような半導体装置を得ていた。
ところが、図2に示すような製造方法も、図3に示すような製造方法も、塗布ノズル9を用いて封止樹脂10を塗布する必要があるとともに、半導体チップ8を封止して後、封止樹脂10を加熱硬化する必要があり、生産性の点で問題がある。また、工程数が多くなり、封止樹脂10の材料コストも高くなって製造コストがアップする問題があった。
このため、従来の半導体装置の製造方法の中には、さらに図4に示すように、塗布ノズル9を使用した封止樹脂10の塗布を行わないようにしたものもある。
まず図4(A)に示すように、銅箔11の裏面側に加熱によって接着性を発現する熱硬化性樹脂12を設けて2層シート13を形成する。一方、絶縁基板1の両面には、導体パターン2を有する両面フレキシブルプリント配線板4を形成する。そして、図4(B)に示すように、2層シート13を、両面フレキシブルプリント配線板4の、半導体チップ8を搭載する側にラミネートする。
それから、銅箔11にレジスト塗布、露光、現像、エッチング、レジスト除去などを行い、図4(C)に示すように導体端子14を形成し、次に導体端子14に表面処理を行うことにより図4(D)に示すように接続端子部15を有する半導体搭載用基板16を形成する。その後、図4(E)に示すようにその半導体搭載用基板16を加熱ステージ5上にセットし、ボンディングツール7を用いて半導体チップ8のチップ電極と接続端子部15とを位置合わせする。
次いで、図4(F)に示すようにボンディングツール7で熱と圧力を加えて熱硬化性樹脂12を加熱軟化しながら半導体チップ8のチップ電極を接続端子部15に押し当て、接続端子部15を押し込んで熱硬化性樹脂12中に埋没し、導体パターン2のチップ接続端子2aに接続して半導体搭載用基板16上に半導体チップ8を搭載する。それから、導体パターン2ごとに金型で打ち抜いて、図3(G)に示すような半導体装置を得ていた。
特開2000−323620号公報
ところが、図4(A)および(G)に示す半導体装置では、銅箔11の裏面側に加熱によって接着性を発現する熱硬化性樹脂12を設けて2層シート13を形成する必要があり、さらにその2層シート13を両面フレキシブルプリント配線板4の、半導体チップ8を搭載する側にラミネートする必要があり、しかもその両面フレキシブルプリント配線板4を製造するためには、非常に多くの工程を必要とするから、工程数が多くなるとともに、材料も多く必要としてコスト高となる問題があった。
そこで、この発明の目的は、製造工程数が少なく、材料費も少なくて済む半導体装置またその製造方法を提供することにある。
かかる目的を達成すべく、この発明の第1の態様は、耐熱性を有するポリイミド等を用いた絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
その熱可塑性樹脂の表面に導体パターンを形成するとともに、その導体パターンのチップ接続端子を熱可塑性樹脂中に埋没して絶縁基板に押し当て、
そのチップ接続端子に、金めっき等の金属バンプを介してチップ電極を接続して下部を熱可塑性樹脂中に埋没した状態で半導体チップを絶縁基板上に搭載することを特徴とする、半導体装置である。
半導体チップには、熱可塑性樹脂中に埋没するエッジ部分にステップカットを設けるとよい。ステップカットは、半導体チップのエッジ部分に、そのエッジ部分が導体パターンに接触しないように階段状に切り欠いて設ける。
この発明の第2の態様は、耐熱性を有するポリイミド等を用いた絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
その熱可塑性樹脂の表面に導電体を設けてその導電体をエッチングすることにより導体パターンを形成し、
その導電パターンのチップ接続端子に、半導体チップのチップ電極に設ける、金めっき等の金属バンプを位置合わせし、
その半導体チップに熱と圧力とを加えて熱可塑性樹脂を軟化し、チップ接続端子とともに半導体チップを熱可塑性樹脂中に埋没してチップ接続端子を絶縁基板に押し当て、チップ接続端子に金属バンプを接合して半導体チップを絶縁基板上に搭載する、
ことを特徴とする、半導体装置の製造方法である。
導電体は、例えば、熱可塑性樹脂の表面にスパッタ層を形成して後、電解めっきを行って設ける。または、熱可塑性樹脂を介してラミネートして設ける。一方、導体パターンを形成して後、少なくともチップ接続端子の表面には、すずめっき、金めっき、ニッケル下地の金めっき、インジュウムめっきのいずれか1つのめっきを行うとよい。
この発明によれば、絶縁基板の表面に熱可塑性樹脂を設け、その表面に導体パターンを形成し、その導体パターンのチップ接続端子に半導体チップの金属バンプを位置合わせしてから、半導体チップに熱と圧力とを加えて熱可塑性樹脂を軟化し、チップ接続端子とともに半導体チップを熱可塑性樹脂中に埋没してチップ接続端子を絶縁基板に押し当て、チップ接続端子に金属バンプを接合して半導体チップを絶縁基板上に搭載するので、アンダーフィル材を半導体チップと絶縁基板間に充填する必要がなく、従来のような塗布ノズルを用いた封止樹脂の塗布を不要として、製造工程数が少なく、材料費も少なくて済む半導体装置またその製造方法を提供することができる。
請求項2に記載の発明によれば、半導体チップには、熱可塑性樹脂中に埋没するエッジ部分にステップカットを設けるので、半導体チップのエッジ部分が導体パターンに接触しないようにすることができる。
請求項6に記載の発明によれば、導体パターンを形成して後、少なくともチップ接続端子の表面にすずめっき、金めっき、ニッケル下地の金めっき、インジュウムめっきのいずれか1つのめっきを行うので、チップ接続端子の防錆を行い、チップ接続端子と金属バンプとの電気的な接続をより確実なものとすることができる。すずめっきの場合には、Au−Sn共晶接合を行うことを可能として、チップ接続端子と金属バンプとの接続のさらなる信頼性の向上を図ることができる。
以下、図面を参照しつつ、この発明の実施の最良形態について説明する。
図1(A)ないし(F)には、半導体装置の製造工程を示す。
図中符号20は、可撓性とともに耐熱性を有する長尺プラスチックフィルム製の絶縁基板であり、厚さが12.5〜50μmのポリイミドなどを使用する。例えば、宇部興産(株)製の商品名「ユーピレックス」や、東レ・デュポン(株)製の商品名「カプトン」などを用いる。
耐熱性を有する絶縁基板20の表面には、加熱により軟化して接着性を発現する熱可塑性樹脂21を設ける。熱可塑性樹脂21は、厚さが25〜50μm、好適には30〜40μmで、ガラス転移温度または熱変形温度300℃以下の熱可塑性ポリイミド接着フィルムを使用する。例えば三井東圧化学株式会社製の「LARC−TPIフィルム」などを用い、熱と圧力とを加えて絶縁基板20の表面にラミネートして形成する。
熱可塑性樹脂21の表面には、Ni−Cr合金のスパッタ層を形成して後、電解めっきを行って図1(A)に示すように導電体22を設け、基材23を形成する。または、熱可塑性樹脂21を介してラミネートして導電体22を設け、基材23を形成する。導電体22は、銅めっきにより例えば厚さ5〜12μmとし、好適には7〜9μmとする。それから、基材23の両側縁に、金型を用いて長さ方向に一定間隔置きに打ち抜いてパーフォレーション24をあける。
その後、導電体22の表面にフォトレジストを塗布して後、パーフォレーション24を用いて基材23を搬送位置決めしながら露光、現像を行ってから、エッチングし、そしてレジストを除去することにより、図1(B)に示すように導電体22で、チップ接続端子25aを有する導体パターン25を形成する。
次いで、導体パターン25の表面に、すずめっき、金めっき、ニッケル下地の金めっき、インジュウムめっきなどを行い、半導体チップとの電気的接続を良好とし、また防錆効果を高める。また必要に応じ、導体パターン25にチップ接続端子25aおよびその他の接続端子部分を除いて、印刷により、可撓性に優れたソルダーレジストを設け、導体パターン25を保護してフレキシブルプリント配線板27を形成する。このフレキシブルプリント配線板27のソルダーレジストを設ける工程は、めっき工程の前でも後でもよい。
それから、図1(C)に示すように、フレキシブルプリント配線板27を、所定の温度に設定した加熱ステージ28上にセットし、同じく所定の温度に設定したボンディングツール30で半導体チップ32を保持して、そのチップ電極に設けられた、金めっき等の金属バンプ33を導体パターン25のチップ接続端子25aに位置合わせし、ボンディングツール30を下降して半導体チップ32を介して熱と圧力を加え、金属バンプ33とチップ接続端子25aとを接続する。
その後、時間の経過とともに、ボンディングツール30の熱は、半導体チップ32から金属バンプ33およびチップ接続端子25aを介して熱可塑性樹脂21に伝わる。また、加熱ステージ28の熱は、絶縁基板20を介して熱可塑性樹脂21に伝わる。これにより、絶縁基板20は耐熱性のポリイミドを用いることから熱により軟化しないし、圧力により変形もしないが、熱可塑性樹脂21は軟化し、図1(D)に示すようにチップ接続端子25aとともに半導体チップ32の下部を熱可塑性樹脂21中に埋没してチップ接続端子25aを絶縁基板20に押し当て、チップ接続端子25aに金属バンプ33を確実に接合して電気的に確実に接続し、半導体チップ32を絶縁基板20上に搭載してフレキシブルプリント配線板27に実装する。
この後、ボンディングツール30を上昇してフレキシブルプリント配線板27を搬送し、図1(E)に示すように半導体チップ搭載領域を加熱ステージ28から離し、熱可塑性樹脂21の温度を下げる。そして、熱可塑性樹脂21を硬化するとともに、その線膨張係数に従って収縮する。これにより、チップ接続端子25aと金属バンプ33との接合部には、絶えずそれらを圧接する力が働くようになっており、常に高い信頼性を確保することができる。
ところで、熱可塑性樹脂21の材料は、ガラス転移温度が250℃程度の熱可塑性ポリイミド材を用いた場合、加熱ステージ28の温度は300〜500℃、ボンディングツール30の温度も同じく300〜500℃程度が好ましい。例えば、加熱ステージ28の温度を320℃、ボンディングツール30の温度を340℃とする。
また、チップ接続端子25aに施すめっきをすずめっきに限定した場合、加熱ステージ28の温度を300〜500℃、ボンディングツール30の温度を400〜500℃程度にすることで、金属バンプ33と、すずめっきされたチップ接続端子25aとの接合をAu−Sn共晶接合にすることができる。
このAu−Sn共晶接合にした場合にも、ボンディングツール30と加熱ステージ28を引き離すことにより熱可塑性樹脂21の温度が下がり、線膨張係数に従って収縮することから、同様にチップ接続端子25aと金属バンプ33との接合部には、絶えずそれらを圧接する力が働くようになっており、常に高い信頼性を確保することができる。
さて、以上のような構成とすると、半導体チップ32のエッジ部分が導体パターン25に接触するおそれがある。このため、図示例では、半導体チップ32の、熱可塑性樹脂21中に埋没するエッジ部分に、ステップカット35を設ける。ステップカット35は、半導体ウエハを切断して半導体チップ32にする段階で、エッジ部分が導体パターンに接触しないようにエッジ部分を階段状に切り欠いて形成する。
上述したとおり、図1に示す製造方法によれば、絶縁基板20の表面に熱可塑性樹脂21を設け、その表面に導体パターン25を形成し、その導体パターン25のチップ接続端子25aに半導体チップ32の金属バンプ33を位置合わせしてから、半導体チップ32に熱と圧力とを加えて熱可塑性樹脂21を軟化し、チップ接続端子25aとともに半導体チップ32を熱可塑性樹脂21中に埋没してチップ接続端子25aを絶縁基板20に押し当て、チップ接続端子25aに金属バンプ33を接合して半導体チップ32を絶縁基板20上に搭載する。そこで、アンダーフィル材を半導体チップ32と絶縁基板20間に充填する必要がなく、従来のような塗布ノズルを用いた封止樹脂の塗布を不要として、製造工程数が少なく、材料費も少なくて済む。
そして、半導体チップ32を実装したフレキシブルプリント配線板27は、最後に単位ごとに金型などで打ち抜いて、図1(F)に示すような半導体装置を得る。
よって、図1(F)に示す半導体装置は、耐熱性を有する絶縁基板20の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂21を設け、その熱可塑性樹脂21の表面に導体パターン25を形成するとともに、その導体パターン25のチップ接続端子25aを熱可塑性樹脂21中に埋没して絶縁基板20に押し当て、そのチップ接続端子25aに金属バンプ33を介してチップ電極を接続して下部を熱可塑性樹脂21中に埋没した状態で半導体チップ32を絶縁基板20上に搭載する。
(A)ないし(F)は、この発明による半導体装置の製造工程図である。 (A)ないし(E)は、COF実装方式を用いる、従来の半導体装置の製造工程図である。 (A)ないし(G)は、従来の別の半導体装置の製造工程図である。 (A)ないし(G)は、従来のさらに別の半導体装置の製造工程図である。
符号の説明
20 絶縁基板
21 熱可塑性樹脂
22 導電体
23 基材
25 導体パターン
25a チップ接続端子
27 フレキシブルプリント配線板
28 加熱ステージ
30 ボンディングツール
32 半導体チップ
33 金属バンプ
35 ステップカット

Claims (6)

  1. 耐熱性を有する絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
    その熱可塑性樹脂の表面に導体パターンを形成するとともに、その導体パターンのチップ接続端子を前記熱可塑性樹脂中に埋没して前記絶縁基板に押し当て、
    そのチップ接続端子に金属バンプを介してチップ電極を接続して下部を前記熱可塑性樹脂中に埋没した状態で半導体チップを前記絶縁基板上に搭載する、
    ことを特徴とする、半導体装置。
  2. 前記半導体チップの、前記熱可塑性樹脂中に埋没するエッジ部分にステップカットを設けることを特徴とする、請求項1に記載の半導体装置。
  3. 耐熱性を有する絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
    その熱可塑性樹脂の表面に導電体を設けてその導電体をエッチングすることにより導体パターンを形成し、
    その導電パターンのチップ接続端子に、半導体チップのチップ電極に設ける金属バンプを位置合わせし、
    その半導体チップに熱と圧力とを加えて前記熱可塑性樹脂を軟化し、前記チップ接続端子とともに前記半導体チップを熱可塑性樹脂中に埋没して前記チップ接続端子を前記絶縁基板に押し当て、前記チップ接続端子に前記金属バンプを接合して前記半導体チップを前記絶縁基板上に搭載する、
    ことを特徴とする、半導体装置の製造方法。
  4. 前記熱可塑性樹脂の表面にスパッタ層を形成して後、電解めっきを行って前記導電体を設けることを特徴とする、請求項3に記載の半導体装置の製造方法。
  5. 前記熱可塑性樹脂を介してラミネートして前記導電体を設けることを特徴とする、請求項3に記載の半導体装置の製造方法。
  6. 前記導体パターンを形成して後、少なくとも前記チップ接続端子の表面にすずめっき、金めっき、ニッケル下地の金めっき、インジュウムめっきのいずれか1つのめっきを行うことを特徴とする、請求項3ないし5のいずれかに記載の半導体装置の製造方法。
JP2005205341A 2005-07-14 2005-07-14 半導体装置、およびその製造方法 Expired - Fee Related JP4657840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205341A JP4657840B2 (ja) 2005-07-14 2005-07-14 半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205341A JP4657840B2 (ja) 2005-07-14 2005-07-14 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007027305A true JP2007027305A (ja) 2007-02-01
JP4657840B2 JP4657840B2 (ja) 2011-03-23

Family

ID=37787708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205341A Expired - Fee Related JP4657840B2 (ja) 2005-07-14 2005-07-14 半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP4657840B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030007B2 (en) 2009-10-14 2015-05-12 Fujitsu Limited Semiconductor device and manufacturing method thereof
US9450197B2 (en) 2014-08-08 2016-09-20 Samsung Display Co., Ltd. Flexible display apparatus
CN112575297A (zh) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 成膜装置及埋入处理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62270393A (ja) * 1986-05-20 1987-11-24 株式会社東芝 Icカ−ド及びその製造方法
JPH04111437A (ja) * 1990-08-31 1992-04-13 Toshiba Corp プラスチックス封止半導体装置
JPH1116955A (ja) * 1997-06-20 1999-01-22 Sumitomo Metal Mining Co Ltd Tab用テープおよびその製造方法、ならびにtabテープを用いた半導体パッケージ
JPH11103158A (ja) * 1997-09-26 1999-04-13 Olympus Optical Co Ltd プリント配線板へのフリップチップ実装方法および実装構造
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2003031615A (ja) * 2001-07-16 2003-01-31 Hitachi Ltd 半導体装置の実装構造体及び実装方法
JP2005150649A (ja) * 2003-11-20 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62270393A (ja) * 1986-05-20 1987-11-24 株式会社東芝 Icカ−ド及びその製造方法
JPH04111437A (ja) * 1990-08-31 1992-04-13 Toshiba Corp プラスチックス封止半導体装置
JPH1116955A (ja) * 1997-06-20 1999-01-22 Sumitomo Metal Mining Co Ltd Tab用テープおよびその製造方法、ならびにtabテープを用いた半導体パッケージ
JPH11103158A (ja) * 1997-09-26 1999-04-13 Olympus Optical Co Ltd プリント配線板へのフリップチップ実装方法および実装構造
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2003031615A (ja) * 2001-07-16 2003-01-31 Hitachi Ltd 半導体装置の実装構造体及び実装方法
JP2005150649A (ja) * 2003-11-20 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030007B2 (en) 2009-10-14 2015-05-12 Fujitsu Limited Semiconductor device and manufacturing method thereof
US9450197B2 (en) 2014-08-08 2016-09-20 Samsung Display Co., Ltd. Flexible display apparatus
CN112575297A (zh) * 2019-09-27 2021-03-30 芝浦机械电子装置株式会社 成膜装置及埋入处理装置

Also Published As

Publication number Publication date
JP4657840B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
JP6103055B2 (ja) 樹脂多層基板の製造方法
EP1104017B1 (en) Method of flip-chip mounting a semiconductor chip to a circuit board
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US7080445B2 (en) Method for connecting printed circuit boards and connected printed circuit boards
JP2006165175A (ja) 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JPH10303252A (ja) 半導体装置
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
JP2010239022A (ja) フレキシブルプリント配線基板及びこれを用いた半導体装置
JP2005166012A (ja) Rfidタグの製造方法
US20050218491A1 (en) Circuit component module and method of manufacturing the same
KR20070068268A (ko) 배선 기판의 제조 방법
JP2014146650A (ja) 配線基板およびその製造方法
US10356909B1 (en) Embedded circuit board and method of making same
JP4657840B2 (ja) 半導体装置、およびその製造方法
CN103004294A (zh) 电子部件的表面安装方法以及安装有电子部件的基板
JP2002290028A (ja) プリント配線基板の接続方法及び接続構造
JP2005317901A (ja) 回路部品モジュールおよびその製造方法
JPH11102938A (ja) Tab用テープキャリア及びその製造方法
JP3948250B2 (ja) プリント配線基板の接続方法
JP4227130B2 (ja) 一対の樹脂基板に形成された導電性薄膜の接合方法
JP4069588B2 (ja) テープキャリア及びそれを用いた半導体装置
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP4755151B2 (ja) 電気接続装置
JP3889710B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees