JPS62270393A - Ｉｃカ−ド及びその製造方法 - Google Patents

Ｉｃカ−ド及びその製造方法

Info

Publication number
JPS62270393A
JPS62270393A JP61115585A JP11558586A JPS62270393A JP S62270393 A JPS62270393 A JP S62270393A JP 61115585 A JP61115585 A JP 61115585A JP 11558586 A JP11558586 A JP 11558586A JP S62270393 A JPS62270393 A JP S62270393A
Authority
JP
Japan
Prior art keywords
chip
card
resin
conductive
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61115585A
Other languages
English (en)
Other versions
JPH074995B2 (ja
Inventor
正之 大内
洋 大平
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61115585A priority Critical patent/JPH074995B2/ja
Priority to DE8787302805T priority patent/DE3782972T2/de
Priority to EP87302805A priority patent/EP0246744B1/en
Priority to KR1019870004878A priority patent/KR900003803B1/ko
Publication of JPS62270393A publication Critical patent/JPS62270393A/ja
Priority to US07/403,772 priority patent/US4931853A/en
Priority to US07/508,649 priority patent/US4997791A/en
Publication of JPH074995B2 publication Critical patent/JPH074995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔発明の目的］ （産業上の利用分野） 本発明はＩＣカード及びその製造方法に関する。
（従来の技術） カード状基体中にＩｃチップを埋設したＩＣカードの製
造方法として、熱可塑性樹脂シートからなるコアシート
中にＩＣカードを埋設し、該シート表面にＩＣチップの
ＴＬｆｆｌと接続される導体パターンを形成する方法が
、本発明者らによって提案されている（特願昭５９−１
９６２０１３号）。この方法によれば、ＩＣチップ上の
１！極と導体パターンとを直接接続できるため、ワイヤ
ボンディング法を用いた場合のループハイドのような、
カードの厚さを増大させる要因が少なく、ＩＣカードの
１型化を容易に達成することができる。
ところが、この方法により得られるＩＣカードにおいて
は、ＩＣチップの表面とコアシー１−の表面とが面一と
なるので、導体パターンはＩＣチップ上の電極に至る部
分てＩＣチップの表面と接触する。ＩＣチップの表面は
樹脂のパッシベーション膜により被覆されているため、
導体が接触しても通常は問題ないが、導体パターンの接
触部分でパッシベーション膜が欠落していると、この部
分で導体パターンとＩＣチップとの電気的短絡が生じる
ことになる。
（発明が解決しようとする問題点） このようにＩＣチップ上の電極とカード状基体上の導体
パターンとを直接接触させる形式のＩＣカードでは、Ｉ
Ｃチップと導体パターンとの電気的短絡が生じ易く、信
頼性に欠けるという問題があった。
本発明の目的は、薄型化に適した構造であって、しかも
ＩＣチップ上の電極とカード状基体における導体パター
ンとを不要な電気的短絡を伴なうことなく良好に接続す
ることができるＩＣカード及びその製造方法を提供する
ことにある。
［発明の構成］ 〈問題点を解決するための手段） 本発明に係るＩＣカードは、ＩＣチップの電極上に導電
性突起物を形成し、この導電性突起物の頂部がコアシー
トの表面と面一に露出するように、ＩＣチップをコアシ
ート及び該コアシートを両側から挟むカバーシートから
なるカード状基体中に埋設して、コアシートの表面上に
形成される導体パターンを該導電性突起物に接続するよ
うにしたことを特徴とする。
また、本発明においては上記構成のＩＣカードを製造す
るに際し、まずＩＣチップのＮ極上に導電性突起物を形
成し、このＩｃチップをそれより厚いコアシートとなる
熱可塑性樹脂シートの開口部中に挿入した後、この熱可
塑性樹脂シートを加熱および加圧によって塑性変形させ
ることにより、導電性突起物の頂部が該熱可塑性樹脂シ
ートの表面と面一に露出するようにＩＣチップを該熱可
塑性シート中に埋設させ、次いで該熱可塑性樹脂シート
の表面上に導電性突起物に接続される導体パターンを形
成する。
（作用） ＩＣチップの′Ｒ電極上形成した導電性突起物の頂部が
コアシートの表面と面一の状態で露出するようにＩＣチ
ップを埋設すると、導電性突起物の周辺のＩＣチップ表
面、つまりＩＣチップ表面の周縁部はカード状基体の構
成材料、例えば熱可塑性樹脂によって被覆される。従っ
て、導体パターンを形成した状態において、ＩＣチップ
表面のパッシベーション膜が欠落していたとしても、カ
ード状基体の構成材料を介してＩＣチップ表面と導体パ
ターンとの電気的絶縁が確保される。
（実施例） 第１図は本発明の一実施例に係るＩＣカードの要部構成
を示す断面図である。
第１図において、コアシート１は熱可塑性樹脂シート、
例えば岸さ０．３２ｍポリカーボネート樹脂シート（帝
人社製パンライト）であり、この例では２つの開口部２
を有する。これらの開口部２内にコアシート１より薄い
、例えば厚さ０．２９ＨのＩＣチップ３が配置されてい
る。ＩＣチップ３はその電極上に導電性突起物４が形成
されたもので、この導電性突起物４の頂部がコアシート
１の表面と面一に露出している。そして、コアシート１
上に導体パターン５が形成され、該導体パターン５が一
部で導電性突起物４の頂部に接触することにより、導体
パターン５とＩＣチップ３の電極との電気的接続がなさ
れている。また、図示してないがコアシート１の両面側
にさらにカバーシートが配置されている。
このように構成されたＩＣカードにおいては、ＩＣチッ
プ３上の電極と導体パターン５とがワイヤを介すること
なく接続されているため、ＩＣカード全体の厚さを簿く
することができる。また、導体バター・ン５とＩＣチッ
プ３０表面との間に、コアシート１の構成材料である絶
縁性の熱可塑性樹脂が介在しているため、ＩＣチップ３
の表面にコーティングされているパッシベーション膜に
欠落があっても、その欠落部を通してＩＣチップ３と導
体パターン５との電気的短絡が生じることはない。
次に、本発明に基づくＩＣカードの製造方法の実施例に
ついて、第２図を参照して説明する。まず、第２図（ａ
）に示すようにＩＣチップ３の電極上に導電性突起物４
を形成する。導電性突起物４の材質は、後の工程での加
圧に際してＩＣチップ３を破壊しないようにするため、
ＩＣチップ３の構成材料であるシリコンよりもｒａ度の
小ざい材質、例えば遷移金属単体、すなわちＡＬＩ、　
（：ｕ。
ＡＱ、Ａｊ２．Ｚｎ、Ｐｄ、Ｓｎ、Ｏｓ、ｐｔ。
Ｉｒから選択した一種が、低融点合金、すなわちＰｄ、
Ｓｎ、ｔ　ｎ、Ａｇ、Ｇａ、Ａｕ、Ｂ　ｉ　。
Ｔｅ、Ｇｅ、Ｓｂから選択した少なくとも二種を含む合
金を用いることが望ましい。
導電性突起物４の形成法としては、材質が前者の場合は
ポールボンディング、メッキ、真空蒸着。
スパッタリング，イオンプレーティング，レーザ成長、
転写のいずれかを用いればよく、また後者の場合は低融
点合金の融液中にＩＣチップを超音波をかけながらディ
ッピングする方法を用いればよい。また、導電性突起物
４としては金属と樹脂と複合材料を用いてもよく、例え
ばエポキシ樹脂に銀粉を混練してペースト状にしたもの
をＩＣチップ３の電極上にディスペンスすればよい。
さらに、導電性突起物４の高さ、すなわちＩＣチップ３
の表面から導電性突起物４の頂部までの高さは、コアシ
ート１である熱可塑性樹脂フィルムの厚さくこの例では
０．３２ａｉ）からＩＣチップ３の厚さくこの例では０
．２９ｍ＋）を減じた寸法、つまり３０μｍ以上が望ま
しい。本実施例ではＡｕを用いたポールボンディングを
ＩＣチップｓ上の電極に対して行なった後、ワイヤ部分
を切断してＡｕボール部分のみを電極上に残し、ｓＮ性
突起物４とした。この導電性突起物４の高さは５０μｍ
であった。
次に、第２図（ｂ）に示すようにＩＣチップ３を挿入す
るための、ＩＣチップ３の外形寸法より若干大きい開口
部２を有するコアシート１となる熱可塑性樹脂シートを
用意し、その開口部２に第２図（ａ）のように導電性突
起物４が形成されたＩＣチップ３を挿入する。熱可塑性
樹脂シートとしては前記ポリカーボネート樹脂のほか、
塩化ビニル樹脂、塩化ビニル−酢酸ビニル共重合体樹脂
。
ポリスルフォン樹脂、ポリエチレンテレフタレート樹脂
、ポリエーテルケトン樹脂、ポリメチルペンテン樹脂，
ポリアリレート樹脂、ポリエーテルスルフォン樹脂、ポ
リエーテルイミド樹脂、ポリフェニレンスルフィド樹脂
、ＡＢＳ樹脂等を用いることもできる。このようにＩＣ
チップ３をコアシート１の開口部２に挿入した状態では
、ＩＣチップ３の裏面をコアシート１の裏面と面一にし
た場合、導電性突起物４はコアシート１の表面より０、
．０２Ｍ突出している。
次に、第２図（Ｃ）に示すように加熱加圧盤６を用いて
、全体を加熱および加圧する。この場合、コアシート１
となるポリカーボネート樹脂の樹脂温度を２００℃、樹
脂圧を２０に９　ｆ　／　ｃｉとすると、ポリカーボネ
ート樹脂は塑性変形して開口部２の隙間を埋める形とな
ってＩＣチップ３を保持すると共に、ＩＣチップ３の表
面の周縁部（電極の周辺）をも被覆するようになる。こ
のとき、導電性突起物４も加熱加圧盤６により押圧され
て塑性変形し、頂部がコアシート１の表面（ＩＣチップ
３の表面を？！！覆している部分の表面）と面一の状態
となり、かつその頂部表面は露出する。なお、導電性突
起物４の高さをコアシート１である熱可塑性樹脂フィル
ムの厚さからＩＣチップ３の厚さを減じた寸法と等しく
なるように導電性突起物４を予め加圧して潰しておいて
も、同様の結果が得られる。
次に、第２図（ＣＩ）に示すようにコアシート１上に、
導電性突起物４に一部が接触するような導体パターン５
を形成する。導体パターン５の形成法としては、例えば
１ｔ４１中にＡｕ、Ａａ、Ｃｕ。
Ｐｔ、Ｎ　ｉ、Ｓｎ、Ｗ、Ｍｏ、Ｐｄ、Ｓ　ｉＣ，Ｃ。
ＲｕＯ２等の今風粉末または合金０末あるいは金属酸化
物粉末を混練させてなる導電性ペーストを用い、印刷に
より形成することができる。樹脂中に混練させる粉末の
種類によって異なるが、例えばＡＱの場合、７０Ｗｔ　
、％以上の含有率で良好な導電性を示す。本実施例では
ポリカーボネート樹脂中にＡｇの粉末（ＴＣＧ−１，速
力化学社製）を９ｏｗｔ、％の含有比で混練させたＡＣ
Ｉペーストを用いてスクリーン印刷により導体パターン
５を形成した。他の材料の粉末を用いる場合も、導電性
を示す程度に樹脂に粉末を含有させればよい。
導体パターン６の他の形成法としては、Ａｕ＋Ａｏ、Ｃ
ｕ、Ｐｔ、Ｎ　ｉ、Ｓｎ、Ｗ、Ｍｏ、Ｐｄ等の金属を真
空蒸着法、スパッタリング法、またはＲＴｌ解メッキ法
により形成した後、フォトリソグラフィ法により所定パ
ターンに形成してもよい。
第２図（ｄ）までの工程終了後、コアシート１の表裏面
にコアシート１と同様の熱可塑性樹脂シート（ポリカー
ボネート樹脂）からなるカバーシートを配置し、加熱お
よび加圧することによりコアシート１および導体パター
ン５と融着させ、さらに外形の打抜き加工をすることに
より、ＩＣカードを完成させた。
こうして作製されたＩＣカードに対して電気的試験を施
したところ、良好な動作が得られ、かつ信頼性も十分で
あることが確認された。
［発明の効果コ 本発明によれば、薄型化が容易に達成でき、またＩＣチ
ップ上の電極と導体パターンとをＩＣチップ表面と導体
パターンとの電気的短絡を生じることなく良好に接続す
ることができ、信頼性の高いＩＣカード及びその製造方
法を提供することができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係るＩＣカードの要部構成
を示す断面図、第２図（ａ）〜（ｄ）は本発明の一実施
例に係るＩＣカードの製造方法を説明するための工程図
である。 １・・・コアシート（熱可塑性樹脂シート）、２・・・
開口部、３・・・ＩＣチップ、４・・・導電性突起物、
５・・・導体パターン、６・・・加熱加圧盤。

Claims (1)

  1. 【特許請求の範囲】 （１）コアシート及び該コアシートを両側から挟むカバ
    ーシートからなる絶縁性のカード状基体中にＩＣチップ
    を実装してなるＩＣカードにおいて、前記ＩＣチップの
    電極上に導電性突起物が形成され、この導電性突起物の
    頂部が前記コアシートの表面と面一に露出するように前
    記ＩＣチップが前記カード状基体中に埋設されるととも
    に、前記コアシートの表面上に前記導電性突起物に接続
    される導体パターンが形成されていることを特徴とする
    ＩＣカード。 （２）コアシート及び該コアシートを両側から挟むカバ
    ーシートからなる絶縁性のカード状基体中にＩＣチツプ
    を実装してなるＩＣカードの製造方法において、 前記ＩＣチップの電極上に導電性突起物を形成する工程
    と、 この導電性突起物が形成されたＩＣチップを開口部を有
    し、かつ該ＩＣチップより厚い前記コアシートとなる熱
    可塑性樹脂シートの該開口部中に挿入する工程と、 この熱可塑性樹脂シートを加熱および加圧によって塑性
    変形させることにより、前記導電性突起物の頂部が該熱
    可塑性樹脂シートの表面と面一に露出するように前記Ｉ
    Ｃチップを該熱可塑性シート中に埋設する工程と、 この熱可塑性樹脂シートの表面上に前記導電性突起物に
    接続される導体パターンを形成する工程とを備えたこと
    を特徴とするＩＣカードの製造方法。 （３）前記導電性突起物は前記ＩＣチップの構成材料よ
    りも硬度の小さい材質からなることを特徴とする特許請
    求の範囲第２項記載のＩＣカードの製造方法。 （４）前記導電性突起物はＡｕ，Ｃｕ，Ａｇ，Ａｌ，Ｚ
    ｎ，Ｐｄ，Ｓｎ，Ｏｓ，Ｐｔ，Ｉｒから選択した一種か
    らなることを特徴とする特許請求の範囲第３項記載のＩ
    Ｃカードの製造方法。（５）前記導電性突起物はＰｄ，
    Ｓｎ，Ｉｎ，Ａｇ，Ｇａ，Ａｕ，Ｂｉ，Ｔｅ，Ｇｅ，Ｓ
    ｂから選択した少なくとも二種を含む合金からなること
    を特徴とする特許請求の範囲第３項記載のＩＣカードの
    製造方法。 （６）前記導電性突起物は金属と樹脂との複合材料から
    なることを特徴とする特許請求の範囲第３項記載のＩＣ
    カードの製造方法。 （７）前記導電性突起物はボールボンディング，メッキ
    ，真空蒸着，スパッタリング，イオンプレーティング，
    レーザ成長，転写，ディッピング，ディスペンスのいず
    れかの方法により形成されることを特徴とする特許請求
    の範囲第２項記載のＩＣカードの製造方法。 （８）前記ＩＣチップの表面から前記導電性突起物の頂
    部までの高さは、前記熱可塑性樹脂フィルムの厚さから
    前記ＩＣチップの厚さを減じた寸法と等しいかまたはそ
    れ以上であることを特徴とする特許請求の範囲第２項記
    載のＩＣカードの製造方法。 （９）前記熱可塑性樹脂フィルムはポリカーボネート樹
    脂，塩化ビニル樹脂，塩化ビニル−酢酸ビニル共重合体
    樹脂，ポリスルフォン樹脂，ポリエチレンテレフタレー
    ト樹脂，ポリエーテルケトン樹脂，ポリメチルペンテン
    樹脂，ポリアリレート樹脂，ポリエーテルスルフォン樹
    脂，ポリエーテルイミド樹脂，ポリフェニレンスルフィ
    ド樹脂，ＡＢＳ樹脂から選択した一種からなることを特
    徴とする特許請求の範囲第２項記載のＩＣカードの製造
    方法。 （１０）前記導体パターンは樹脂中にＡｕ，Ａｇ，Ｃｕ
    ，Ｐｔ，Ｎｉ，Ｓｎ，Ｗ，Ｍｏ，Ｐｄ，ＳｉＣ，Ｃ，Ｒ
    ｕＯ＿２等の金属粉末または合金粉末あるいは金属酸化
    物粉末を混練させてなる導電性ペーストを用いて印刷に
    より形成されることを特徴とする特許請求の範囲第２項
    記載のＩＣカードの製造方法。 （１１）前記導体パターンはＡｕ，Ａｇ，Ｃｕ，Ｐｔ，
    Ｎｉ，Ｓｎ，Ｗ，Ｍｏ，Ｐｄ等の金属を真空蒸着法，ス
    パッタリング法，または無電解メッキ法により形成した
    後、フォトリソグラフィ法により所定パターンに形成さ
    れることを特徴とする特許請求の範囲第２項記載のＩＣ
    カードの製造方法。
JP61115585A 1986-05-20 1986-05-20 Ｉｃカ−ド及びその製造方法 Expired - Fee Related JPH074995B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61115585A JPH074995B2 (ja) 1986-05-20 1986-05-20 Ｉｃカ−ド及びその製造方法
DE8787302805T DE3782972T2 (de) 1986-05-20 1987-03-31 Ic-karte und verfahren zur herstellung derselben.
EP87302805A EP0246744B1 (en) 1986-05-20 1987-03-31 Ic card and method of manufacturing the same
KR1019870004878A KR900003803B1 (ko) 1986-05-20 1987-05-18 Ic카드 및 그 제조방법
US07/403,772 US4931853A (en) 1986-05-20 1989-09-06 IC card and method of manufacturing the same
US07/508,649 US4997791A (en) 1986-05-20 1990-04-13 IC card and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61115585A JPH074995B2 (ja) 1986-05-20 1986-05-20 Ｉｃカ−ド及びその製造方法

Publications (2)

Publication Number Publication Date
JPS62270393A true JPS62270393A (ja) 1987-11-24
JPH074995B2 JPH074995B2 (ja) 1995-01-25

Family

ID=14666233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61115585A Expired - Fee Related JPH074995B2 (ja) 1986-05-20 1986-05-20 Ｉｃカ−ド及びその製造方法

Country Status (5)

Country Link
US (2) US4931853A (ja)
EP (1) EP0246744B1 (ja)
JP (1) JPH074995B2 (ja)
KR (1) KR900003803B1 (ja)
DE (1) DE3782972T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027305A (ja) * 2005-07-14 2007-02-01 Shindo Denshi Kogyo Kk 半導体装置、およびその製造方法
JP2009022006A (ja) * 2007-07-10 2009-01-29 Siemens Medical Solutions Usa Inc 改良形超音波トランスデューサ、バッキングおよびバッキング作製方法
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2625067A1 (fr) * 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
DE68912426T2 (de) * 1988-06-21 1994-05-11 Gec Avery Ltd Herstellung von tragbaren elektronischen Karten.
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
FR2672427A1 (fr) * 1991-02-04 1992-08-07 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire.
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JPH06122297A (ja) * 1992-08-31 1994-05-06 Sony Chem Corp Ｉｃカード及びその製造方法
EP0591862B1 (en) * 1992-10-02 1999-05-26 Matsushita Electric Industrial Co., Ltd. A semiconductor device, an image sensor device, and methods for producing the same
KR0137398B1 (ko) * 1992-10-23 1998-04-29 모리시타 요이찌 완전밀착형 이미지센서 및 유닛 그리고 그 제조방법
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
DE59502482D1 (de) * 1994-11-03 1998-07-16 Fela Holding Ag Basis Folie für Chip Karte
US5952713A (en) * 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
FR2735284B1 (fr) * 1995-06-12 1997-08-29 Solaic Sa Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
DE19528730A1 (de) * 1995-08-04 1997-02-06 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Datenträgers
US6036099A (en) 1995-10-17 2000-03-14 Leighton; Keith Hot lamination process for the manufacture of a combination contact/contactless smart card and product resulting therefrom
US6441736B1 (en) 1999-07-01 2002-08-27 Keith R. Leighton Ultra-thin flexible durable radio frequency identification devices and hot or cold lamination process for the manufacture of ultra-thin flexible durable radio frequency identification devices
US5817207A (en) * 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
US6412701B1 (en) * 1997-05-19 2002-07-02 Hitachi Maxell, Ltd. Flexible IC module and method of its manufacture, and method of manufacturing information carrier comprising flexible IC module
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6208019B1 (en) * 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
US6241153B1 (en) * 1998-03-17 2001-06-05 Cardxx, Inc. Method for making tamper-preventing, contact-type, smart cards
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
FR2790849B1 (fr) 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
JP3517374B2 (ja) * 1999-05-21 2004-04-12 新光電気工業株式会社 非接触型ｉｃカードの製造方法
FR2794266B1 (fr) 1999-05-25 2002-01-25 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
FR2794265B1 (fr) * 1999-05-25 2003-09-19 Gemplus Card Int Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
WO2001005602A1 (fr) * 1999-07-21 2001-01-25 Ibiden Co., Ltd. Carte a circuit imprime et son procede de fabrication
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
DE10016715C1 (de) * 2000-04-04 2001-09-06 Infineon Technologies Ag Herstellungsverfahren für laminierte Chipkarten
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6545227B2 (en) 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20070007983A1 (en) * 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
BRPI0520452A2 (pt) * 2005-03-23 2009-05-12 Cardxx Inc método para fabricar um cartão inteligente avançado ou dispositivo similar
US20070023889A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Copper substrate with feedthroughs and interconnection circuits
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7514290B1 (en) * 2008-04-24 2009-04-07 International Business Machines Corporation Chip-to-wafer integration technology for three-dimensional chip stacking
TW201136468A (en) * 2010-04-06 2011-10-16 Chung-Cheng Wang A printing circuit board and being used
US9627338B2 (en) 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2102421C3 (de) * 1971-01-19 1979-09-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer strukturierten metallischen Schicht auf einem keramischen Grundkörper
JPS5230184A (en) * 1975-09-02 1977-03-07 Sharp Corp Semiconductor device
US4214904A (en) * 1978-12-12 1980-07-29 The United States Of America As Represented By The Secretary Of The Air Force Gold-tin-silicon alloy for brazing silicon to metal
JPS577142A (en) * 1980-06-16 1982-01-14 Toshiba Corp Marking method of resin-sealed semiconductor device
JPS577147A (en) * 1980-06-17 1982-01-14 Citizen Watch Co Ltd Mounting construction of semiconductor device
FR2489043A1 (fr) * 1980-08-20 1982-02-26 Thomson Csf Embase de boitier d'encapsulation et procede de report d'un composant sur cette embase
FR2492164B1 (fr) * 1980-10-15 1987-01-23 Radiotechnique Compelec Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs
DE8122540U1 (de) * 1981-07-31 1983-01-13 Philips Patentverwaltung Gmbh, 2000 Hamburg "informationskarte mit integriertem baustein"
JPS58173790A (ja) * 1982-04-06 1983-10-12 シチズン時計株式会社 表示装置と半導体装置の接続構造
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
JPS6175488A (ja) * 1984-09-19 1986-04-17 Toshiba Corp Ｉｃカ−ドの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027305A (ja) * 2005-07-14 2007-02-01 Shindo Denshi Kogyo Kk 半導体装置、およびその製造方法
JP2009022006A (ja) * 2007-07-10 2009-01-29 Siemens Medical Solutions Usa Inc 改良形超音波トランスデューサ、バッキングおよびバッキング作製方法
JPWO2014006787A1 (ja) * 2012-07-04 2016-06-02 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ

Also Published As

Publication number Publication date
EP0246744B1 (en) 1992-12-09
JPH074995B2 (ja) 1995-01-25
DE3782972D1 (de) 1993-01-21
US4997791A (en) 1991-03-05
KR880014641A (ko) 1988-12-24
DE3782972T2 (de) 1993-04-29
KR900003803B1 (ko) 1990-05-31
EP0246744A3 (en) 1989-06-14
US4931853A (en) 1990-06-05
EP0246744A2 (en) 1987-11-25

Similar Documents

Publication Publication Date Title
JPS62270393A (ja) Ｉｃカ−ド及びその製造方法
TW444288B (en) Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
TWI380500B (en) Integrated circuit device having antenna conductors and the mothod for the same
IE52529B1 (en) Method of simultaneously manufacturing multiple electrical connections between two elements
US6614113B2 (en) Semiconductor device and method for producing the same
JPH0558679B2 (ja)
WO1999004419A1 (fr) Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
TW200537627A (en) Semiconductor device and method of manufacturing the semiconductor device
TW456008B (en) Flip chip packaging process with no-flow underfill method
JP3639515B2 (ja) Ｍｏｓｆｅｔの実装構造の製造方法
TW200908833A (en) Metal plugged substrates with no adhesive between metal and polyimide
JPS5831548A (ja) 情報カ−ド
JPH0158864B2 (ja)
JP3398319B2 (ja) 半導体装置及びその製造方法
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP4305372B2 (ja) テープキャリア及びその製造方法、並びに半導体装置の製造方法
JPS6386322A (ja) 導電異方性接着剤シ−ト
JPH0590465A (ja) 半導体装置
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
EP0946086A1 (en) Plated leadframes with cantilever leads
JPS6231497B2 (ja)
JP3494357B2 (ja) 半導体装置
CN212934598U (zh) 一种封装基板和封装体
JP2005070915A (ja) 複合ｉｃカードと複合ｉｃカードの製造方法
US3950843A (en) Continuous film transistor fabrication process

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees