JP3864029B2 - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3864029B2 JP3864029B2 JP2000084406A JP2000084406A JP3864029B2 JP 3864029 B2 JP3864029 B2 JP 3864029B2 JP 2000084406 A JP2000084406 A JP 2000084406A JP 2000084406 A JP2000084406 A JP 2000084406A JP 3864029 B2 JP3864029 B2 JP 3864029B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor
- electrode
- semiconductor package
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に用いられ、電源回路等の発熱量の大きな半導体の放熱特性の向上を図ることができる半導体のパッケージ及び半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の回路形成において半導体は不可欠な部品であり、その実装形態も種々検討、使用されている。従来の技術として、図8に示すようなパッケージ形態で、取り扱いと実装をしやすくしたものが用いられている。
【0003】
以下、図面を参照しながら、上述した従来の方法の一例について説明する。
【0004】
図8は従来の半導体パッケージの形態の断面を示すものである。
【0005】
半導体1は片面に上側のa電極2と上側のb電極3を、他の全面に下電極5を有している。回路基板7は両面に所定の回路パターンを有しており、両面の間はスルーホール導体(図示せず)により接合され、両面で一つの回路を形成している。さらに、回路基板には他の電気回路と接続するための接続体として回路パターンに金、銀、銅、又は、半田を主材料とするボール8を接合して、他の電気回路と接続しやすくしているものもある。
【0006】
これらの半導体1と回路基板7を接合して半導体パッケージとするが、まず、下電極5は、半田6によって回路基板7の回路パターンに接合される。下電極5と回路パターンの接合は半田6以外に導電ペースト、金を用いることもある。
【0007】
一方、上側のa電極2と上側のb電極3は一般的には、金線又はアルミ線4を用いてワイヤボンディング法で回路パターンにそれぞれ接続される。
【0008】
このとき、金線又はアルミ線4は、半導体1の上側のa電極2又は上側のb電極3以外の部分と接触してはならないことは言うまでもないが、信頼性と安全性の確保のために一定距離Xを保たねばならない。距離Xは、使用電圧、電流により異なるので詳細は省略する。
【0009】
次に、半導体1を主とする回路構成部を保護するために、絶縁樹脂9を用いて、接合している金線又はアルミ線4を変形させないように、回路基板7の半導体1の実装面側を覆い、保護と取り扱い性を向上させて半導体パッケージが形成される。
【0010】
絶縁樹脂9の供給は、金型を用いて成形する方法、溶けた樹脂を流し込む方法、粉末、粒状の樹脂を半導体1の上面に置き、加熱溶融させて全体を覆う方法等が有る。
【0011】
【発明が解決しようとする課題】
しかしながら、上記のような構成では、半導体の発熱量が大きくなると、回路基板では放熱効果が小さく、また、熱伝導性の良いセラミックで形成された回路基板を用いて放熱板等に放熱するとしても、熱伝導ロスが生じる。また、金線又はアルミ線は、ワイヤボンディングするためには線径の太さに限界があり、それぞれの線径の許容電流容量内で使用しなければならない。また、大電流に対応する場合は、一カ所の電極に複数本の接合が必要となる。さらに、電流値が大きくなるに従い電極間距離の確保が必要であるが、金線又はアルミ線を用いる場合は、ワイヤボンディング時の線形状のばらつき、その後の加工工程中における変形等により電極間距離の確保が難しいと言う問題点がある。
【0012】
従って、本発明の目的は、上記問題を解決することにあって、電源回路等の発熱量の大きな半導体の放熱特性の向上を図ることができる半導体のパッケージ及び半導体パッケージの製造方法を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【0014】
本発明の第1態様によれば、両面に電極を有する電源用半導体の上記両面のうちの一方の面に配置される下電極と、放熱板とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極と第2電極とのそれぞれに球状、凸状、又は棒状の第1導電体を接合する工程と、
上記第1導電体の接合部と上記放熱板の下面とを除いて第1絶縁樹脂で覆うことにより第1絶縁部を形成する工程と、
上記第1導電体の上記接合部に板状の第2の導電体を接合する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法を提供する。
本発明の第2態様によれば、両面に電極を有する電源用半導体の上記両面のうちの一方の面に配置される下電極と、放熱板とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極と第2電極とのそれぞれに球状、凸状、又は棒状の第1導電体を接合する工程と、
上記第1導電体の接合部に第2導電体を接合する工程と、
上記放熱板の下面と上記第2導電体の接合部と上記第2の導電体の外面を除いて上記第2導電体の内面に接触しながら第1絶縁樹脂で覆うことにより第1絶縁部を形成する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法を提供する。
本発明の第3態様によれば、両面に電極を有する電源用半導体の上記両面のうちの一方の面に配置される下電極と、放熱板とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極と第2電極とのそれぞれに球状、凸状、又は棒状の第1導電体を接合する工程と、
上記第1導電体の接合部に板状の第2の導電体を接合する工程と、
全体を絶縁樹脂で覆うことにより絶縁部を形成するように成形した後、上記放熱板の下面と上記第2導電体の接合部の上記絶縁樹脂を除去する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法を提供する。
本発明の第4態様によれば、上記第1導電体は段付き形状であり、上記第2導電体の穴に嵌合する小径部分と、それより太くかつ上記第2導電体の上記穴の周囲に係止可能な大径部分と、上記小径部分と上記大径部分との両者の境目に段部を有しており、上記第1導電体の接合部に上記第2の導電体を接合するとき、上記第1導電体の接合部である上記小径部分を上記第2の導電体の上記穴に嵌合して上記第2導電体の上記穴の周囲を上記大径部分で係止して接合するようにした第1〜3のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第5態様によれば、上記第1導電体と上記第2導電体の接合は、上記第1導電体の上端面に上記第2導電体の下面を突き合わせた状態で接合される第1〜3のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第6態様によれば、上記第1導電体の側面には凹凸部を有して、上記第1絶縁樹脂が上記第1導電体の側面の上記凹凸部に絡まるようにしている第1〜5のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第7態様によれば、上記絶縁樹脂は、熱伝導性の大きいものである第1〜6のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第8態様によれば、熱可塑性の絶縁樹脂より構成される絶縁被膜で上記第2導電体が被覆されており、上記第2導電体と上記第1導電体とを接合するとき、熱、圧力、振動のいずれか1つの作用、又は、これらの組み合わせの作用で、上記絶縁被膜が除去又は押しのけられて、上記第2導電体と上記第1導電体とが接触及び接合される第1〜7のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第9態様によれば、上記第1導電体は、上記半導体の上記1つの電極に対して 複数個接合するようにした第1〜8のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第10態様によれば、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を備えて、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を上記第1導電体として使用して上記半導体の上記電極と接合するとともに、上記第1導電体と上記第2導電体との接合を省略するようにした第2〜3,6〜7,9のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第11態様によれば、上記第1導電体の上記第2導電体との上記接合部は上記第1導電体の先端部である第1〜9のいずれか1つの態様に記載の半導体パッケージの製造方法を提供する。
本発明の第12態様によれば、第1〜11のいずれか1つの態様に記載の半導体パッケージの製造方法により製造された半導体パッケージを提供する。
本発明の第13態様によれば、両面に電極を有する電源用半導体と、
上記半導体の上記両面のうちの一方の面に配置される下電極と接合される放熱板と、
上記半導体の上記両面のうちの他方の面に配置される第1電極と第2電極とのそれぞれに接合される球状、凸状、又は棒状の第1導電体と、
上記第1導電体の接合部と上記放熱板の下面とを除いて第1絶縁樹脂で覆われる第1絶縁部と、
上記第1導電体の上記接合部に接合される板状の第2の導電体とを備えることを特徴とする半導体パッケージを提供する。
本発明の第14態様によれば、両面に電極を有する電源用半導体と、
上記半導体の上記両面のうちの一方の面に配置される下電極と接合される放熱板と、
上記半導体の上記両面のうちの他方の面に配置される第1電極と第2電極とのそれぞれに接合される球状、凸状、又は棒状の第1導電体と、
上記第1導電体の接合部に接合される板状の第2の導電体と、
上記放熱板の下面と上記第2導電体の接合部と上記第2導電体の外面を除いて上記第2導電体の内面に接触しながら上記半導体と上記放熱板と上記第1導電体と上記第2導電体を絶縁樹脂で覆う絶縁部とを備えることを特徴とする半導体パッケージを提供する。
本発明の第15態様によれば、上記第1導電体は段付き形状であり、上記第2導電体の穴に嵌合する小径部分と、それより太くかつ上記第2導電体の上記穴の周囲に係止可能な大径部分と、上記小径部分と上記大径部分との両者の境目に段部を有しており、上記第1導電体の接合部に上記第2の導電体を接合するとき、上記第1導電体の接合部である上記小径部分を上記第2の導電体の上記穴に嵌合して上記第2導電体の上記穴の周囲を上記大径部分で係止して接合するようにした第13又は14の態様に記載の半導体パッケージを提供する。
本発明の第16態様によれば、上記第1導電体と上記第2導電体の接合は、上記第1導電体の上端面に上記第2導電体の下面を突き合わせた状態で接合される第13〜15のいずれか1つの態様に記載の半導体パッケージを提供する。
本発明の第17態様によれば、上記第1導電体の側面には凹凸部を有して、上記第1絶縁樹脂が上記第1導電体の側面の上記凹凸部に絡まるようにしている第13〜16のいずれか1つの態様に記載の半導体パッケージを提供する。
本発明の第18態様によれば、上記絶縁樹脂は、熱伝導性の大きいものである第13〜17のいずれか1つの態様に記載の半導体パッケージを提供する。
本発明の第19態様によれば、熱可塑性の絶縁樹脂より構成される絶縁被膜で上記第2導電体が被覆されており、上記第2導電体と上記第1導電体とを接合するとき、熱、圧力、振動のいずれか1つの作用、又は、これらの組み合わせの作用で、上記絶縁被膜が除去又は押しのけられて、上記第2導電体と上記第1導電体とが接触及び接合される第13〜18のいずれか1つの態様に記載の半導体パッケージを提供する。
本発明の第20態様によれば、上記第1導電体は、上記半導体の上記1つの電極に対して複数個接合するようにした第13〜19のいずれか1つの態様に記載の半導体パッケー ジを提供する。
本発明の第21態様によれば、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を備えて、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を上記第1導電体として使用して上記半導体の上記電極と接合するとともに、上記第1導電体と上記第2導電体との接合を省略するようにした第14,17〜18,20のいずれか1つの態様に記載の半導体パッケージを提供する。
本発明の第22態様によれば、上記第1導電体の上記第2導電体との上記接合部は上記第1導電体の先端部である第13〜20のいずれか1つの態様に記載の半導体パッケージを提供する。
【0036】
本発明は、半導体の下電極と放熱板を接合し、発熱を放熱板に直接伝えるようにし、金線又はアルミ線の代わりに銅板を用いて導電体を形成する。また、半導体の第1電極、第2電極と導電体の接合は、金線又はアルミ線4より太い棒状電極を用いて接合することにより、大きな電流値への対応と、導電体と半導体の距離の確保も容易な半導体パッケージを提供することで上記課題を解決するものである。
【0037】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【0038】
(第1実施形態)
図1(A),(B)は、本発明の第1実施形態にかかる半導体のパッケージにおける平面図と断面図を示すものである。
【0039】
半導体1は、上下両面のうちの片面例えば下面に下電極5を備えるとともに、他の面例えば上面に、半導体1の電子回路と当該電子回路と半導体1の外部の他の回路とを接続する為の上a電極2及び上b電極(ここでは、それぞれ「第1電極」、「第2電極」と呼ぶ。)3を備えている。図1では、第1電極2は2個、第2電極3は1個備えられている。
【0040】
下電極5は、放熱板10に半田、導電ペースト、又は、金などの接合材6を用いて超音波接合で装着する。接合材6として共晶半田を用いる場合は280℃以上の温度を用いて接合し、接合材6として他の高温の融点を持つ半田を用いる場合はさらに高い温度を用いて接合する。接合材6として導電ペーストを用いる場合は、導電ペーストの構成材料によるが、一般に使用されるエポキシ樹脂系であれば150〜180℃位の加温により接合が可能である。接合材6として金を用いる場合は、100〜250℃位の加温と超音波振動で接合が可能である。
【0041】
下電極5と放熱板10を接合材6を使用して接合後、第1電極2と第2電極3のそれぞれに球状、凸状、又は、棒状の第1導電体11の下端を接合する。図1では、代表的に、第2電極3に棒状の第1導電体11の下端を接合した状態を示しているが、第1電極2には、段付きの凸状の第1導電体11(後述する第4実施形態にかかる段付きピン13)を接合する一方、第2電極3には棒状の第1導電体11を接合している。
【0042】
各第1導電体11は、銅、アルミニウム、金、若しくは、銀のいずれか、又は、これらの少なくとも一つを含有する合金で構成される。第1導電体11が図1(A)の左側の第2電極用のように棒状であれば、所定の寸法に切断の後、上記接合に用いる。
【0043】
上記接合方法としては、半田と導電ペーストによる接合の場合は前述の下電極5と同じ工法で行う。超音波による接合の場合は、第1導電体11と第1電極2、及び、第1導電体11と第2電極3の間にそれぞれ介在物を置かず、直接、超音波振動により互いの金属を融合させ接合する。
【0044】
上記したように、半導体1の下電極5、第1電極2、第2電極3に対する上記所定部材の接合完了後、各第1導電体11の第2導電体14との接合部、具体的には、各第1導電体11の上端部と、放熱板10の下面とを除き、金型を用いて第1絶縁樹脂で覆うことにより第1絶縁部18を形成する。すなわち、例えば、上記接合後の半導体1を射出成形用金型内に挿入して、溶融した第1絶縁樹脂を射出成形用金型内のキャビティに射出して第1絶縁部18を形成するように成形することにより、各第1導電体11の上端部と放熱板10の下面とを除く、半導体1と放熱板10及び第1導電体11を、全て、第1絶縁樹脂で覆い、第1絶縁部18とする。
【0045】
各第1導電体11に接合される板状の第2導電体14は、銅又は銅合金の板で構成され、機能上、必要ならば、所定の表面処理を行う。図1では、板状の第2導電体14は、2個の第1電極2と接合するための大きな幅の第1電極用板状の第2導電体14Aと、1個の第2電極3と接合するための小さな幅の第2電極用の板状の第2導電体14Bとより構成されている。また、第2導電体14A,14Bとして、図1(B)に示すように、外面が絶縁被膜15すなわち15A,15Bで覆われているものを用いるか否かは任意である。絶縁被膜15A,15Bで覆われていると、表面保護及び他部品との絶縁効果を期待できるが、コストとの関係を考慮して決めることになる。第1電極用第2導電体14Aの形状は、第1電極2に下端が接合された第1導電体11の上端部が挿入される電極接合用穴14aと、第1絶縁部18の1個の固定用突起19が挿入される1個の固定用穴14bを備え、略L字状に曲げ加工し、第1電極2に下端が接合された第1導電体11と接合される電極接合用穴14aの内周面及び電極接合用穴14aの周囲の上面部分と、回路基板と接合される部分すなわち接合部16Aとは絶縁被膜15Aが除去されている。また、第2電極用第2導電体14Bの形状は、2個の第2電極3,3に下端がそれぞれ接合された2個の第1導電体11の上端部が挿入される2個の穴14aと、第1絶縁部18の3個の固定用突起19がそれぞれ挿入される3個の固定用の穴14bを備え、略L字状に曲げ加工し、2個の第2電極3,3に下端がそれぞれ接合された2個の第1導電体11と接合される電極接合用穴14aの内周面及び電極接合用穴14aの周囲の上面部分、回路基板と接合される部分すなわち接合部16Bは絶縁被膜15Bが除去されている。
【0046】
このように加工された第2導電体14A,14Bの各電極接合用穴14aに第1導電体11を挿入すると共に、第2導電体14A,14Bの各固定用穴14bに第1絶縁部18の各固定用突起19を挿入して固定する。
【0047】
次いで、第1導電体11と第2導電体14A,14Bの各電極接合用穴14aの周囲部とを半田又は導電ペースト17で電気的に接合する。
【0048】
上記第1実施形態によれば、半導体1の第1電極2及び第2電極3のそれぞれと第2導電体14,14A,14Bとの接合用として、金線又はアルミ線4より太い、球状、凸状、又は、棒状の導体である第1導電体11を使用し、かつ、第2導電体14,14A,14Bとして、金線又はアルミ線の代わりに銅又は銅合金の板を用ることにより、大きな電流値への対応と、導電体11,14,14A,14Bと半導体1との距離の確保も容易な半導体パッケージを提供することができる。また、半導体1の下電極5を放熱板10に直付けするため、半導体1から放熱板10への熱伝導性が極めてよく、半導体1の発熱を極めて短時間に吸収できる。特に、断続的に発生する発熱時の熱伝導性に有効である。また、板状の第2導電体14A,14Bはそれぞれあらかじめ必要な形状例えば上記L字状に形成が可能で、寸法安定性もよく、信頼性向上、作業性向上、第1導電体11,13を介しての放熱も図れるという作用を有するものである。
【0049】
(第2実施形態)
上記第1実施形態において、第1導電体11を半導体1に接合後、第1絶縁樹脂で覆うことにより第1絶縁部18を形成するようにしているが、これに限られるものではない。すなわち、本発明の第2実施形態にかかる半導体パッケージとして、第1導電体11と第2導電体14A,14Bとを接合後、放熱板10の下面を除く、半導体1と放熱板10及び第1導電体11を、全て、第1絶縁樹脂で覆うことにより第1絶縁部18を形成するようにしても良い。
【0050】
上記第2実施形態によれば、第1導電体11と板状の第2導電体14A,14Bとを接合後、第1絶縁樹脂で一体成形して覆うことにより第1絶縁部18を形成するため、第1導電体11と板状の第2導電体14A,14Bとの固定をより安定して行うことができる。
【0051】
(第3実施形態)
図2(A),(B)は第3本実施形態にかかる半導体のパッケージの断面図である。
【0052】
第1実施形態及び第2実施形態でそれぞれ製造された半導体のパッケージを成形金型内に挿入したのち、溶融した第2絶縁樹脂を射出して第2絶縁部21を形成するように射出成形して、第1実施形態及び第2実施形態でそれぞれ製造された半導体のパッケージの上面及び側面の全てを第2絶縁樹脂で覆うことにより第2絶縁部21を形成する(図2(A)参照)。その後、第1電極用第2導電体14A及び第2電極用第2導電体14Bのそれぞれの回路基板に実装するために必要な接合部16A,16Bを覆う第2絶縁樹脂を切削により削り取って接合部16A,16Bを露出させるか、化学的方法で当該接合部の第2絶縁樹脂を溶解して接合部16A,16Bを露出させる(図2(B)参照)。化学的方法は一般的には酸を用いて溶かした後、アルカリで中和し水洗する。このとき、第2導電体14の回路基板と接合する端子が形成される側は、図2(A)に示すように放熱板10よりも下方に延びるように長くしておくことにより、第2絶縁樹脂成形時の金型内での固定用に使用できると共に、切削時に第2絶縁樹脂と共に除去することで、放熱板10の下面20と第2導電体14A,14Bの各下端面との平面度が得られやすく、回路基板への実装がより精度よく行える。
【0053】
さらに、他の方法として、図3(A),(B)に示すように、第2実施形態における第1絶縁樹脂で覆うことにより第1絶縁部18を形成するとき、成形用金型を用いて図3(A)のように、全体、すなわち第1電極用第2導電体14A及び第2電極用第2導電体14Bの表裏両面をも含めて半導体1及び放熱板10の露出面を全て第1絶縁樹脂で覆うことにより第1絶縁部18を形成するように成形した後、第1電極用第2導電体14A及び第2電極用第2導電体14Bの接合部16A,16Bをそれぞれ露出させることもできる。このとき、第2導電体14の回路基板と接合する端子が形成される側は、図3(A)に示すように放熱板10よりも下方に延びるように長くしておくことにより、第1絶縁樹脂成形時の金型内での固定用に使用できると共に、切削時に第1絶縁樹脂と共に除去することで、放熱板10の下面20と第2導電体14A,14Bの各下端面との平面度が得られやすく、回路基板への実装がより精度よく行える。
【0054】
上記第3実施形態によれば、第1絶縁樹脂又は第2絶縁樹脂で半導体パッケージの全体を覆うことにより第1絶縁部18又は第2絶縁部21を形成し、第1電極用第2導電体14A、第2電極用第2導電体14B、及び放熱板10の3者を同時に削り出すため、回路基板への実装時の実装面での平滑性が良くなる。また、全体を第1又は第2絶縁樹脂で覆うことにより第1又は第2絶縁部18又は21を形成するため、形状の安定化と接合部16A,16Bのみ露出のため、実装後の隣接部品との絶縁も確実に実施できると言う作用を有する。
【0055】
(第4実施形態)
第4実施形態にかかる半導体のパッケージとしては、第1導電体11を棒状ではなく、段付きピン13より構成するものであ、図1の半導体のパッケージに第1電極用として図示している。
【0056】
段付きピン13は、第2導電体14A又は14Bの穴14aに嵌合する小径部分13aとそれより太かつ上記第2導電体14A又は14Bの上記穴14aの周囲に係止可能な大径部分13bを備えた形状で、小径部分13aと大径部分13bとの両者の境目に段部12を形成している。従って、段付きピン13は、直径の大きい大径部分13bの端面が半導体1の第1電極2又は第2電極3に接合される。段付きピン13の細い部分である小径部分13aが当該小径部分13aと大略同等の内径の第2導電体14A又は14Bの穴14aに嵌合挿入されると、第2導電体14A又は14Bの穴14aの周囲部分が段部12において係止され、第2導電体14A又は14Bと半導体1との距離が決まり、一定距離を確保した状態での半導体1に対する第2導電体14A又は14Bの装着が有効に行える。
【0057】
第4実施形態によれば、第1導電体11を段付き形状の段付きピン13より構成するものであり、板状の第2導電体14A,14Bの穴14aに挿入接合する場合、段部12において板状の第2導電体14A,14Bが位置規制されて半導体1との距離を一定に保ちやすく、第2導電体14A,14Bと第1導電体11とを接合するための半田又は導電ペースト17の流れ落ちを防止することができると言う作用を有するものである。
【0058】
(第5実施形態)
第5実施形態にかかる半導体のパッケージを図4(A),(B)を用いて説明をする。
【0059】
図4(A)においては、第1導電体11A,11Bと第2導電体14A,14Bとの接合において2種類の方法を図示している。ここで用いる第2導電体14A,14Bは、第1導電体11A,11Bとの電極接合用穴14aを有していないものである。
【0060】
まず、図4(A)の左側の接合方法について説明をする。この方法では、半導体1との距離を確保する一定長さに切断された棒状の第1導電体11Bの下端面を半導体1の第2電極3に接合し、図4(B)に示すように上端面が第1絶縁樹脂で埋まらないようにかつ周囲を第1絶縁樹脂で覆うことにより第1絶縁部18を形成するように金型を用いて成形する。次いで、半田又は導電ペースト17を第1導電体11Bの上端面に供給し、第1導電体11Bの上端面に、第1導電体11Bの挿入穴のない第2導電体14Bを載置して、加熱を行い、第1導電体11Bの上端面と第2導電体14Bの下面とを半田又は導電ペースト17を使用して接合する。
【0061】
尚、半田又は導電ペースト17の供給は、第2導電体14Bの第1導電体11Bと合致する位置に行った後、第1導電体11Bに設置してもよい。
【0062】
また、金型を用いて第1絶縁樹脂により被覆する作業も、第1導電体11Bと第2導電体14Bの接合後に行っても良い。
【0063】
次に、図4(A)の右側の方法について説明をする。この方法では、第1導電体11は前述と同様に半導体1に接合される。すなわち、半導体1との距離を確保する一定長さに切断された棒状の第1導電体11Aの下端面を半導体1の第1電極2に接合する。次いで、図4(B)に示すように上端面が第1絶縁樹脂で埋まらないようにかつ周囲を第1絶縁樹脂で覆うことにより第1絶縁部18を形成するように金型を用いて成形して、第1導電体11Aの半導体1に接合されていない上端面の突出部が100μm前後出る形状に成形する。
【0064】
この第1導電体11Aの上に第2導電体14Aを設置し、図4(A)の矢印方向に下向きに超音波振動を加えて、第1導電体11Aの上端面と第2導電体14Aの下面との接合を行う。この結果、図4(A)に示すように、第1導電体11Aの上端面がその断面が台形状に広がったようになる。なお、金型を用いて第1絶縁樹脂により被覆することにより第1絶縁部18を形成する作業も、第1導電体11Aと第2導電体14Aの接合後に行っても良い。
【0065】
上記第5実施形態によれば、第1導電体11A,11Bと板状の第2導電体14A,14Bの接合は、第1導電体11A,11Bの上端面と第2導電体14A,14Bの下面とで行われるとしたものであり、板状の第2導電体14A,14Bの電極接合用穴の加工作業と、第1導電体11A,11Bの穴への第2導電体14A,14Bの挿入作業とを省略することができ、第1導電体11A,11Bの上端面と第2導電体14A,14Bの下面との単純な位置合わせのみでよく、作業性の向上によるコストダウン、第1導電体11A,11Bと第2導電体14A,14Bとの接合部の上面への凸部がなくなることにより、より小型化できると言う作用を有するものである。
【0066】
(第6実施形態)
第6実施形態にかかる半導体のパッケージを図5を用いて説明する。
【0067】
この第6実施形態は上記各実施形態の第1導電体11,11A,11Bに適用可能であって、第1導電体11,11A,11Bの上下端面を除く外周に微細な凹凸部11gを設ける。このように凹凸部11gを備えると、第1導電体11,11A,11Bを第1絶縁樹脂で覆うことにより第1絶縁部18を形成するとき、例えば、成形金型内で成形するとき、上記凹凸部11gに溶融した第1絶縁樹脂が絡まり、第1絶縁樹脂と第1導電体11,11A,11Bとが密着結合するようになる。このため、外部応力による第1導電体11,11A,11Bのゆるみや移動の防止と外部応力の分散を図ることができ、一カ所に応力集中することを防止することができる。
【0068】
すなわち、第6実施形態によれば、第1導電体11,11A,11Bの側部の表面に凹凸部11gを有しているため、第1導電体11,11A,11Bの側部を第1絶縁樹脂で覆ったとき、第1絶縁樹脂が凹凸部11gにならって成形され、両者が密着結合することから、第1導電体11,11A,11Bに外力が加わったときに外力は絶縁樹脂側に分散される。特に、第4実施形態のように板状の第2導電体14A,14Bの下面での第1導電体11,11A,11Bの半田17などによる接合又は超音波接合の場合は、第2導電体14A,14Bにより第1導電体11,11A,11Bを押さえる力が働くため、第1導電体11,11A,11Bと第1絶縁樹脂とを一体化することにより上記抑える力を分散させることができ、半導体1へ部分的に直に上記押さえる力が加わるのを防止すると言う作用を有するものである。
【0069】
(第7実施形態)
第7実施形態にかかる半導体のパッケージを図5を用いて説明する。
【0070】
絶縁部18又は21などを形成する第1絶縁樹脂又は第2絶縁樹脂などの絶縁樹脂内に、アルミナ若しくはボロンなどの絶縁性を有し、且つ、熱伝導性のよい材料で直径が0.5〜50μm位の粒体、又は、同程度の大きさの鱗片30を混入し、上記絶縁樹脂の部分の熱伝導性を良くすることで、半導体1の熱を放熱板10からのみでなく、上記絶縁樹脂の表面からも放熱ができる。粒体30の上記絶縁樹脂への混入量は使用目的に応じて変化させればよい。
【0071】
第7実施形態にによれば、半導体1を、熱伝導性の大きい絶縁樹脂で覆うようにすることができるため、半導体1から放熱板10へ熱を直接的に伝えると同時に半導体1の周囲を覆っている絶縁樹脂にも熱を伝えることができ、放熱板10以外からも放熱し、より早く半導体1の温度を下げることができると言う作用を有するものである。
【0072】
(第8実施形態)
第8実施形態にかかる半導体のパッケージについて説明する。
【0073】
第2導電体14A,14Bの表面及び裏面を覆う絶縁被膜15A,15Bは、一例として、100℃以上で軟化又は溶融する樹脂で、その厚みは10〜50μmの厚みとなるように形成する。用いる樹脂としては、ウレタン樹脂若しくは塩化ビニル等の熱可塑性樹脂である。これらの樹脂で表面及び裏面が覆われた第2導電体14A,14Bにおいて、第1導電体11,11A,11Bと第2導電体14A,14Bとの金属同士又は第2導電体14A,14Bの接合部16A,16Bの金属と他の導電体の金属同士での半田接合時に、絶縁被膜15A,15Bの上から半田付けを行うと、半田の溶融した熱及び半田を溶融させるための半田鏝の熱により絶縁被膜15A,15Bは溶融して軟らかくなり、半田により絶縁被膜15A,15Bが横に押しやられて第2導電体14A,14Bの金属表面が露出する。金属表面が露出すれば、通常の半田付けと同様に、第2導電体14A,14Bの金属表面に対して半田接合が可能となる。
【0074】
また、超音波接合の場合は、超音波伝達体を絶縁被膜15A,15Bに押しつけて、絶縁被膜15A,15Bを介して超音波振動を第2導電体14A,14Bに伝える。そのために、超音波振動により第1導電体11,11A,11Bと第2導電体14A,14Bとの間に摩擦熱が発生する。この熱で、第1導電体11,11A,11Bと第2導電体14A,14Bとの間の絶縁皮膜15A,15Bを溶融させると同時に、上記押しつけにより、上記熱で溶融した絶縁皮膜15A,15Bが押しのけられて、第2導電体14A,14Bの金属面が露出し、第1導電体11,11A,11Bと第2導電体14A,14Bとの金属同士又は第2導電体14A,14Bの接合部16A,16Bの金属と他の導電体の金属同士が接触し、さらに超音波振動を加えることにより、第1導電体11,11A,11Bの金属と第2導電体14A,14Bの金属との溶融又は第2導電体14A,14Bの接合部16A,16Bの金属と他の導電体の金属との溶融に至り、超音波接合が出来る。
【0075】
第8実施形態によれば、絶縁被膜15A,15Bが熱可塑性とすることにより、導電体11,11A,11B,14A,14Bの接合時の熱、圧力、振動のいずれか1つの作用、又は、それらの任意の組み合わせの複合作用で、絶縁被膜15A,15Bが除去され又は押しのけられて、導電体同士が接触及び電気的に接続されて接合される。従って、板状の第2導電体14A,14Bが薄い熱可塑性の絶縁被膜15A,15Bで覆われている場合、接続時の半田の熱、超音波による振動及び熱により、絶縁被膜15A,15Bを軟化又は溶融の後、半田又は第1導電体11,11A,11Bで押しのけて板状の第2導電体14A,14Bの金属表面を露出させ、第1導電体11,11A,11B又は他の導体と接触及び接合することで、導体接合部分での絶縁被膜15A,15Bの特別な除去工程を省略することができると共に、接合部分以外は絶縁樹脂の絶縁被膜15A,15Bで覆われているため、短絡の危険性を回避できると言う作用を有するものである。
【0076】
(第9実施形態)
図6(A),(B)は、第9実施形態にかかる半導体のパッケージの断面図と平面図である。
【0077】
半導体1に、他の導体と接続するための第1導電体11を接合するが、半導体1の1つの電極2又は3に複数の(図6では3個)第1導電体11を接合するものである。このとき、電極2又は3のパッド面積が小さい場合には複数の第1導電体11全てを接合することができなくなるため、各第1導電体11の直径を小さくして、電極2又は3と接合するようにしてもよい。
【0078】
また、図は嵌合穴の無い第2導電体14A,14Bを用いるようになっているが、第2導電体14A,14Bに電極接合用穴14aをあけて、第1導電体11,11A,11Bを電極接合用穴14aに挿入して接合することも可能である。
【0079】
第9実施形態によれば、第1導電体11,11A,11Bとして、半導体1の1つの電極2又は3のパッドに対して複数個使用するようにしたものであり、第1導電体11,11A,11Bを複数個使用することにより、使用可能な電流容量の拡大と接続の信頼性向上を図ると言う作用を有するものである。
【0080】
(第10実施形態)
第10実施形態にかかる半導体のパッケージを図7(A),(B),(C)を用いて説明する。
【0081】
第10実施形態は、上記の第1導電体11,11A,11Bと第2導電体14A,14Bとを一体化したものである。何れの方法も第2導電体14A,14Bの半導体1の電極に位置する先端部を加工して形成される。
【0082】
図7(A)は、第2導電体14A,14Bの先端を略V字状に折り曲げてV字折り曲げ部14mを形成し、V字折り曲げ部14mと半導体1の電極2又は3に、半田又は導電ペーストで接合する。
【0083】
図7(B)は、第2導電体14A,14Bの先端部に、2本の大略平行な切り込みを入れて、2本の切り込みで挟まれた部分を下向きに屈曲させることにより、略円錐、角錐状、若しくは円柱状の凸部14nを形成し、凸部14nと半導体1の電極2又は3に、半田又は導電ペーストで接合する。
【0084】
図7(C)は、第2導電体14A,14Bの先端部に、押し出しにより、略円錐、角錐状、若しくは円柱状の凸部14pを形成し、凸部14pと半導体1の電極2又は3に、半田又は導電ペーストで接合する。
【0085】
尚、半導体1と接合される折り曲げ部14m、凸部14n,14pは金、銀等の他の金属メッキを施すこともある。
【0086】
第10実施形態によれば、第2導電体14A,14Bの一端に折り曲げ部14m、凸部14n,14pを設けて第1導電体11,11A,11Bと板状の第2導電体14A,14Bとの一体化を行うようにしたので、第2導電体14A,14Bの一部を半導体1の電極2又は3の位置に合わせ、折り曲げ部14m又は突き出し凸部14n,14pを設け、この部分と半導体1の電極2又は3を接合することにより、第1導電体11,11A,11Bと接合部の削除が可能となり信頼性向上と工数低減によるコストダウンを図ることが出来るという作用を有する。
【0087】
以上のように、第1〜第10実施形態によれば、大電流で発熱量の大きい(例えば発熱量が1W以上の)半導体パッケージを安価に製作することができる。
【0088】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【0089】
例えば、上記第1〜第10実施形態では、下電極5と放熱板10を接合材6を使用して接合後、第1電極2と第2電極3のそれぞれに球状、凸状、又は、棒状の第1導電体11の下端を接合するようにしているが、逆に、第1電極2と第2電極3のそれぞれに球状、凸状、又は、棒状の第1導電体11の下端を接合した後、下電極5と放熱板10を接合材6を使用して接合するようにしてもよい。
【0090】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【0091】
【発明の効果】
本発明によれば、半導体の第1電極及び第2電極のそれぞれと第2導電体との接合用として、金線又はアルミ線より太い、球状、凸状、又は、棒状の導体である第1導電体を使用するとともに、第2導電体として金線又はアルミ線の代わりに板状のものを使用する場合には、大きな電流値への対応と、導電体と半導体との距離の確保も容易となる半導体パッケージを提供することができる。よって、機器の電源回路に用いられる発熱量の大きい半導体パッケージを小型で、加工性、信頼性を満足させて安価に生産することが出来る。
【0092】
すなわち、本発明において、半導体の下電極を放熱板に直付けするため、半導体から放熱板への熱伝導性が極めてよく、半導体の発熱を極めて短時間に吸収でき、電源回路等の発熱量の大きな半導体の放熱特性の向上を図ることができる。特に、断続的に発生する発熱時の熱伝導性に有効である。また、第2導電体はそれぞれあらかじめ必要な形状例えば上記L字状の板状に形成が可能で、寸法安定性もよく、信頼性向上、作業性向上、第1導電体を介しての放熱も図れるという作用を有するものである。
【0093】
また、本発明において、第1導電体と第2導電体とを接合後、第1絶縁樹脂で一体成形して覆うことにより第1絶縁部を形成する場合には、第1導電体と第2導電体との固定をより安定して行うことができる。
【0094】
また、本発明において、第1絶縁樹脂又は第2絶縁樹脂で半導体パッケージの全体を覆うことにより第1絶縁部又は第2絶縁部を形成し、第1電極用第2導電体、第2電極用第2導電体、及び放熱板の3者を同時に削り出す場合には、回路基板への実装時の実装面での平滑性が良くなる。また、全体を第1又は第2絶縁樹脂で覆うことにより第1又は第2絶縁部を形成するため、形状の安定化と接合部のみ露出のため、実装後の隣接部品との絶縁も確実に実施できると言う作用を有する。
【0095】
また、本発明において、第1導電体を段付き形状の段付きピンより構成し、かつ、第2導電体の穴に挿入接合する場合には、段部において第2導電体が位置規制されて半導体との距離を一定に保ちやすく、第2導電体と第1導電体とを接合するための半田又は導電ペーストの流れ落ちを防止することができると言う作用を有するものである。
【0096】
また、本発明において、第1導電体と第2導電体の接合は、第1導電体の上端面と第2導電体の下面とで行われるようにする場合には、第2導電体の電極接合用穴の加工作業と、第1導電体の穴への第2導電体の挿入作業とを省略することができ、第1導電体の上端面と第2導電体の下面との単純な位置合わせのみでよく、作業性の向上によるコストダウン、第1導電体と第2導電体との接合部の上面への凸部がなくなることにより、より小型化できると言う作用を有するものである。
【0097】
また、本発明において、第1導電体の側部の表面に凹凸部を有する場合には、第1導電体の側部を第1絶縁樹脂で覆ったとき、第1絶縁樹脂が凹凸部にならって成形され、両者が密着結合することができる。よって、第1導電体に外力が加わったときに外力は絶縁樹脂側に分散される。特に、先に述べたように第2導電体の下面での第1導電体の半田などによる接合又は超音波接合の場合は、第2導電体により第1導電体を押さえる力が働くため、第1導電体と第1絶縁樹脂とを一体化することにより上記抑える力を分散させることができ、半導体へ部分的に直に上記押さえる力が加わるのを防止すると言う作用を有するものである。
【0098】
また、本発明において、半導体を、熱伝導性の大きい絶縁樹脂で覆うようにする場合には、半導体から放熱板へ熱を直接的に伝えると同時に半導体の周囲を覆っている絶縁樹脂にも熱を伝えることができ、放熱板以外からも放熱し、より早く半導体の温度を下げることができると言う作用を有するものである。
【0099】
また、本発明において、絶縁被膜が熱可塑性とする場合には、導電体の接合時の熱、圧力、振動のいずれか1つの作用、又は、それらの任意の組み合わせの複合作用で、絶縁被膜が除去され又は押しのけられて、導電体同士が接触及び電気的に接続されて接合される。従って、第2導電体が薄い熱可塑性の絶縁被膜で覆われている場合、接続時の半田の熱、超音波による振動及び熱により、絶縁被膜を軟化又は溶融の後、半田又は第1導電体で押しのけて第2導電体の金属表面を露出させ、第1導電体又は他の導体と接触及び接合することで、導体接合部分での絶縁被膜の特別な除去工程を省略することができると共に、接合部分以外は絶縁樹脂の絶縁被膜で覆われているため、短絡の危険性を回避できると言う作用を有するものである。
【0100】
また、本発明において、第1導電体として半導体の1つの電極のパッドに対して複数個使用する場合には、第1導電体を複数個使用することにより、使用可能な電流容量の拡大と接続の信頼性向上を図ると言う作用を有するものである。
【0101】
また、本発明において、第2導電体の一端に折り曲げ部又は凸部を設けて第1導電体と第2導電体との一体化を行う場合には、第2導電体の一部を半導体の電極の位置に合わせ、折り曲げ部又は突き出し凸部を設け、この部分と半導体の電極を接合することにより、第1導電体と接合部の削除が可能となり信頼性向上と工数低減によるコストダウンを図ることが出来るという作用を有する。
【図面の簡単な説明】
【図1】 (A),(B)はそれぞれ本発明の第1、第2、第4,第5、第6実施形態にかかる半導体パッケージの平面図及び図1(A)のA−A’線の断面図である。
【図2】 (A),(B)はそれぞれ本発明の第3実施形態にかかる半導体パッケージの第2導電体の接合部露出前の状態及び接合部露出後の状態での断面図である。
【図3】 (A),(B)はそれぞれ本発明の第3実施形態の変形例にかかる半導体パッケージの第2導電体の接合部露出前の状態及び接合部露出後の状態での断面図である。
【図4】 (A),(B)はそれぞれ本発明の第5実施形態にかかる半導体パッケージの断面図及び第2導電体接合前の状態での一部断面図である。
【図5】 本発明の第6及び第7実施形態にかかる半導体パッケージの断面図である。
【図6】 (A),(B)はそれぞれ本発明の第9実施形態にかかる半導体パッケージの図6の(B)のB−B’線の断面図及び一部断面側面図である。
【図7】 (A),(B),(C)はそれぞれ本発明の第10実施形態にかかる半導体パッケージの導電体の一部拡大断面図である。
【図8】 従来の半導体パッケージの断面図である。
【符号の説明】
1…半導体、2…第1電極、3…第2電極、4…金又はアルミ線、5…下電極、6…接合材、7…回路基板、8…ボール、9…絶縁樹脂、11…第1導電体、11g…凹凸部、12…段部、13…段付きピン、13a…小径部分、13b…大径部分、14,14A,14B…板状の第2導電体、14a…電極接合用穴、14b…固定用穴、14m…折り曲げ部、14n,14p…凸部、15A,15B…絶縁被膜、16A,16B…接合部、17…半田又は導電ペースト、18…第1絶縁部、19…固定用突起、20…放熱板の下面、21…第2絶縁部、30…熱伝導性粒体又は鱗片。
Claims (22)
- 両面に電極(2,3,5)を有する電源用半導体(1)の上記両面のうちの一方の面に配置される下電極(5)と、放熱板(10)とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極(2)と第2電極(3)とのそれぞれに球状、凸状、又は棒状の第1導電体(11)を接合する工程と、
上記第1導電体の接合部と上記放熱板の下面とを除いて第1絶縁樹脂で覆うことにより第1絶縁部(18)を形成する工程と、
上記第1導電体の上記接合部に板状の第2の導電体(14A,14B)を接合する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法。 - 両面に電極(2,3,5)を有する電源用半導体(1)の上記両面のうちの一方の面に配置される下電極(5)と、放熱板(10)とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極(2)と第2電極(3)とのそれぞれに球状、凸状、又は棒状の第1導電体(11)を接合する工程と、
上記第1導電体の接合部に第2導電体を接合する工程と、
上記放熱板の下面と上記第2導電体の接合部(16A,16B)と上記第2の導電体の外面を除いて上記第2導電体の内面に接触しながら第1絶縁樹脂で覆うことにより第1絶縁部(18)を形成する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法。 - 両面に電極(2,3,5)を有する電源用半導体(1)の上記両面のうちの一方の面に配置される下電極(5)と、放熱板(10)とを接合するとともに、上記半導体の上記両面のうちの他方の面に配置される第1電極(2)と第2電極(3)とのそれぞれに球状、凸状、又は棒状の第1導電体(11)を接合する工程と、
上記第1導電体の接合部に板状の第2の導電体(14A,14B)を接合する工程と、
全体を絶縁樹脂で覆うことにより絶縁部(18,21)を形成するように成形した後、上記放熱板の下面と上記第2導電体の接合部(16A,16B)の上記絶縁樹脂を除去する工程と、
を備えて、半導体パッケージを製造することを特徴とする半導体パッケージの製造方法。 - 上記第1導電体は段付き形状であり、上記第2導電体(14A又は14B)の穴(14a)に嵌合する小径部分(13a)と、それより太くかつ上記第2導電体の上記穴の周囲に係止可能な大径部分(13b)と、上記小径部分と上記大径部分との両者の境目に段部(12)を有しており、上記第1導電体の接合部に上記第2の導電体を接合するとき、上記第1導電体の接合部である上記小径部分を上記第2の導電体の上記穴に嵌合して上記第2導電体の上記穴の周囲を上記大径部分で係止して接合するようにした請求項1〜3のいずれか1つに記載の半導体パッケージの製造方法。
- 上記第1導電体と上記第2導電体の接合は、上記第1導電体の上端面に上記第2導電体の下面を突き合わせた状態で接合される請求項1〜3のいずれか1つに記載の半導体パッケージの製造方法。
- 上記第1導電体の側面には凹凸部(11g)を有して、上記第1絶縁樹脂が上記第1導電体の側面の上記凹凸部に絡まるようにしている請求項1〜5のいずれか1つに記載の半導体パッケージの製造方法。
- 上記絶縁樹脂は、熱伝導性の大きいものである請求項1〜6のいずれか1つに記載の半導体パッケージの製造方法。
- 熱可塑性の絶縁樹脂より構成される絶縁被膜(15A,15B)で上記第2導電体が被覆されており、上記第2導電体と上記第1導電体とを接合するとき、熱、圧力、振動のいずれか1つの作用、又は、これらの組み合わせの作用で、上記絶縁被膜が除去又は押しのけられて、上記第2導電体と上記第1導電体とが接触及び接合される請求項1〜7のいずれか1つに記載の半導体パッケージの製造方法。
- 上記第1導電体は、上記半導体の上記1つの電極に対して複数個接合するようにした請求項1〜8のいずれか1つに記載の半導体パッケージの製造方法。
- 上記第2導電体の一端に折り曲げ部若しくは突き出し凸部(14m、14n,14p)を備えて、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を上記第1導電体として使用して上記半導体の上記電極と接合するとともに、上記第1導電体と上記第2導電体との接合を省略するようにした請求項2〜3,請求項6〜7,請求項9のいずれか1つに記載の半導体パッケージの製造方法。
- 上記第1導電体の上記第2導電体との上記接合部は上記第1導電体の先端部である請求項1〜9のいずれか1つに記載の半導体パッケージの製造方法。
- 請求項1〜11のいずれか1つに記載の半導体パッケージの製造方法により製造された半導体パッケージ。
- 両面に電極(2,3,5)を有する電源用半導体(1)と、
上記半導体の上記両面のうちの一方の面に配置される下電極(5)と接合される放熱板(10)と、
上記半導体の上記両面のうちの他方の面に配置される第1電極(2)と第2電極(3)とのそれぞれに接合される球状、凸状、又は棒状の第1導電体(11)と、
上記第1導電体の接合部と上記放熱板の下面とを除いて第1絶縁樹脂で覆われる第1絶縁部(18)と、
上記第1導電体の上記接合部に接合される板状の第2の導電体(14A,14B)とを備えることを特徴とする半導体パッケージ。 - 両面に電極(2,3,5)を有する電源用半導体(1)と、
上記半導体の上記両面のうちの一方の面に配置される下電極(5)と接合される放熱板(10)と、
上記半導体の上記両面のうちの他方の面に配置される第1電極(2)と第2電極(3)とのそれぞれに接合される球状、凸状、又は棒状の第1導電体(11)と、
上記第1導電体の接合部に接合される板状の第2の導電体(14A,14B)と、
上記放熱板の下面と上記第2導電体の接合部(16A,16B)と上記第2導電体の外面を除いて上記第2導電体の内面に接触しながら上記半導体と上記放熱板と上記第1導電体とを絶縁樹脂で覆う絶縁部(18,21)とを備えることを特徴とする半導体パッケージ。 - 上記第1導電体は段付き形状であり、上記第2導電体(14A又は14B)の穴(14a)に嵌合する小径部分(13a)と、それより太くかつ上記第2導電体の上記穴の周囲に係止可能な大径部分(13b)と、上記小径部分と上記大径部分との両者の境目に段部(12)を有しており、上記第1導電体の接合部に上記第2の導電体を接合するとき、上記第1導電体の接合部である上記小径部分を上記第2の導電体の上記穴に嵌合して上記第2導電体の上記穴の周囲を上記大径部分で係止して接合するようにした請求項13又は14に記載の半導体パッケージ。
- 上記第1導電体と上記第2導電体の接合は、上記第1導電体の上端面に上記第2導電体の下面を突き合わせた状態で接合される請求項13〜15のいずれか1つに記載の半導体パッケージ。
- 上記第1導電体の側面には凹凸部(11g)を有して、上記第1絶縁樹脂が上記第1導電体の側面の上記凹凸部に絡まるようにしている請求項13〜16のいずれか1つに記載の半導体パッケージ。
- 上記絶縁樹脂は、熱伝導性の大きいものである請求項13〜17のいずれか1つに記載の半導体パッケージ。
- 熱可塑性の絶縁樹脂より構成される絶縁被膜(15A,15B)で上記第2導電体が被覆されており、上記第2導電体と上記第1導電体とを接合するとき、熱、圧力、振動のいずれか1つの作用、又は、これらの組み合わせの作用で、上記絶縁被膜が除去又は押しのけられて、上記第2導電体と上記第1導電体とが接触及び接合される請求項13〜18のいずれか1つに記載の半導体パッケージ。
- 上記第1導電体は、上記半導体の上記1つの電極に対して複数個接合するようにした請求項13〜19のいずれか1つに記載の半導体パッケージ。
- 上記第2導電体の一端に折り曲げ部若しくは突き出し凸部(14m、14n,14p)を備えて、上記第2導電体の一端に折り曲げ部若しくは突き出し凸部を上記第1導電体として使用して上記半導体の上記電極と接合するとともに、上記第1導電体と上記第2導電体との接合を省略するようにした請求項14,請求項17〜18,請求項20のいずれか1つに記載の半導体パッケージ。
- 上記第1導電体の上記第2導電体との上記接合部は上記第1導電体の先端部である請求項13〜20のいずれか1つに記載の半導体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000084406A JP3864029B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体パッケージ及び半導体パッケージの製造方法 |
US09/814,964 US6603154B2 (en) | 2000-03-24 | 2001-03-23 | Semiconductor package and method of manufacturing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000084406A JP3864029B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体パッケージ及び半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274294A JP2001274294A (ja) | 2001-10-05 |
JP3864029B2 true JP3864029B2 (ja) | 2006-12-27 |
Family
ID=18600886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000084406A Expired - Fee Related JP3864029B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体パッケージ及び半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6603154B2 (ja) |
JP (1) | JP3864029B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW523894B (en) * | 2001-12-24 | 2003-03-11 | Siliconware Precision Industries Co Ltd | Semiconductor device and its manufacturing method |
US7129577B2 (en) * | 2003-02-27 | 2006-10-31 | Power-One, Inc. | Power supply packaging system |
US7154174B2 (en) * | 2003-02-27 | 2006-12-26 | Power-One, Inc. | Power supply packaging system |
CN101978490B (zh) * | 2008-03-31 | 2012-10-17 | 株式会社村田制作所 | 电子元器件组件及该电子元器件组件的制造方法 |
CN102473653B (zh) * | 2010-02-01 | 2016-05-04 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
US8012799B1 (en) * | 2010-06-08 | 2011-09-06 | Freescale Semiconductor, Inc. | Method of assembling semiconductor device with heat spreader |
TW201301548A (zh) * | 2011-06-30 | 2013-01-01 | Inst Nuclear Energy Res Atomic Energy Council | 電池晶片元件及其封裝方法 |
JP5905328B2 (ja) * | 2012-05-11 | 2016-04-20 | 株式会社日立製作所 | 半導体装置 |
JP6528406B2 (ja) * | 2015-01-07 | 2019-06-12 | 株式会社ソシオネクスト | 電子装置及び電子装置の製造方法 |
US9691710B1 (en) * | 2015-12-04 | 2017-06-27 | Cyntec Co., Ltd | Semiconductor package with antenna |
KR20220000087A (ko) * | 2020-06-25 | 2022-01-03 | 삼성전기주식회사 | 전자 소자 모듈 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH074995B2 (ja) * | 1986-05-20 | 1995-01-25 | 株式会社東芝 | Icカ−ド及びその製造方法 |
KR950003235B1 (ko) * | 1991-12-30 | 1995-04-06 | 주식회사 금성사 | 반도체 소자의 구조 |
JP3027512B2 (ja) * | 1994-08-23 | 2000-04-04 | 株式会社日立製作所 | パワーmosfet |
US5886877A (en) * | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
TW408453B (en) * | 1997-12-08 | 2000-10-11 | Toshiba Kk | Package for semiconductor power device and method for assembling the same |
JPH11233712A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びその製法とそれを使った電気機器 |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6268608B1 (en) * | 1998-10-09 | 2001-07-31 | Fei Company | Method and apparatus for selective in-situ etching of inter dielectric layers |
US6310393B1 (en) * | 1998-10-09 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Electric circuit and package for semiconductor |
JP3560316B2 (ja) * | 1998-11-25 | 2004-09-02 | 日本特殊陶業株式会社 | ガスセンサとその製造方法及びガスセンサシステム |
JP4260263B2 (ja) * | 1999-01-28 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3871486B2 (ja) * | 1999-02-17 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3568869B2 (ja) * | 2000-02-28 | 2004-09-22 | シャープ株式会社 | 半導体集積回路装置及びその製造方法 |
-
2000
- 2000-03-24 JP JP2000084406A patent/JP3864029B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-23 US US09/814,964 patent/US6603154B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6603154B2 (en) | 2003-08-05 |
JP2001274294A (ja) | 2001-10-05 |
US20020019078A1 (en) | 2002-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
US9397025B2 (en) | Semiconductor device and method for manufacturing thereof | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
JP3864029B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
TWI383553B (zh) | 同軸電纜線束之連接構造及連接方法 | |
KR100414254B1 (ko) | 수지봉지형반도체장치및그제조방법 | |
US20090289352A1 (en) | Semiconductor device and a method for manufacturing the semiconductor device | |
CN107342465B (zh) | 电连接器组件 | |
EP0872886A2 (en) | Plastic-encapsulated semiconductor device and fabrication method thereof | |
JP2015176871A (ja) | 半導体装置及びその製造方法 | |
JP6602981B2 (ja) | 半導体装置 | |
JP5233853B2 (ja) | 半導体装置 | |
KR20020035870A (ko) | 인듐 열결합을 갖는 전자 조립체 및 그 구성방법 | |
WO2010070779A1 (ja) | 異方性導電樹脂、基板接続構造及び電子機器 | |
JP2020161693A (ja) | 回路基板及び、回路基板を含む電気接続箱の製造方法 | |
JP2021125635A (ja) | 半導体装置 | |
JP5145168B2 (ja) | 半導体装置 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JPH11195747A (ja) | 電子回路モジュール | |
JP3639125B2 (ja) | 半導体装置の製造方法 | |
JP3554640B2 (ja) | 半導体チップ装着用パッケージ、半導体装置およびその製造方法 | |
JP2011066281A (ja) | 発熱デバイス | |
JP2018010746A (ja) | 電気接続アセンブリの製造方法 | |
JP2023011373A (ja) | 半導体装置 | |
JP2023011372A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |