JP5145168B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5145168B2 JP5145168B2 JP2008213043A JP2008213043A JP5145168B2 JP 5145168 B2 JP5145168 B2 JP 5145168B2 JP 2008213043 A JP2008213043 A JP 2008213043A JP 2008213043 A JP2008213043 A JP 2008213043A JP 5145168 B2 JP5145168 B2 JP 5145168B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- semiconductor device
- sheet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
パワー半導体素子をハンダを介して絶縁回路基板に接合し、さらに当該絶回路基板をハンダを介して放熱板に接合するという構造を有している。パワー半導体素子の周りにはパワー半導体素子を囲むように樹脂ケースが配置され、この樹脂ケースは放熱板に取り付けられる。樹脂ケースは、配線接続用ターミナルを内部に挿入してモールドしている。パワー半導体素子の電極部とターミナルとはワイヤボンディング等で接続される。
12 半導体装置
13,14 端子部
16 シリコンゲル
21 絶縁回路基板
22 絶縁板
23,24 銅材
25,26 半導体素子
27 ハンダ
28 ハンダ
29 放熱板
30 ハンダ
33 ボイド
Claims (6)
- 角型の絶縁回路基板と、前記絶縁回路基板の一方の面に第1のハンダを介して接合される半導体素子と、前記絶縁回路基板の他方の面に第2のハンダを介して接合される放熱板を備える半導体装置において、
前記第1および第2のハンダは四角形のシート状ハンダ材であり、これらのシート状ハンダ材の各々は4つの角部の少なくとも1つに孔部を有し、かつ前記孔部は、加熱により前記シート状ハンダ材を溶融して前記絶縁回路基板に前記半導体素子と前記放熱板が接合されるとき空間が形成されることを特徴とする半導体装置。 - 前記シート状ハンダ材は、その対角線上に中心点を設定した円形孔部が形成されることを特徴とする請求項1記載の半導体装置。
- 前記シート状ハンダ材は、前記4つの角部の各々に、前記角部を頂点とする二等分線上に中心点を設定した円形孔部が形成されることを特徴とする請求項1記載の半導体装置。
- 前記シート状ハンダ材は、その対角線上に中心点を設定した第1円形孔部と、各角部を頂点とする二等分線上に中心点を設定した第2円形孔部とを含む楕円形状の孔部が形成されることを特徴とする請求項1記載の半導体装置。
- 前記絶縁回路基板と前記放熱板の間に配置する前記シート状ハンダ材は、前記絶縁回路器基板の角部と前記半導体素子の角部とを結ぶ線上に中心点を設定した円形孔部が形成されていることを特徴とする請求項1記載の半導体装置。
- 前記絶縁回路基板は前記半導体素子よりも大きな平面を有し、前記絶縁回路基板と前記放熱板を接合する前記シート状ハンダ材の前記孔部は、前記絶縁回路器基板上に配置された前記半導体素子より外方の位置に設けられていることを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213043A JP5145168B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213043A JP5145168B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050274A JP2010050274A (ja) | 2010-03-04 |
JP5145168B2 true JP5145168B2 (ja) | 2013-02-13 |
Family
ID=42067126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213043A Expired - Fee Related JP5145168B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145168B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5983032B2 (ja) * | 2012-05-28 | 2016-08-31 | 富士通株式会社 | 半導体パッケージ及び配線基板ユニット |
JP6182850B2 (ja) * | 2012-11-22 | 2017-08-23 | 日産自動車株式会社 | 電力変換装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326141A (ja) * | 1993-05-17 | 1994-11-25 | Mitsubishi Electric Corp | 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法 |
JPH07288310A (ja) * | 1994-04-19 | 1995-10-31 | Hitachi Ltd | 半導体モジュール |
JP2003258415A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Unisia Automotive Ltd | 回路基板装置 |
-
2008
- 2008-08-21 JP JP2008213043A patent/JP5145168B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010050274A (ja) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP6361821B2 (ja) | 半導体装置 | |
WO2013118478A1 (ja) | 半導体装置 | |
JP6743916B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN109314063B (zh) | 电力用半导体装置 | |
JP6862896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6269458B2 (ja) | 半導体装置及びその製造方法 | |
JP2011155088A (ja) | 半導体装置モジュール | |
JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
JP6048238B2 (ja) | 電子装置 | |
JP2007053349A (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
JP2012064855A (ja) | 半導体装置 | |
JP2009059821A (ja) | 半導体装置 | |
JP5145168B2 (ja) | 半導体装置 | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2015069982A (ja) | パワーモジュール | |
JP6311568B2 (ja) | 電子装置 | |
JP5987634B2 (ja) | パワー半導体モジュール | |
JP5124329B2 (ja) | 半導体装置 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2009016380A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |