JP2009164511A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009164511A
JP2009164511A JP2008002996A JP2008002996A JP2009164511A JP 2009164511 A JP2009164511 A JP 2009164511A JP 2008002996 A JP2008002996 A JP 2008002996A JP 2008002996 A JP2008002996 A JP 2008002996A JP 2009164511 A JP2009164511 A JP 2009164511A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
semiconductor
main surface
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008002996A
Other languages
English (en)
Inventor
Kenichi Sawada
研一 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008002996A priority Critical patent/JP2009164511A/ja
Publication of JP2009164511A publication Critical patent/JP2009164511A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体素子の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、ヒートシンク２０と、ヒートシンク２０上に搭載されたトランジスタ１０と、トランジスタ１０を取り囲んで外部との間を絶縁する絶縁樹脂６０と、絶縁樹脂６０よりも熱伝導率の高い素材からなり、ヒートシンク２０とトランジスタ１０との間に配置され、絶縁樹脂６０からその一部が露出する高熱伝導性絶縁部材４０と、トランジスタ１０を外部と電気的に接続するリードフレーム５０とを備えている。ヒートシンク２０は、高熱伝導性絶縁部材４０よりも突出する突出部２１を含んでいる。そして、突出部２１には、ヒートシンク２０を貫通する貫通孔２９が形成されており、リードフレーム５０は貫通孔２９を貫通している。
【選択図】図４

Description

本発明は半導体装置およびその製造方法に関し、より特定的には、ヒートシンク上に搭載された半導体素子を備える半導体装置およびその製造方法に関する。
パワーデバイスなどの半導体素子を含む半導体装置の分野においては、単一の半導体素子がパッケージ化されたディスクリートパッケージ型の半導体装置が主流である。当該分野においては、半導体装置が使用される機器の高性能化に伴い、半導体素子の動作の高速化が進められている。その結果、半導体素子の動作により発生する熱を効率よく外部に放出することが必要となっている。
一方、半導体装置が使用される機器の小型化、薄型化の進行に伴い、半導体装置に対しても小型化、薄型化などの省スペース化の要求がある。このような要求に対応して、半導体装置においては、表面実装型の半導体装置（ＳＭＤ；Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）が採用されている。
ディスクリートパッケージ型の半導体装置においては、効率よく熱を放出することを目的として、たとえば大面積のヒートシンクを備えたもの、熱伝導性の高い絶縁材料を利用するもの等が採用されている。しかし、上述のような省スペース化の要求への対応を目的として半導体素子同士が近接して配置される必要がある場合であっても、ディスクリートパッケージ型の半導体装置同士の間には、所定の間隔が必要である。そのため、省スペース化に限界があるという問題がある。また、ディスクリートパッケージ型の半導体装置同士の間に、絶縁性の樹脂を配置して半導体装置同士の間隔を減少させ、省スペース化を達成することも可能である。しかし、この構成では、製造工程が煩雑になり、半導体装置の製造コストが上昇するという問題が発生する。
これに対し、複数の半導体素子が平面的に隣接して配置され、パッケージ化された半導体装置（小型モジュールパッケージ）が採用される場合がある（たとえば特許文献１参照）。これにより、半導体素子同士の間隔を減少させ、省スペース化を達成することができる。
以下、小型モジュールパッケージが採用された半導体装置の一例について説明する。図２０は、小型モジュールパッケージが採用された従来の半導体装置の構成の一例を示す概略平面図である。図２０を参照して、小型モジュールパッケージが採用された従来の半導体装置１００は、板状のヒートシンク１２０と、ヒートシンク１２０上に配置されたリードフレーム１５０と、リードフレーム１５０上に配置され、リードフレーム１５０と電気的に接続された４つの半導体素子としてのトランジスタ１１０とを備えている。そして、リードフレーム１５０は、外部端子を含んでいる。以上の構成により、４つのトランジスタ１１０が外部と電気的に接続されるとともに、半導体装置１００の省スペース化が可能となる。
国際公開第９８／２４１２２号パンフレット
しかしながら、図２０を参照して、半導体装置１００のように、複数のトランジスタ１１０が平面的に並べて配置された半導体装置の構成では、半導体装置１００の平面形状は、トランジスタ１１０が配置される面に対する各トランジスタ１１０の投影面積の合計値未満には縮小することはできず、大幅な省スペース化は難しいという問題がある。また、各トランジスタ１１０から発生した熱を外部に効率よく放出するためには、上記半導体装置１００の平面形状に対応した大面積のヒートシンク１２０が必要となり、省スペース化がさらに妨げられる。
そこで、本発明の目的は、半導体素子の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置およびその製造方法を提供することである。
本発明に従った半導体装置は、ヒートシンクと、ヒートシンクの一方の主面上に搭載された半導体素子と、当該半導体素子を取り囲んで封止することにより、半導体素子と外部との間を絶縁する絶縁性封止剤と、絶縁性封止剤よりも熱伝導率の高い素材からなり、ヒートシンクと半導体素子との間に配置され、絶縁性封止剤から少なくともその一部が露出する高熱伝導性絶縁部材と、半導体素子を外部と電気的に接続するリードフレームとを備えている。ヒートシンクは、高熱伝導性絶縁部材よりも突出する突出部を含んでいる。そして、ヒートシンクの突出部には、ヒートシンクを貫通する貫通孔が形成されており、リードフレームは当該貫通孔を貫通している。
本発明の半導体装置においては、絶縁性封止剤および高熱伝導性絶縁部材によって半導体素子と外部との間を絶縁しつつ、ヒートシンクと半導体素子との間に配置された高熱伝導性絶縁部材が絶縁性封止剤から露出し、かつヒートシンクが突出部を有していることにより、半導体素子の動作により発生する熱を外部に効率よく放出することが可能となっている。そして、半導体素子を外部と電気的に接続するリードフレームが、ヒートシンクの突出部に形成された貫通孔を貫通していることにより、プリント基板上に半導体装置を搭載する際に、ヒートシンクとリードフレームとが干渉することを回避しつつ、たとえば他の電子部品上に重ねて当該半導体装置を配置することが容易となる。その結果、本発明の半導体装置によれば、半導体素子の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置を提供することができる。
上記半導体装置において好ましくは、ヒートシンクの一方の主面とは反対側の主面である他方の主面上には、上記半導体素子とは異なる他の半導体素子が搭載されている。
これにより、ヒートシンクの両側の主面上に半導体素子が搭載されるため、複数の半導体素子を備えた半導体装置の省スペース化が可能となる。
本発明に従った半導体装置の製造方法は、高熱伝導性絶縁部材を準備する工程と、高熱伝導性絶縁部材にリードフレームを接続する工程と、リードフレームと半導体素子とを接続し、半導体部品を作製する工程と、当該半導体部品を、ヒートシンクの主面上に搭載する工程とを備えている。ヒートシンクには、当該ヒートシンクを貫通する貫通孔が形成されている。そして、半導体部品を搭載する工程では、リードフレームが上記貫通孔を貫通するように、半導体部品がヒートシンクの主面上に搭載される。
本発明の半導体装置の製造方法によれば、半導体素子の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置を、容易に製造することができる。
上記本発明の半導体装置の製造方法において好ましくは、半導体部品を作製する工程では、複数の半導体部品が作製される。さらに、半導体部品をヒートシンクの主面上に搭載する工程では、複数の半導体部品のうち少なくとも１つの半導体部品がヒートシンクの一方の主面上に搭載されるとともに、複数の半導体部品のうち当該少なくとも１つの半導体部品とは異なる他の少なくとも１つの半導体部品が、ヒートシンクの上記一方の主面とは異なる他方の主面上に搭載される。そして、上記一方の主面上に搭載される上記少なくとも１つの半導体部品は、リードフレームが上記貫通孔を貫通するように、ヒートシンクの上記一方の主面上に搭載される。
これにより、ヒートシンクの両側の主面上に半導体素子が搭載されるため、複数の半導体素子を備えた半導体装置の省スペース化が可能となる。
以上の説明から明らかなように、本発明の半導体装置およびその製造方法によれば、半導体素子の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置およびその製造方法を提供することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
図１は、本発明の一実施の形態である実施の形態１における半導体装置が採用され得る回路装置の概略図である。図１を参照して、本実施の形態における回路装置の構成を説明する。
図１を参照して、本実施の形態における回路装置９は、交流電源Ｖｉｎと、４つのダイオードＤ１〜Ｄ４と、キャパシタＣと、４つの半導体素子としてのトランジスタ１０と、負荷Ｌとを備えている。ここで、４つのトランジスタ１０を含む図１における領域αを省スペース化する目的で、以下に説明する半導体装置を採用することができる。
図２は、実施の形態１における半導体装置の上面の構成を示す概略平面図である。また、図３は、実施の形態１における半導体装置の下面の構成を示す概略平面図である。また、図４は、図２および図３における線分ＩＶ−ＩＶに沿う概略断面図である。また、図５は、図２および図３における線分Ｖ−Ｖに沿う概略断面図である。なお、図２〜図５においては、トランジスタが平面的に並べて設置される面に平行な面内において、トランジスタが並ぶ方向をＹ軸方向、Ｙ軸方向に垂直な方向をＸ軸方向、トランジスタが設置される面に垂直な方向をＺ軸方向として、当該方向が付記されている。以下、図２〜図５を参照して、実施の形態１における半導体装置を説明する。
図２〜図５を参照して、本実施の形態における半導体装置１は、ヒートシンク２０と、ヒートシンク２０の一方の主面である第１主面２０Ａおよび第１主面２０Ａとは反対側の主面である第２主面２０Ｂ上のそれぞれに配置された高熱伝導性絶縁部材４０と、各高熱伝導性絶縁部材４０上のそれぞれに配置されたリードフレーム５０と、各リードフレーム５０上のそれぞれに配置された半導体素子としてのトランジスタ１０とを備えている。
ヒートシンク２０は、熱伝導性の高い素材からなっており、たとえば銅（Ｃｕ）および／またはそれを含有した高熱伝導性金属材料、あるいは炭化珪素（ＳｉＣ）やダイヤモンドおよび／またはそれを含有した高熱伝導性セラミックス材料などを素材として採用することができる。また、高熱伝導性絶縁部材４０は絶縁性を有し、かつ後述する絶縁樹脂６０よりも熱伝導性の高い素材からなっており、たとえば窒化アルミニウム（ＡｌＮ）、ＳｉＣ、ダイヤモンド、および／またはそれを含有した高熱伝導性セラミックス材料などを素材として採用することができる。
そして、ヒートシンク２０と高熱伝導性絶縁部材４０との間には、接合材料３０が配置され、この接合材料３０によりヒートシンク２０と高熱伝導性絶縁部材４０とは熱伝導可能に接合されている。接合材料３０としては、たとえば銀（Ａｇ）もしくは錫（Ｓｎ）を含有した金属系ろう材、導電性樹脂、導電性接着剤などを採用することができる。
リードフレーム５０は、導電性の高い素材からなっており、たとえば銅（Ｃｕ）および／またはそれを含有した高熱伝導性金属材料などを素材として採用することができる。そして、リードフレーム５０と高熱伝導性絶縁部材４０との間には、接合材料３０が配置され、この接合材料３０により高熱伝導性絶縁部材４０とリードフレーム５０とは熱伝導可能に接合されている。また、リードフレーム５０は、半導体装置１の外部と電気的に接続されるための接続部５１を含んでいる。
トランジスタ１０とリードフレーム５０との間には接合材料３０が配置され、この接合材料３０によりリードフレーム５０とトランジスタ１０とは熱伝導可能に接合されている。また、トランジスタ１０は、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）であり、ソースＳ、ゲートＧおよびドレインＤを含んでいる。そして、ソースＳ、ゲートＧおよびドレインＤのそれぞれが、導電性を有するワイヤ７０により、リードフレーム５０と電気的に接続されている。その結果、トランジスタ１０のそれぞれは、リードフレーム５０を介して外部と電気的に接続されている。
さらに、トランジスタ１０は、ヒートシンク２０の第１主面２０Ａおよび第２主面２０Ｂ上のそれぞれに複数個（本実施例では２個）配置されている。そして、ヒートシンク２０の第１主面２０Ａ上に配置された複数個（２個）のトランジスタ１０は、絶縁性封止剤としての一体の絶縁樹脂６０により取り囲まれ、外部との間が絶縁されている。さらに、ヒートシンク２０の第２主面２０Ｂ上に配置された複数個（２個）のトランジスタ１０も、同様に一体の絶縁樹脂６０により取り囲まれ、外部との間が絶縁されている。
高熱伝導性絶縁部材４０は、板状の形状を有しており、トランジスタ１０が配置される側の主面（ヒートシンク２０から遠い側の主面）である第１面４０Ａが、絶縁樹脂６０の内部に進入しているとともに、第１面４０Ａとは反対側の主面（ヒートシンク２０に近い側の主面）である第２面４０Ｂが、絶縁樹脂６０から露出している。
さらに、図２〜図５を参照して、リードフレーム５０は、接続部５１において、トランジスタ１０が平面的に並べて設置される面に平行な面内の、トランジスタが並ぶ方向であるＹ軸方向に交差（直交）する方向であるＸ軸方向において、絶縁樹脂６０よりも外側（トランジスタ１０から離れる側）に突出している。また、半導体装置１は、回路基板としてのプリント基板８０上に搭載されて図１に示す回路装置９を構成する。半導体装置１がプリント基板８０上に搭載された状態において、リードフレーム５０の接続部５１は、トランジスタ１０から離れる側の端部において屈曲しており、その先端はプリント基板８０に到達している。そして、リードフレーム５０の接続部５１とプリント基板８０とが交差する位置において、プリント基板８０上に形成された回路（図示しない）とリードフレーム５０とが電気的に接続されている。
また、ヒートシンク２０の第１主面２０Ａ上（ヒートシンク２０から見てプリント基板８０とは反対側）に配置されるリードフレーム５０の接続部５１は、ヒートシンク２０に形成された貫通孔２９を貫通している。接続部５１は、貫通孔２９の内壁と間隔を置いて、貫通孔２９を貫通している。接続部５１と貫通孔２９の内壁との間には、絶縁性を有する素材、たとえば絶縁性樹脂からなる絶縁材が配置されていてもよい。より具体的には、接続部５１が貫通する貫通孔２９には、絶縁材が充填されていてもよい。
すなわち、ヒートシンク２０の第１主面２０Ａ上に配置されたリードフレーム５０の接続部５１は、トランジスタ１０がその上に搭載される側とは反対側のＺ軸方向に沿った向きに屈曲し、第２主面２０Ｂ上に配置されたリードフレーム５０の接続部５１は、トランジスタ１０がその上に搭載される側のＺ軸方向に沿った向きに屈曲している。また、ヒートシンク２０の第１主面２０Ａ上に配置されたリードフレーム５０の接続部５１と、第２主面２０Ｂ上に配置されたリードフレーム５０の接続部５１とは、互いに反対向きに絶縁樹脂６０よりも外側に突出している。
一方、図２〜図５を参照して、ヒートシンク２０は、リードフレーム５０が突出する方向であるＸ軸方向およびＸ軸方向とは異なった方向（直交する方向）であるＹ軸方向に、高熱伝導性絶縁部材４０および絶縁樹脂６０よりも外側に突出する突出部２１を含んでいる。そして、突出部２１は、Ｙ軸方向の端部において、第２主面２０Ｂ側のＺ軸方向に沿った向きに屈曲している。そして、半導体装置１がプリント基板８０上に搭載された状態において、その先端はプリント基板８０に接触している。また、Ｘ方向（リードフレーム５０の接続部５１が突出する方向）の突出部２１に、貫通孔２９は形成されている。
すなわち、本実施の形態における半導体装置１は、ヒートシンク２０と、ヒートシンク２０の第１主面２０Ａ上に搭載された半導体素子としてのトランジスタ１０と、トランジスタ１０を取り囲んで封止することにより、トランジスタ１０と外部との間を絶縁する絶縁性封止剤としての絶縁樹脂６０と、絶縁樹脂６０よりも熱伝導率の高い素材からなり、ヒートシンク２０とトランジスタ１０との間に配置され、絶縁樹脂６０から少なくともその一部が露出する高熱伝導性絶縁部材４０と、トランジスタ１０を外部と電気的に接続するリードフレーム５０とを備えている。また、ヒートシンク２０は、高熱伝導性絶縁部材４０よりも突出する突出部２１を含んでいる。そして、ヒートシンク２０の突出部２１には、ヒートシンク２０を貫通する貫通孔２９が形成されており、リードフレーム５０は貫通孔２９を貫通している。さらに、本実施の形態における半導体装置１においては、ヒートシンク２０の第１主面２０Ａとは反対側の主面である第２主面２０Ｂ上に、上記トランジスタ１０とは異なる他の半導体素子としてのトランジスタ１０が搭載されている。
本発明の半導体装置１においては、絶縁樹脂６０および高熱伝導性絶縁部材４０によってトランジスタ１０と外部との間を絶縁しつつ、ヒートシンク２０とトランジスタ１０との間に配置された高熱伝導性絶縁部材４０が絶縁樹脂６０から露出し、かつヒートシンク２０が突出部２１を有していることにより、トランジスタ１０の動作により発生する熱を外部に効率よく放出することが可能となっている。そして、トランジスタ１０を外部と電気的に接続するリードフレーム５０が、ヒートシンク２０の貫通孔２９を貫通していることにより、プリント基板８０上に半導体装置１を搭載する際に、ヒートシンク２０とリードフレーム５０とが干渉することを回避しつつ、ヒートシンク２０の両側の主面上にトランジスタ１０を搭載することができる。その結果、本実施の形態における半導体装置１によれば、トランジスタ１０の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置を提供することができる。
より具体的には、たとえば図２０に基づいて説明した従来の半導体装置と同じ平面形状が一辺２ｍｍの正方形である４つのトランジスタを含む半導体装置を作製した場合、図２０の従来の半導体装置では、当該半導体装置を搭載するために必要なスペースである搭載スペースが１１．８ｍｍ角相当（一辺の長さが１１．８ｍｍの正方形形状に相当）であるのに対し、本実施の形態における半導体装置１では搭載スペースを１０ｍｍ角相当にまで省スペース化することができる。
なお、上述のようにヒートシンク２０の第１主面２０Ａおよび第２主面２０Ｂ上のそれぞれに複数個のトランジスタが配置される場合、第１主面２０Ａ上に配置されるトランジスタ１０の動作時の発熱量の総和と、第２主面２０Ｂ上に配置されるトランジスタ１０の動作時の発熱量の総和との差が、最も小さくなるように、トランジスタ１０が配置されることが好ましい。より具体的には、第１主面２０Ａ上に配置されるトランジスタ１０の消費電力の総和と、第２主面２０Ｂ上に配置されるトランジスタ１０の消費電力の総和との差が、最も小さくなるように、トランジスタ１０が配置されていることが好ましい。これにより、トランジスタの動作により発生する熱を、一層効率よく外部に放出することができる。
次に、本発明の一実施の形態である実施の形態１における半導体装置の製造方法として、半導体装置１の製造方法について説明する。図６は、実施の形態１における半導体装置の製造方法の概略を示すフローチャートである。また、図７〜図１７は、実施の形態１における半導体装置の製造方法を説明するための概略断面図である。なお、図７〜図１７においては、図２〜図５と同様に、トランジスタが平面的に並べて設置される面に平行な面内において、トランジスタが並ぶ方向をＹ軸方向、Ｙ軸方向に垂直な方向をＸ軸方向、トランジスタが設置される面に垂直な方向をＺ軸方向として、当該方向が付記されている。
図６を参照して、本実施の形態における半導体装置の製造方法においては、まず、リードフレームが準備されるリードフレーム準備工程（Ｓ１１０）が実施される。具体的には、図７を参照して、導電性の高い素材である銅（Ｃｕ）および／またはそれを含有した高熱伝導性金属材料などを素材とする平板状のリードフレーム５０が準備される。
次に、図６を参照して、リードフレーム５０に対して高熱伝導性絶縁部材４０が接合される高熱伝導性絶縁部材接合工程（Ｓ１２０）が実施される。具体的には、図７を参照して、リードフレーム５０において、半導体素子としてのトランジスタ１０が搭載されるべき主面である第１面５０Ａとは反対側の主面である第２面５０Ｂ上に高熱伝導性絶縁部材４０が配置され、接合材料３０により接合される。
次に、図６を参照して、リードフレーム５０に半導体素子が接続される半導体素子接続工程（Ｓ１３０）が実施される。具体的には、図８を参照して、リードフレーム５０の第１面５０Ａ上に、半導体素子としてのトランジスタ１０が配置され、接合材料３０により接合される。その後、図９を参照して、トランジスタ１０の電極端子（ソース、ゲートおよびドレイン）とリードフレーム５０とがワイヤ７０により接続される。ワイヤ７０によるトランジスタ１０とリードフレーム５０との接続は、たとえば超音波接合により実施することができる。
次に、図６を参照して、半導体素子としてのトランジスタ１０が封止される絶縁封止工程（Ｓ１４０）が実施される。具体的には、図１０を参照して、トランジスタ１０を内部に包含し、かつリードフレーム５０の接続部５１および高熱伝導性絶縁部材４０の第２面４０Ｂが外部に露出するように、絶縁樹脂６０が形成される。絶縁樹脂６０の形成は、たとえばトランスファーモールドにより実施することができる。
次に、リードフレーム５０が曲げ加工されるリードフレーム曲げ加工工程（Ｓ１５０）が実施される。具体的には、図１１を参照して、リードフレーム５０の接続部５１が、トランジスタ１０がその上に搭載される側とは反対側（第２面５０Ｂ側）に屈曲するように、すなわち高熱伝導性絶縁部材４０に近づく側に、絶縁樹脂６０から露出する領域の途中で曲げ加工される。以上の工程により、半導体部品としての上側部品２が完成する。
一方、上記工程（Ｓ１１０）〜（Ｓ１５０）とは別に、工程（Ｓ１１０）〜（Ｓ１４０）と同様の工程が実施された後、（Ｓ１５０）において、図１２に示すように、リードフレーム５０の接続部５１が、トランジスタ１０がその上に搭載される側（第１面５０Ａ側）に屈曲するように、すなわち高熱伝導性絶縁部材４０から離れる側（上側部品２において接続部５１が屈曲する側とは反対側）に、絶縁樹脂６０から露出する領域の途中で曲げ加工される。以上の工程により、半導体部品としての下側部品３が完成する。
さらに、図６を参照して、上記工程（Ｓ１１０）〜（Ｓ１５０）による上側部品２および下側部品３の作製とは別に、板状のヒートシンク２０が準備されるヒートシンク準備工程（Ｓ２１０）が実施される。具体的には、図１３を参照して、たとえば熱伝導性の高い素材である銅（Ｃｕ）および／またはそれを含有した高熱伝導性金属材料などを素材とする板状のヒートシンク２０が準備される。
次に、図６を参照して、ヒートシンク２０が曲げ加工されるヒートシンク曲げ加工工程（Ｓ２２０）が実施される。具体的には、図１４を参照して、板状のヒートシンク２０の両端が曲げ加工されることにより、主面に垂直な断面における形状がコの字型になるように、ヒートシンク２０が成形される。より具体的には、平面形状が四角形である板状のヒートシンク２０が工程（Ｓ２１０）において準備され、工程（Ｓ２２０）において、四角形の４つの辺のうち向かい合う２つの辺が互いに近づくように両端が曲げ加工されることにより、主面に垂直な断面における形状がコの字型であるヒートシンク２０が作製される。
次に、図６を参照して、工程（Ｓ１１０）〜（Ｓ１５０）において作製された上側部品２および下側部品３が、工程（Ｓ２１０）〜（Ｓ２２０）において作製されたヒートシンク２０の両側の主面上に搭載される半導体部品搭載工程が実施される。具体的には、図１５を参照して、まず、下側部品３およびヒートシンク２０を保持するための保持治具９０が準備される。保持治具９０は、たとえば板状の形状を有しており、下側部品３およびヒートシンク２０を保持するための保持部として、リードフレーム５０の接続部５１およびヒートシンク２０の突出部２１が挿入される貫通孔９１を備えている。そして、下側部品３は、保持治具９０上に載置され、接続部５１が貫通孔９１に挿入されることにより、保持治具９０により保持される。このとき、下側部品３は、トランジスタ１０から見て接合材料３０を介してリードフレーム５０に固定される側とは反対側の面が保持治具９０に対向するように保持治具９０上に載置される。その結果、高熱伝導性絶縁部材４０において、絶縁樹脂６０から露出している面である第２面４０Ｂが保持治具９０とは反対側となるように、下側部品３が保持治具９０により保持される。
次に、高熱伝導性絶縁部材４０の第２面４０Ｂ上に接合材料３０が載せられた後、ヒートシンク２０の、工程（Ｓ２２０）で曲げ加工されなかった領域である中央部２２において、突出部２１の両端に面する側の面である第２主面２０Ｂと、高熱伝導性絶縁部材４０の第２面４０Ｂとが接合材料３０を挟んで対向するように、下側部品３上にヒートシンク２０が載置される。その結果、下側部品３とヒートシンク２０とは、第２主面２０Ｂと高熱伝導性絶縁部材４０の第２面４０Ｂとにおいて、接合材料３０により接合される。
次に、図１６および図１７を参照して、ヒートシンク２０の第１主面２０Ａ上に接合材料３０が載せられた後、ヒートシンク２０の第１主面２０Ａと、上側部品２の高熱伝導性絶縁部材４０の第２面４０Ｂとが接合材料３０を挟んで対向するように、ヒートシンク２０上に上側部品２が載置される。その結果、上側部品２とヒートシンク２０とは、第１主面２０Ａと高熱伝導性絶縁部材４０の第２面４０Ｂとにおいて、接合材料３０により接合される。このとき、図１７を参照して、ヒートシンク２０には、ヒートシンク２０を貫通する貫通孔２９が形成されており、リードフレーム５０の接続部５１が貫通孔２９を貫通するように、上側部品２がヒートシンク２０の第１主面２０Ａ上に搭載される。また、上側部品２がヒートシンク２０の第１主面２０Ａ上に搭載された後、貫通孔２９の内壁とリードフレーム５０の接続部５１とが接触することを回避するため、貫通孔２９の内部が、絶縁性を有する素材、たとえば絶縁性樹脂からなる絶縁材により充填されてもよい。
以上の工程により作製された半導体装置１が保持治具９０から取り外されることにより、本実施の形態における半導体装置の製造方法は完了し、半導体装置１が得られる。
上記本実施の形態における半導体装置の製造方法によれば、トランジスタ１０の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする、複数のトランジスタ１０を備えた半導体装置１を容易に製造することができる。
（実施の形態２）
次に、本発明の一実施の形態である実施の形態２について説明する。図１８および図１９は、実施の形態２における半導体装置の概略断面図である。ここで、実施の形態２の半導体装置を示す図１８および図１９は、それぞれ実施の形態１の半導体装置を示す図２および図３における線分ＩＶ−ＩＶおよび線分Ｖ−Ｖに沿う概略断面図に相当する。
図１８および図１９を参照して、実施の形態２における半導体装置１は、基本的には実施の形態１における半導体装置１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態２における半導体装置１は、ヒートシンク２０の第２主面２０Ｂ上にトランジスタ１０が搭載されていない。一方、半導体装置１がプリント基板８０上に搭載された状態において、ヒートシンク２０の第２主面２０Ｂに対向するプリント基板８０の領域には、半導体装置１とは異なる他の電子部品８５が配置されている。このように、実施の形態２における半導体装置１によれば、図１８および図１９に示すように、半導体装置１が配置されるべきプリント基板８０の領域に他の電子部品が配置されている場合であっても、当該他の電子部品上に、平面的に見て当該他の電子部品に重なるように、半導体装置１を配置することが容易となる。その結果、実施の形態２における半導体装置１によれば、トランジスタ１０の動作により発生する熱を効率的に放出することを可能としつつ、大幅な省スペース化を可能とする半導体装置１を提供することができる。なお、実施の形態２における半導体装置１は、下側部品３を作製し、ヒートシンク２０上に搭載する工程を省略する点を除き、実施の形態１の場合と同様に製造することができる。
上記実施の形態においては、半導体装置に搭載される半導体素子がトランジスタである場合について説明したが、本発明の半導体装置はこれに限られない。本発明の半導体装置においては、上記トランジスタのほか、ダイオード（ＰＮダイオード、ショットキーバリアダイオードなど）、サイリスタなどの半導体素子が搭載されてもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置およびその製造方法は、ヒートシンク上に搭載された半導体素子を備える半導体装置およびその製造方法に、特に有利に適用され得る。
実施の形態１における半導体装置が採用され得る回路装置の概略図である。 実施の形態１における半導体装置の上面の構成を示す概略平面図である。 実施の形態１における半導体装置の下面の構成を示す概略平面図である。 図２および図３における線分ＩＶ−ＩＶに沿う概略断面図である。 図２および図３における線分Ｖ−Ｖに沿う概略断面図である。 実施の形態１における半導体装置の製造方法の概略を示すフローチャートである。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態１における半導体装置の製造方法を説明するための概略断面図である。 実施の形態２における半導体装置の概略断面図である。 実施の形態２における半導体装置の概略断面図である。 従来の半導体装置の構成の一例を示す概略平面図である。
符号の説明
１ 半導体装置、２ 上側部品、３ 下側部品、９ 回路装置、１０ トランジスタ、２０ ヒートシンク、２０Ａ 第１主面、２０Ｂ 第２主面、２１ 突出部、２２ 中央部、２９ 貫通孔、３０ 接合材料、４０ 高熱伝導性絶縁部材、４０Ａ 第１面、４０Ｂ 第２面、５０ リードフレーム、５０Ａ 第１面、５０Ｂ 第２面、５１ 接続部、６０ 絶縁樹脂、７０ ワイヤ、８０ プリント基板、８５ 電子部品、９０ 保持治具、９１ 貫通孔。

Claims (4)

  1. ヒートシンクと、
    前記ヒートシンクの一方の主面上に搭載された半導体素子と、
    前記半導体素子を取り囲んで封止することにより、前記半導体素子と外部との間を絶縁する絶縁性封止剤と、
    前記絶縁性封止剤よりも熱伝導率の高い素材からなり、前記ヒートシンクと前記半導体素子との間に配置され、前記絶縁性封止剤から少なくともその一部が露出する高熱伝導性絶縁部材と、
    前記半導体素子を外部と電気的に接続するリードフレームとを備え、
    前記ヒートシンクは、前記高熱伝導性絶縁部材よりも突出する突出部を含み、
    前記ヒートシンクの前記突出部には、前記ヒートシンクを貫通する貫通孔が形成されており、
    前記リードフレームは前記貫通孔を貫通している、半導体装置。
  2. 前記ヒートシンクの一方の主面とは反対側の主面である他方の主面上には、前記半導体素子とは異なる他の半導体素子が搭載されている、請求項１に記載の半導体装置。
  3. 高熱伝導性絶縁部材を準備する工程と、
    前記高熱伝導性絶縁部材にリードフレームを接続する工程と、
    前記リードフレームと半導体素子とを接続し、半導体部品を作製する工程と、
    前記半導体部品を、ヒートシンクの主面上に搭載する工程とを備え、
    前記ヒートシンクには、前記ヒートシンクを貫通する貫通孔が形成されており、
    前記半導体部品を搭載する工程では、前記リードフレームが前記貫通孔を貫通するように、前記半導体部品が前記ヒートシンクの主面上に搭載される、半導体装置の製造方法。
  4. 前記半導体部品を作製する工程では、複数の前記半導体部品が作製され、
    前記半導体部品をヒートシンクの主面上に搭載する工程では、前記複数の半導体部品のうち少なくとも１つの半導体部品が前記ヒートシンクの一方の主面上に搭載されるとともに、前記複数の半導体部品のうち前記少なくとも１つの半導体部品とは異なる他の少なくとも１つの半導体部品が、前記ヒートシンクの前記一方の主面とは異なる他方の主面上に搭載され、
    前記一方の主面上に搭載される前記少なくとも１つの半導体部品は、前記リードフレームが前記貫通孔を貫通するように、前記ヒートシンクの前記一方の主面上に搭載される、請求項３に記載の半導体装置の製造方法。
JP2008002996A 2008-01-10 2008-01-10 半導体装置およびその製造方法 Withdrawn JP2009164511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008002996A JP2009164511A (ja) 2008-01-10 2008-01-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002996A JP2009164511A (ja) 2008-01-10 2008-01-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009164511A true JP2009164511A (ja) 2009-07-23

Family

ID=40966743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002996A Withdrawn JP2009164511A (ja) 2008-01-10 2008-01-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009164511A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (ja) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The 低風騒音低コロナ騒音架空電線
JP2012222041A (ja) * 2011-04-05 2012-11-12 Shinko Electric Ind Co Ltd 放熱部材及びその製造方法、並びに半導体モジュール
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (ja) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The 低風騒音低コロナ騒音架空電線
JP2012222041A (ja) * 2011-04-05 2012-11-12 Shinko Electric Ind Co Ltd 放熱部材及びその製造方法、並びに半導体モジュール
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US8952520B2 (en) Power semiconductor device
JP2014013908A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法
JP2003086737A (ja) 半導体装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US9666557B2 (en) Small footprint semiconductor package
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
CN107564875B (zh) 半导体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2017123360A (ja) 半導体モジュール
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2010147053A (ja) 半導体装置
JP4614107B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2007096004A (ja) 半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP4797492B2 (ja) 半導体装置
JP2009010210A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP4810898B2 (ja) 半導体装置
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405