JP4797492B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4797492B2 JP4797492B2 JP2005222793A JP2005222793A JP4797492B2 JP 4797492 B2 JP4797492 B2 JP 4797492B2 JP 2005222793 A JP2005222793 A JP 2005222793A JP 2005222793 A JP2005222793 A JP 2005222793A JP 4797492 B2 JP4797492 B2 JP 4797492B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive plate
- post electrode
- semiconductor chip
- connection body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8434—Bonding interfaces of the connector
- H01L2224/84345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
すなわち、IGBTなどのパワー半導体デバイスでは、半導体チップの接合部温度Tjに上限保証温度(例えば125℃)が規定されているのに対して、放熱用ベース(銅ベース板)に絶縁基板を介して半導体チップをマウントした片面冷却方式では、半導体チップの上面側がパッケージ内に充填した封止樹脂で封止されているためにチップの上面側からの放熱は殆ど期待できない。このために半導体チップの小型,大電流化に伴い発熱密度が増大すると、半導体チップの上面電極に接続する配線リードとしてアルミワイヤをボンディングした在来の配線構造では、チップの接合部温度を上限保証温度以下に抑えることが困難であるばかりか、アルミワイヤのジュール発熱も加わってワイヤ溶断のおそれもあってヒートサイクル,パワーサイクル耐量の低下が懸念される。
次に、パワー半導体モジュールを例に、特許文献2に開示されているモジュール組立構造を図7に示す。図において、1は放熱用銅ベース、2はセラミックス基板2aの表,裏両面に導体パターン2b,2cを形成して銅ベース1の上に搭載接合した絶縁基板(例えば、Direct Copper Bonding基板)、3は絶縁基板2の導体パターン2bに半田接合してマウントした半導体チップ(IGBT)、4は半導体チップ3の上面電極(エミッタ電極)と絶縁基板2の導体パターン2aとの間に半田接合したリードフレーム(銅製の配線リード)、5は外囲樹脂ケースである。なお、1aは銅ベース1に伝熱結合した放熱フィン(ヒートシンク)である。
一方、前記した半田層の熱応力緩和対策として、半導体チップの主面に半田よりもヤング率が低い樹脂緩衝層と、該緩衝層を貫通して分散配備したポスト電極とを組合せた応力緩和層を半導体チップの主面電極に積層した上でその上面に配線リードを半田接合し、半導体チップと配線リードとの熱膨張係数差に起因して半田層に発生する応力を前記の樹脂緩衝層の変形により吸収して応力を緩和するようにした半導体チップの実装回路構造が知られている(例えば、特許文献3参照)。
本発明は上記の点に鑑みなされたものであり、その目的は高い通電性と伝熱性を確保しつつ、半導体チップと配線リードもしくは基板との線膨張係数差が原因で接合層に発生する面方向の応力を効果的に緩和できるようにして実装回路の接続信頼性の向上を図った半導体装置を提供することにある。
半導体チップの上面主電極に、応力緩和機能を有する通電,伝熱経路部材として、低線膨張係数の材質になる導電板と、該導電板の板面に高導電,高伝熱性の材質になるポスト電極を分散して貫通植設した構造の接続体を面接合(例えば半田接合)し、その導電板から引出し形成した端子部に配線部材を接合するものとし(請求項1)、具体的には次記のような態様で構成することができる。
(1)前記接続体のポスト電極を中空構造体として水平方向の撓み剛性を低め、接続体の応力緩和機能を高めるようにする(請求項2)。
(2)前記接続体の導電板を断面形状が波型の板として水平方向の撓み剛性を低め、接続体としての応力緩和機能を一層高めるようにする(請求項3)。
(3)前記のポスト電極を断面形状が波型の導電板の山部に配置し、かつポスト電極の挿入深さを導電板の波形高さよりも小に設定して接続体の全面域で接合層の導電抵抗,および伝熱抵抗を平均化させて熱応力を分散させるようにする(請求項4)。
(4)前記の接続体について、その導電板の材質をFe−Ni系合金,Mo,W、もしくはそのいずれかの成分と銅またはアルミを含む低膨張合金とし、ポスト電極の材質は純銅,純アルミ、もしくはMo,W,またはそのいずれかの成分と銅またはアルミを含む合金として半導体チップと接続体との間で線膨張係数のミスマッチを低く抑えるようにする(請求項5)。
もしくは、絶縁基板に半導体チップをマウントした上で、該半導体チップの上面主電極に配線部材として配線リードもしくは配線基板を接続した実装回路になる半導体装置において、半導体チップの少なくとも一方の主電極面に、通電,伝熱経路部材として低線膨張係数であって断面形状が波型の導電板に高導電,高伝熱性のポスト電極を分散して貫通植設した構造の接続体を面接合し、該接続体を介して配線部材ないし絶縁基板に接合するものとし(請求項7)、具体的には次記のような態様で構成することができる。
(5)前記接続体を半導体チップの主面に接合した上で、その導電板の背面に露呈しているポスト電極を配線部材,ないし絶縁基板の導体パターンに接合する(請求項8)。
しかも、導電板を接続体の接合層に対する応力緩衝部として機能させるようにしたことで、先記の特許文献3に開示されている応力緩和層(応力緩衝部を樹脂層で形成している)と比べて高い通電性と伝熱性を確保することができて通電容量,発熱量の大きなパワー半導体モジュールにも十分に対応可能となる。
また、前記接続体の構造について、そのポスト電極を中空構造体,導電板を断面形状が波型の板として撓み剛性を低めるようにしたことで、接続体の応力緩和機能をより一層高めることができ、さらに接続体に先記のような材質を選択することにより、接続体の実効的な線膨張係数を半導体チップに近づけて接合層に発生する応力を軽減できる。
また、接続体のポスト電極を断面形状が波型の導電板の山部に配置し、かつポスト電極の挿入深さを導電板の波形高さよりも小に設定した構成を採用することにより、接続体の接合面全域で接合層の導電抵抗および伝熱抵抗を平均化し、併せて熱応力を分散させることができて接続信頼性がさらに向上する。
ここで、前記の接続体7は、図1(b),(c)で示すように、半導体チップ3の主面と略同等な外形サイズでその材質が低熱膨張係数である導電板7aに対し、その板面に例えば打ち抜き加工によって貫通穴7a−1を分散開口した上で、この貫通穴7a−1に柱状のポスト電極7bをその先端が導電板7aの接合面側に突き出すように圧入して植設した構造になる。また、前記の導電板7aは、例えば42アロイ,コバール,インバーなどの低膨張合金(Fe−Ni合金)であり、ポスト電極7bは導電性,伝熱性の高い純銅で作られている。
上記構成によれば、個々のポスト電極7bが導電板7aの板面上に分離して担持されていることから、接続体7の実質的な線膨張係数は低膨張合金の導電板7aの線膨張係数となり、これにより半導体チップとの線膨張係数のミスマッチが低減する。したがって、通電時のヒートサイクルに伴い半田層6に発生する応力を低レベルに低減しつつ、一方では導電板7a,および該導電板に植設した導電性,伝熱性の高いポスト電極7bにより電気的,伝熱的に高い導通機能を確保し、特に通電容量の大きなパワー半導体モジュールの実装回路としてその接続信頼性が向上する。また、接続体7の導電板7aの板厚を増して熱容量を大きく設定することにより接続体自身がヒートスプレッダとして有効に機能し、半導体チップ3の発熱集中を緩和させることができる。また、半導体チップ3の発熱はチップの中央域に多く発生することから、前記ポスト電極7bは導電板7aに対してその中央範囲での配列ピッチを小さくし、周域では配列ピッチを大きくすればよい。
次に、前記接続体7に関して、図1の構造を変更したいくつかの改良実施例について述べる。
また、この実施例では断面形状が波型の導電板7a’に対し、ポスト電極7b”を波形の山部に分散して圧入,植設し、かつ導電板7a’を貫通してその半田接合面側に突き出す圧入深さdを導電板7a’の波形高さhよりも小(d<h)に設定している。
上記の波形導電板7a’およびポスト電極7b”の採用により、接続体7を半導体チップ3の上主面に半田接合した状態(図1(a)参照)では、導電性,膨張係数が低い断面形状が波型の導電板7a’の谷部範囲に対応する半田層6の厚さに比べて、導電性,膨張係数の高いポスト電極7b”に対応する半田層6の厚さが厚くなる。これにより、接続体7の全面域で半田層6の電気抵抗,伝熱抵抗が平均化されるとともに、熱応力の集中を避けて半田歪みを半田層6の全域に分散させることができる。
この構成によれば、半導体チップ3の発生熱をその上下両主面に配した接続体7を介して絶縁基板2および配線基板9に放熱してモジュールの放熱性が向上するとともに、半導体チップ3/絶縁基板2および半導体チップ3/配線基板9の間で半田層6に発生する熱応力を接続体7により低減緩和して高い接続信頼性を実現できる。さらに、各基板についても接合前後の応力が低減されることから、基板の品質管理条件も緩和されて製造上での歩留も向上する。
この構成においても、図1(a)と同様に半田層6に発生する応力を緩和して接続信頼性の高い実装回路を実現できる。
なお、以上述べた各実施例では、半導体チップ3の主面と接続体7とを半田接合した場合について述べたが、半導体チップ3/接続体7の間の接合は半田接合のみに限定されるものではなく、ロウ付けなど他の接合法においても同様な応力低減効果を奏することができる。
3 半導体チップ
6 半田層
7 接続体
7a 導電板
7b ポスト電極
8 配線リード
9 配線基板
Claims (12)
- 絶縁基板に半導体チップをマウントした上で、該半導体チップの上面主電極に配線部材として配線リードもしくは配線基板を接続した実装回路になる半導体装置において、
半導体チップの上面主電極に、通電,伝熱経路部材として低線膨張係数の導電板に高導電,高伝熱性のポスト電極を分散して貫通植設した構造の接続体を面接合し、その導電板から引出し形成した端子部に配線部材を接合したことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、接続体のポスト電極が中空構造体になることを特徴とする半導体装置。
- 請求項1または2に記載の半導体装置において、接続体の導電板が、断面形状が波型の板であることを特徴とする半導体装置。
- 請求項3記載の半導体装置において、ポスト電極を断面形状が波型の導電板の山部に配置し、かつポスト電極の挿入深さを導電板の波形高さよりも小に設定したことを特徴とする半導体装置。
- 請求項1ないし4のいずれかに記載の半導体装置において、接続体の導電板の材質がFe−Ni系合金,Mo,W、もしくはそのいずれかの成分と銅またはアルミを含む低膨張合金であり、ポスト電極の材質が純銅,純アルミ、もしくはMo,W,またはそのいずれかの成分と銅またはアルミを含む合金であることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記ポスト電極の形状が柱状もしくはコニック状であることを特徴とする半導体装置。
- 絶縁基板に半導体チップをマウントした上で、該半導体チップの上面主電極に配線部材として配線リードもしくは配線基板を接続した実装回路になる半導体装置において、
半導体チップの少なくとも一方の主電極面に、通電,伝熱経路部材として低線膨張係数であって断面形状が波型の導電板に高導電,高伝熱性のポスト電極を分散して貫通植設した構造の接続体を面接合し、該接続体を介して配線部材ないし絶縁基板に接合したことを特徴とする半導体装置。 - 請求項7記載の半導体装置において、半導体チップの主面に接続体を接合した上で、その導電板の背面に露呈しているポスト電極を配線部材,ないし絶縁基板の導体パターンに接合したことを特徴とする半導体装置。
- 請求項7または8に記載の半導体装置において、接続体のポスト電極が中空構造体になることを特徴とする半導体装置。
- 請求項7記載の半導体装置において、ポスト電極を断面形状が波型の導電板の山部に配置し、かつポスト電極の挿入深さを導電板の波形高さよりも小に設定したことを特徴とする半導体装置。
- 請求項7ないし10のいずれかに記載の半導体装置において、接続体の導電板の材質がFe−Ni系合金,Mo,W、もしくはそのいずれかの成分と銅またはアルミを含む低膨張合金であり、ポスト電極の材質が純銅,純アルミ、もしくはMo,W,またはそのいずれかの成分と銅またはアルミを含む合金であることを特徴とする半導体装置。
- 請求項7記載の半導体装置において、前記ポスト電極の形状が柱状もしくはコニック状であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222793A JP4797492B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222793A JP4797492B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007042738A JP2007042738A (ja) | 2007-02-15 |
JP4797492B2 true JP4797492B2 (ja) | 2011-10-19 |
Family
ID=37800471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005222793A Expired - Fee Related JP4797492B2 (ja) | 2005-08-01 | 2005-08-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797492B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015045648A1 (ja) * | 2013-09-30 | 2015-04-02 | 富士電機株式会社 | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール |
CN109950194B (zh) * | 2019-04-11 | 2021-04-16 | 京东方科技集团股份有限公司 | 一种芯片转移基板和芯片转移方法 |
DE102019111963A1 (de) * | 2019-05-08 | 2020-11-12 | Danfoss Silicon Power Gmbh | Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0226243U (ja) * | 1988-08-08 | 1990-02-21 | ||
JPH0396064U (ja) * | 1990-01-22 | 1991-10-01 | ||
JPH07273256A (ja) * | 1994-04-01 | 1995-10-20 | Nippon Steel Corp | 半導体装置および該装置用ヒートスプレッダー |
JPH0964258A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 大電力半導体デバイス |
JP4023032B2 (ja) * | 1999-06-02 | 2007-12-19 | 株式会社デンソー | 半導体装置の実装構造及び実装方法 |
JP2004047598A (ja) * | 2002-07-10 | 2004-02-12 | Toyota Industries Corp | 複合材及び接続構造 |
-
2005
- 2005-08-01 JP JP2005222793A patent/JP4797492B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007042738A (ja) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634497B2 (ja) | 電力用半導体モジュール | |
TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
JP4438489B2 (ja) | 半導体装置 | |
JP5965687B2 (ja) | パワー半導体モジュール | |
KR101173927B1 (ko) | 반도체장치 모듈 | |
JP2007184315A (ja) | 樹脂封止型パワー半導体モジュール | |
CN102593081A (zh) | 包括散热器的半导体器件 | |
JP2011066255A (ja) | パワーモジュール | |
JP3630070B2 (ja) | 半導体チップおよび半導体装置 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
WO2011040313A1 (ja) | 半導体モジュールおよびその製造方法 | |
JP2007088030A (ja) | 半導体装置 | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2008042041A (ja) | 半導体装置 | |
JP2008251671A (ja) | 放熱基板およびその製造方法および電子部品モジュール | |
JP2005116702A (ja) | パワー半導体モジュール | |
JP3599057B2 (ja) | 半導体装置 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP2015090965A (ja) | 半導体装置 | |
JP2017123360A (ja) | 半導体モジュール | |
JP6048238B2 (ja) | 電子装置 | |
JP5218009B2 (ja) | 半導体装置 | |
WO2019038876A1 (ja) | 半導体装置 | |
JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4797492B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |