JP2004047598A - 複合材及び接続構造 - Google Patents
複合材及び接続構造 Download PDFInfo
- Publication number
- JP2004047598A JP2004047598A JP2002200872A JP2002200872A JP2004047598A JP 2004047598 A JP2004047598 A JP 2004047598A JP 2002200872 A JP2002200872 A JP 2002200872A JP 2002200872 A JP2002200872 A JP 2002200872A JP 2004047598 A JP2004047598 A JP 2004047598A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- expansion
- semiconductor element
- thermal expansion
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】外部電極14の端部には板形状の導電体26が電気的に接続されている。導電体26は、銅製である。外部電極14と導電体26とは、半田あるいは溶接によって接続されている。第1の素子電極17は、半田27によって導電体26に接続されている。半田27は、四角環状の膨張抑制部材28によって包囲されている。第1の素子電極17と導電体26とに結合している半田27は、膨張抑制部材28の内周面281にも結合している。膨張抑制部材28の材質には、半田の熱膨張率よりも小さい熱膨張率の材質(例えばセラミック)が使われている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、複合材及び接続構造に係り、例えば半導体素子の素子電極と素子外部の電極との接続に好適な複合材及び接続構造に関するものである。
【0002】
【従来の技術】
半導体素子における素子電極と外部電極とを電気的に接続するため、一般的には金属線(ボンディングワイヤ)によって素子電極と外部電極とを接続する。しかし、金属線による接続では、線接続になるために接続不良が生じやすい。特許第3216305号公報に開示の半導体装置では、半導体層上のボンディングパッドと素子外部の電極とを板状の導電性部材(アルミニウム製)によって接続している。板状の導電性部材による接続では、面接続になるために接続不良が金属線による接続に比べて生じにくい。又、ボンディングパッドに対する板状の導電性部材の接続は、ボンディングパッドに大きな応力のかからない半田接合や拡散接合等によって行われるため、ボンディング時に素子の損傷が生じない。
【0003】
【発明が解決しようとする課題】
しかし、導電性部材(アルミニウム製)と半導体素子(シリコン)との熱膨張率の違いが大きいため、半導体装置の動作中の発熱、昇温によって熱応力が発生して半導体素子が損傷したり、断線したりするおそれがある。
【0004】
又、放熱性をよくするためにヒートスプレッダ上に半導体素子をはんだ付けした接続構造においても、ヒートスプレッダの熱膨張率と半導体素子の熱膨張率との違いが大きい場合には、ヒートスプレッダと半導体素子との間の接続不良が生じて放熱性が低下したり、半導体素子が損傷したりする。
【0005】
本発明の目的は、熱応力による接続不良や損傷の発生を防止できる複合材及び接続構造を提供することにある。
【0006】
【課題を解決するための手段】
そのために請求項1の発明では、第1の接続対象と第2の接続対象とに結合させる半田の熱膨張を抑制するように、熱膨張率が半田よりも小さい環状の膨張抑制部材で前記半田を包囲した複合材を構成した。
【0007】
熱膨張率が半田よりも小さい環状の膨張抑制部材は、半田の熱膨張を抑制する。第1の接続対象と第2の接続対象との間に複合材を介在して、第1の接続対象と第2の接続対象とを複合材における半田で接続すれば、接続対象と半田との熱膨張率の違いが大きい場合にも、接続対象と半田との接合部における熱応力が緩和される。このような熱応力の緩和は、接続不良や接続対象の損傷の発生を防止する。
【0008】
複合材を構成する半田は、膨張抑制部材の環内に充填された半田ペーストでもよいし、膨張抑制部材に結合するように膨張抑制部材の環内で予め固められた固形半田でもよい。
【0009】
請求項2の発明では、請求項1において、前記膨張抑制部材は、セラミック製とした。
セラミックの熱膨張率は、半田に比べてかなり小さく、しかもセラミックは引っ張り強度も強い。そのため、セラミックは、半田の熱膨張を抑制する膨張抑制部材の材質として好適である。
【0010】
請求項3の発明では、第1の接続対象と第2の接続対象とに結合させる半田の中に、熱膨張率が半田よりも小さい膨張抑制粒子を混入した複合材を構成した。複合材を構成する半田は、半田ペーストでもよいし、膨張抑制粒子を内部に含むように固められた固形半田でもよい。
【0011】
半田内に混入している膨張抑制粒子は、半田に結合しているので、熱膨張率が半田よりも小さい膨張抑制粒子は、半田の熱膨張を抑制する。第1の接続対象と第2の接続対象との間に複合材を介在して、第1の接続対象と第2の接続対象とを複合材における半田で接続すれば、接続対象と半田との熱膨張率の違いが大きい場合にも、接続対象と半田との接合部における熱応力が緩和される。このような熱応力の緩和は、接続不良や接続対象の損傷の発生を防止する。
【0012】
請求項4の発明では、請求項3において、前記膨張抑制粒子は、セラミック製とした。
セラミックは多孔質であり、溶かされた半田がセラミック粒子の微小孔に入り込む。半田がセラミック粒子の微小孔に入り込むと、半田とセラミック粒子との結合が強くなり、半田の熱膨張を抑制する作用が一層強まる。
【0013】
請求項5の発明では、第1の接続対象と第2の接続対象とを半田で接続し、熱膨張率が半田よりも小さい環状の膨張抑制部材で前記半田を包囲した。
第1の接続対象と第2の接続対象との接続は、請求項1及び請求項2のいずれかに記載の複合材を用いて行ってもよい。あるいは第1の接続対象と第2の接続対象との一方の上に膨張抑制部材を載せておき、この膨張抑制部材の環内に半田ペーストを充填した後に他方の接続対象を重ね、この状態で半田を溶かしてもよい。
【0014】
請求項6の発明では、熱膨張率が半田よりも小さい膨張抑制粒子を内部に混入した半田によって第1の接続対象と第2の接続対象とを接続した。
第1の接続対象と第2の接続対象との接続は、請求項3に記載の複合材や請求項4に記載の複合材を用いて行われる。
【0015】
請求項7の発明では、請求項5及び請求項6のいずれか1項において、前記第1の接続対象は、半導体素子とし、前記第2の接続対象は、前記半導体素子の素子電極に電気的に接続される導電体とした。
【0016】
半導体素子への通電が行われると発熱して昇温し、半田が熱膨張する。この半田の熱膨張は、環状の膨張抑制部材又は膨張抑制粒子によって抑制される。半田と半導体素子との熱膨張率の違いは大きいが、環状の膨張抑制部材又は膨張抑制粒子による半田に対する熱膨張抑制作用が半田と半導体素子との間の熱膨張差を小さくする。その結果、半導体素子と半田との間の接続不良や半導体素子の損傷が防止される。なお、素子電極は、半導体素子の一部として半導体素子に含まれるものとする。
【0017】
請求項8の発明では、請求項7において、前記第2の接続対象は、板形状とし、この板形状の板面に前記半田を結合した。
板形状とは、厚みよりも幅が大きい形状のことを言う。板面とは、幅となる面のことを言う。板形状の板面は、半田の結合場所として好適である。
【0018】
【発明の実施の形態】
以下、本発明を具体化した第1の実施の形態を図1〜図3に従って説明する。図1に示すように、金属製の基板11に絶縁性の蓋12を結合してパッケージ10が構成されている。基板11は、例えば銅、アルミニウム等の熱伝導率の大きい材質からなる。基板11の表面は、絶縁性の絶縁層111によって被覆されている。基板11の結合部と蓋12との結合部との間には複数の外部電極14が挟み込まれている。外部電極14の一端は、パッケージ10内の収容室13へ入り込んでおり、外部電極14の他端は、パッケージ10外へ突出している。図の例では外部電極14を1つのみ図示している。基板11の結合部と蓋12の結合部との間は、両結合部間で挟まれている外部電極14の部位を包むように絶縁性の封止材15によってシールされている。
【0019】
収容室13には半導体素子16が収容されている。本実施の形態では、半導体素子16は、電界効果トランジスタ(FET)である。なお、FETに換えて、バイポーラ・トランジスタやIGBT(Insulated Gate Bipolar Transistor)、ダイオードなどの半導体素子を用いた実施形態であっても同様に構成可能である。半導体素子16の一面(図1において半導体素子16の上側の面)の全体にはドレイン用の第1の素子電極17が設けられている。半導体素子16の他面(図1において半導体素子16の下側の面)にはソース用の第2の素子電極18とゲート用の第3の素子電極19とが設けられている。素子電極17,18,19は、半導体素子16の一部として半導体素子16に含まれるものとする。
【0020】
収容室13を形成する内底面131の上には板形状のリード20,21が配設されている。リード20,21は、銅製あるいはアルミニウム製である。導電体としてのリード20は、図示しない外部電極に電気的に接続されており、リード21は、図示しない別の外部電極に電気的に接続されている。第2の素子電極18は、半田22によってリード20に接続されており、第3の素子電極19は、半田23によってリード21に接続されている。
【0021】
図3に示すように、リード20の板面201に結合されている半田22は、四角環状の膨張抑制部材24によって包囲されており、リード21の板面211に結合されている半田23は、四角環状の膨張抑制部材25によって包囲されている。第2の素子電極18とリード20とに結合している半田22は、膨張抑制部材24の内周面241にも結合している。第3の素子電極19とリード21とに結合している半田23は、膨張抑制部材25の内周面にも結合している。
【0022】
収容室13内における外部電極14の端部には板形状の導電体26が電気的に接続されている。導電体26は、銅製である。外部電極14と導電体26とは、半田あるいは溶接によって接続されている。第1の素子電極17は、半田27によって導電体26に接続されている。図2に示すように、導電体26の板面261に結合している半田27は、四角環状の膨張抑制部材28によって包囲されている。第1の素子電極17と導電体26とに結合している半田27は、膨張抑制部材28の内周面281にも結合している。
【0023】
膨張抑制部材24,25,28は、いずれもセラミック製である。本実施の形態の場合には、膨張抑制部材24,25,28は、炭化シリコン(SiC)製である。錫と鉛との重量%の割合が10:90の半田の熱膨張率は、28.7×10−6/°Cであり、錫と鉛との重量%の割合が50:50の半田の熱膨張率は、24.8×10−6/°Cである。一方、半導体素子16の熱膨張率は、2〜5×10−6/°C程度である。熱膨張率が半田よりも小さい環状の膨張抑制部材24は、半田22と共に複合材29を構成する。熱膨張率が半田よりも小さい膨張抑制部材25は、半田23と共に複合材30を構成する。熱膨張率が半田よりも小さい膨張抑制部材28は、半田27と共に複合材31を構成する。
【0024】
半導体素子16は、半田を結合させる第1の接続対象となる。リード20,21及び導電体26は、半田を結合させる第2の接続対象となる。
半導体素子16と導電体26やリード20,21とを接続する前の複合材29,30,31を構成する半田22,23,27としては、半田ペーストを用いてもよい。この場合、半導体素子16に導電体26を接続するには、リード20,21上に膨張抑制部材24,25を載せた状態で膨張抑制部材24,25の環内に半田ペーストを充填する。次に膨張抑制部材24,25上に半導体素子16を載せ、さらに膨張抑制部材28を半導体素子16上に載せて膨張抑制部材28の環内に半田ペーストを充填する。そして、膨張抑制部材28上に導電体26を載せた状態で半田を加熱溶融すればよい。
【0025】
あるいは半導体素子16と導電体26やリード20,21とを接続する前の複合材29,30,31を構成する半田22,23,27としては、膨張抑制部材24,25,28の内周面241,251,281に結合するように膨張抑制部材24,25,28の環内で半田を予め固めた固形半田でもよい。この場合、半導体素子16に導電体26を接続するには、リード20,21上に複合材29,30を載せ、次に複合材29,30上に半導体素子16を載せ、さらに複合材31を半導体素子16上に載せる。そして、複合材31上に導電体26を載せた状態で半田を加熱溶融すればよい。
【0026】
第1の実施の形態では以下の効果が得られる。
(1−1)半導体素子16への通電による発熱・昇温により、半田27が熱膨張する。半田27の熱膨張率と半導体素子16の熱膨張率とはかなり違う。そのため、半田27がその熱膨張率のままに熱膨張すると、半導体素子16の熱膨張と半田27の熱膨張との間に大きな膨張差が生じ、半田27と半導体素子16との接合部間で破断が生じたり、半導体素子16が損傷したり、半田27にクラックが生じたりする。
【0027】
膨張抑制部材28の材質である炭化シリコンの熱膨張率は、4×10−6/°Cである。シリコンの熱膨張率のレベル程度の熱膨張率を有する炭化シリコン製の膨張抑制部材28は、半田27の熱膨張を抑制する。つまり、膨張抑制部材28は、半田27が膨張抑制部材28の壁に向かう方向に膨張するのを抑制するため、半導体素子16と半田27との間の熱膨張差が小さくなる。その結果、半導体素子16と半田27との接合部における熱応力が抑制され、接続不良や接続対象である半導体素子16の損傷の発生が防止される。
【0028】
炭化シリコン製の膨張抑制部材24は、半田22の熱膨張を抑制して半田22と半導体素子16との間の熱膨張差を小さくする。同様に、炭化シリコン製の膨張抑制部材25は、半田23の熱膨張を抑制して半田23と半導体素子16との間の熱膨張差を小さくする。つまり、膨張抑制部材24,25も膨張抑制部材28と同様の作用効果をもたらす。
【0029】
(1−2)膨張抑制部材24,25,28の材質である炭化シリコンの熱膨張率は、半田に比べてかなり小さく、しかも炭化シリコンは引っ張り強度も強い。そのため、炭化シリコンは、半田22,23,27の熱膨張を抑制する膨張抑制部材24,25,28の材質として好適である。
【0030】
(1−3)錫と鉛との重量%の割合が10:90の半田の熱伝導率は、36W/m・Kであり、錫と鉛との重量%の割合が50:50の半田の熱伝導率は、41W/m・Kである。このように半田の熱伝導率は小さいが、膨張抑制部材24,25,28の材質である炭化シリコンの熱伝導率は、490W/m・Kであって熱伝導のよい銅の熱伝導率394W/m・Kよりも大きい。従って、炭化シリコン製の膨張抑制部材24,25,28は、放熱性の向上にも寄与する。放熱性の向上は、半導体素子16の昇温を抑制して熱応力の緩和に寄与する。
【0031】
(1−4)第2の接続対象としての導電体26は、板形状である。板形状とは、厚みt(図1に図示)よりも幅d(図2に図示)が大きい形状のことを言う。半田27は、この板形状の導電体26の板面261に結合される。つまり、半導体素子16と導電体26とは、導電体26の板面261を介して面接続される。面接続は、線接続に比べて接続不良を生じ難いので、板形状の導電体26の板面261は、面接続をもたらす半田27(つまり複合材31)の結合場所として好適である。リード20,21の板面201,211についても同様のことが言える。
【0032】
(1−5)半田の融点は、180°C〜200°Cと低いので、低温での半田と膨張抑制部材との複合化が可能である。これは、低コストでの複合化の加工を可能にする。
【0033】
次に、図4(a),(b),(c)に示す第2の実施の形態を説明する。第1の実施の形態と同じ構成部には同じ符号が用いてある。
複合材29A,30A,31Aを構成する膨張抑制部材24A,25A,28Aの環部32,33,34の内には補強部35,36,37が一体形成されている。補強部35は、縦横に交差する連結壁351,352からなり、補強部37は、縦横に交差する連結壁371,372からなる。補強部36は、環部33の一対の長辺を繋ぐ連結壁からなる。補強部35,36,37の高さ方向の長さは、環部32,33,34の高さ方向の長さよりも短くしてある。図4(a)に環部34の高さ方向の長さL1及び補強部37の高さ方向の長さL2を図示する。補強部35,36,37は、半導体素子16側に偏るように形成されている。補強部35,36,37を半導体素子16側に偏らせれば、半導体素子16側での半田の膨張抑制度合は、導電体26側やリード20,21側の半田の膨張抑制度合よりも大きくなる。
【0034】
補強部35,36,37は、半田22,23,27が膨張抑制部材24A,25A,28Aの環部32,33,34に向かうように膨張するのを抑制することに寄与する。補強部35,36,37は、半導体素子16側に偏っているので、半導体素子16側に近い半田22,23,27の熱膨張が主として抑制される。銅の熱膨張率(17×10−6/°C)は、炭化シリコンに比べれば半田の熱膨張率に近い。28.7×10−6/°Cの熱膨張率の半田に対するシリコンの熱膨張率の割合は、2〜5×10−6/28.7×10−6=0.07〜0.17程度である。一方、28.7×10−6/°Cの熱膨張率の半田に対する銅の熱膨張率の割合は、17×10−6/28.7×10−6=0.59程度である。つまり、半導体素子16と半田との間の熱膨張差は、半田と導電体26やリード20,21との間の熱膨張差よりも大きい。そのため、半導体素子16と半田との接合部における熱応力を緩和し、かつ半田と導電体26やリード20,21との接合部における熱応力を緩和するには、半導体素子16側での半田の膨張抑制度合を、導電体26側やリード20,21側の半田の膨張抑制度合よりも大きくしたほうがよい。補強部35,36,37を半導体素子16側に偏らせる構成は、半導体素子16側での半田の膨張抑制度合を導電体26側やリード20,21側の半田の膨張抑制度合よりも大きくする上で、好適である。
【0035】
次に、図5に示す第3の実施の形態を説明する。第1の実施の形態と同じ構成部には同じ符号が用いてある。
複合材29B,30B,31Bを構成する環状の膨張抑制部材24,25,28は、半導体素子16側に偏らせてある。膨張抑制部材24,25,28は、主として半導体素子16側での半田22,23,27の熱膨張を抑制する。第3の実施の形態においても、第2の実施の形態のように、半導体素子16側での半田の膨張抑制度合を導電体26側やリード20,21側の半田の膨張抑制度合よりも大きくすることができる。
【0036】
次に、図6の第4の実施の形態を説明する。第1の実施の形態と同じ構成部には同じ符号が用いてある。
リード20,21と半導体素子16との間に介在された複合材29C、30C、及び導電体26と半導体素子16との間に介在された複合材31Cは、半田22,23,27と、半田22,23,27内に混入された膨張抑制粒子38とからなる。膨張抑制粒子38は、炭化シリコン製である。膨張抑制粒子38の粒子径は、5〜100μmである。
【0037】
半導体素子16と導電体26やリード20,21とを接続する前の複合材29C,30C,31Cを構成する半田は、半田ペーストでもよいし、膨張抑制粒子38を内部に含むように固められた固形半田でもよい。
【0038】
第4の実施の形態では以下の効果が得られる。
(4−1)半田22,23,27は、膨張抑制粒子38の表面に結合し、半田22,23,27と膨張抑制粒子38とが一体化する。そのため、半田22,23,27よりも熱膨張率の小さい膨張抑制粒子38が半田22,23,27の熱膨張を抑制する。その結果、半導体素子16と半田22.23,27との接合部における熱応力が抑制され、接続不良や半導体素子16の損傷の発生が防止される。なお、膨張抑制粒子38を内部に含む固形半田を形成する場合、膨張抑制粒子38と半田との結合を高めるには型内で加圧鋳造するのがよい。
【0039】
(4−2)膨張抑制粒子38の材質である炭化シリコンは、多孔材であるので、溶けた半田が炭化シリコンの孔空隙に入り込んで膨張抑制粒子38と半田とが強固に結合する。従って、炭化シリコンは、膨張抑制粒子38の材質として好適である。
【0040】
(4−3)半田内の膨張抑制粒子38の混合割合を変えれば、複合材29C,30C,31Cの熱膨張率を変えることができる。膨張抑制粒子38の混入量が増すほど、複合材29C,30C,31Cの熱膨張率が小さくなる。半田内に膨張抑制粒子38を混入する構成は、複合材29C,30C,31Cの熱膨張率を容易に変更するのに好適である。
【0041】
(4−4)半田に対する炭化シリコンの混合比を選択することにより、複合材29C,30C,31Cの熱膨張率を所望の値にすることができる。半導体素子16と半田との接合部における熱応力を緩和し、かつ半田と導電体26やリード20,21との接合部における熱応力を緩和するためには、複合材29C,30C,31Cの熱膨張率を半導体素子16の熱膨張率と導電体26やリード20,21の熱膨張率との間の値とするのがよい。この間の熱膨張率をもたらすためには、半田に対する膨張抑制粒子38の混合割合は、5体積%〜50体積%が好ましく、中間の熱膨張率をもたらす10体積%が最も望ましい。
【0042】
次に、図7の第5の実施の形態を説明する。第4の実施の形態と同じ構成部には同じ符号が用いてある。
膨張抑制粒子38を混入した複合材29D,30D,31Dは、第1層29D1,30D1,31D1と第2層29D2,30D2,31D2とからなる。第1層29D1,30D1,31D1における膨張抑制粒子38の混合割合は、第2層29D2,30D2,31D2における膨張抑制粒子38の混合割合よりも大きくしてある。つまり、第1層29D1,30D1,31D1の熱膨張率は、第2層29D2,30D2,31D2の熱膨張率よりも小さい。第1層29D1,30D1,31D1は、半導体素子16側にあり、第2層29D2,30D2,31D2は、導電体26やリード20,21側にある。
【0043】
第5の実施の形態では、第1層29D1,30D1,31D1の熱膨張率と、第2層29D2,30D2,31D2の熱膨張率とを別々に調整することができる。その結果、複合材29D,30D,31Dと半導体素子16との間の熱膨張率の違いと、半導体素子16と導電体26やリード20,21との間の熱膨張率の違いをそれぞれ別々に調整することができ、これらの違いを可及的に小さくして熱応力を緩和することができる。
【0044】
本発明では以下のような実施の形態も可能である。
(1)環状の膨張抑制部材や膨張抑制粒子の材質として、例えばアルミナ、シリカ等の炭化シリコン以外のセラミックを用いること。セラミックは多孔材であり、特に膨張抑制粒子の材質として好適である。
【0045】
(2)セラミック製の膨張抑制粒子の表面に錫メッキを施すこと。錫メッキは、膨張抑制粒子と半田との結合強度を高める。
(2)膨張抑制部材や膨張抑制粒子の材質として、ガラス、ガラス繊維、炭素繊維等を用いること。
【0046】
(3)環状の膨張抑制部材の形状を円環形状とすること。円環形状の膨張抑制部材は、半田の熱膨張を円周方向で均等に受け止めるため、膨張抑制部材が破損しにくい。
【0047】
(4)前記各実施の形態では、半導体素子の両面に本発明の複合材を用いたが、半導体素子の片面のみに本発明の複合材を用いてもよい。
(5)本発明の複合材をヒートスプレッダと半導体素子との接続に用いること。
【0048】
【発明の効果】
以上詳述したように、本発明によれば、熱応力による接続不良や損傷の発生を防止することができる。
【図面の簡単な説明】
【図1】第1の実施の形態を示す側断面図。
【図2】図1(a)のA−A線断面図。
【図3】図1(a)のB−B線断面図。
【図4】第2の実施の形態を示し、(a)は要部拡大側断面図。(b)は(a)のC−C線断面図。(c)は(a)のD−D線断面図。
【図5】第3の実施の形態を示す要部拡大側断面図。
【図6】第4の実施の形態を示す要部拡大側断面図。
【図7】第5の実施の形態を示す要部拡大側断面図。
【符号の説明】
16…第1の接続対象を構成する半導体素子。17,18,19…第1の接続対象を構成する素子電極。20,21…第2の接続対象としての導電体であるリード。201,211,261…板面。22,23,27…半田。24,25,28,24A,25A,28A…膨張抑制部材。26…第2の接続対象としての導電体。29,30,31,29A,30A,31A,29B,30B,31B,29C,30C,31C,29D,30D,31D…複合材。38…膨張抑制粒子。
Claims (8)
- 第1の接続対象と第2の接続対象とに結合させる半田の熱膨張を抑制するように、熱膨張率が半田よりも小さい環状の膨張抑制部材で前記半田を包囲した複合材。
- 前記膨張抑制部材は、セラミック製である請求項1に記載の複合材。
- 第1の接続対象と第2の接続対象とに結合させる半田の中に、熱膨張率が半田よりも小さい膨張抑制粒子を混入した複合材。
- 前記膨張抑制粒子は、セラミック製である請求項3に記載の複合材。
- 第1の接続対象と第2の接続対象とを半田で接続し、前記半田の熱膨張を抑制するように、熱膨張率が半田よりも小さい環状の膨張抑制部材で前記半田を包囲した接続構造。
- 熱膨張率が半田よりも小さい膨張抑制粒子を内部に混入した半田によって第1の接続対象と第2の接続対象とを接続した接続構造。
- 前記第1の接続対象は、半導体素子であり、前記第2の接続対象は、前記半導体素子の素子電極に電気的に接続される導電体である請求項5及び請求項6のいずれか1項に記載の接続構造。
- 前記第2の接続対象は、板形状とし、この板形状の板面に前記半田を結合した請求項5乃至請求項7のいずれか1項に記載の接続構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002200872A JP2004047598A (ja) | 2002-07-10 | 2002-07-10 | 複合材及び接続構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002200872A JP2004047598A (ja) | 2002-07-10 | 2002-07-10 | 複合材及び接続構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004047598A true JP2004047598A (ja) | 2004-02-12 |
Family
ID=31707559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002200872A Pending JP2004047598A (ja) | 2002-07-10 | 2002-07-10 | 複合材及び接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004047598A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
JP2007042738A (ja) * | 2005-08-01 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2008521613A (ja) * | 2004-11-30 | 2008-06-26 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | 適合した熱膨張係数を持つロウ付けシステム |
US8287673B2 (en) | 2004-11-30 | 2012-10-16 | The Regents Of The University Of California | Joining of dissimilar materials |
US8343686B2 (en) | 2006-07-28 | 2013-01-01 | The Regents Of The University Of California | Joined concentric tubes |
US8445159B2 (en) | 2004-11-30 | 2013-05-21 | The Regents Of The University Of California | Sealed joint structure for electrochemical device |
US8486580B2 (en) | 2008-04-18 | 2013-07-16 | The Regents Of The University Of California | Integrated seal for high-temperature electrochemical device |
JP2013251472A (ja) * | 2012-06-04 | 2013-12-12 | Toyota Central R&D Labs Inc | 伝熱部材とその伝熱部材を備えるモジュール |
CN113305390A (zh) * | 2021-05-26 | 2021-08-27 | 成立航空股份有限公司 | 一种过盈配合间隙的真空钎焊方法 |
-
2002
- 2002-07-10 JP JP2002200872A patent/JP2004047598A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521613A (ja) * | 2004-11-30 | 2008-06-26 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | 適合した熱膨張係数を持つロウ付けシステム |
US8287673B2 (en) | 2004-11-30 | 2012-10-16 | The Regents Of The University Of California | Joining of dissimilar materials |
US8445159B2 (en) | 2004-11-30 | 2013-05-21 | The Regents Of The University Of California | Sealed joint structure for electrochemical device |
JP2006237429A (ja) * | 2005-02-28 | 2006-09-07 | Okutekku:Kk | 半導体装置、電極用部材および電極用部材の製造方法 |
JP4613077B2 (ja) * | 2005-02-28 | 2011-01-12 | 株式会社オクテック | 半導体装置、電極用部材および電極用部材の製造方法 |
US8324726B2 (en) | 2005-02-28 | 2012-12-04 | Octec, Inc. | Semiconductor device, electrode member and electrode member fabrication method |
US9035453B2 (en) | 2005-02-28 | 2015-05-19 | Octec, Inc. | Semiconductor device |
JP2007042738A (ja) * | 2005-08-01 | 2007-02-15 | Fuji Electric Holdings Co Ltd | 半導体装置 |
US8343686B2 (en) | 2006-07-28 | 2013-01-01 | The Regents Of The University Of California | Joined concentric tubes |
US8486580B2 (en) | 2008-04-18 | 2013-07-16 | The Regents Of The University Of California | Integrated seal for high-temperature electrochemical device |
JP2013251472A (ja) * | 2012-06-04 | 2013-12-12 | Toyota Central R&D Labs Inc | 伝熱部材とその伝熱部材を備えるモジュール |
CN113305390A (zh) * | 2021-05-26 | 2021-08-27 | 成立航空股份有限公司 | 一种过盈配合间隙的真空钎焊方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102182189B1 (ko) | 전력 오버레이 구조 및 그 제조 방법 | |
CN109314063B (zh) | 电力用半导体装置 | |
JP2015128194A (ja) | 半導体装置 | |
JP2003264265A (ja) | 電力用半導体装置 | |
JPH06224316A (ja) | 電力回路パッケージを形成する方法 | |
CN105006471B (zh) | 一种igbt模块及焊接方法 | |
KR20120034560A (ko) | 파워 모듈 및 그 제조방법 | |
CN113454774B (zh) | 封装芯片及封装芯片的制作方法 | |
JP5023604B2 (ja) | 半導体装置 | |
JP2005260181A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2018026417A (ja) | 電力用半導体装置 | |
JP2004047598A (ja) | 複合材及び接続構造 | |
JP2002329804A (ja) | 半導体装置 | |
JP2007027261A (ja) | パワーモジュール | |
JP2004296837A (ja) | 半導体装置 | |
JP5928324B2 (ja) | 電力用半導体装置 | |
JP2021093441A (ja) | 半導体モジュール | |
JP2006073554A (ja) | 回路装置およびその製造方法 | |
JP2005285885A (ja) | 半導体装置 | |
JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
JP2006013420A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2004281721A (ja) | 回路基板及び絶縁型半導体装置 | |
JP7322467B2 (ja) | 半導体装置 | |
JPH1065072A (ja) | 放熱電極構造 | |
JP2002299532A (ja) | Al−SiC系複合体および放熱部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |