JP2021093441A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2021093441A JP2021093441A JP2019222873A JP2019222873A JP2021093441A JP 2021093441 A JP2021093441 A JP 2021093441A JP 2019222873 A JP2019222873 A JP 2019222873A JP 2019222873 A JP2019222873 A JP 2019222873A JP 2021093441 A JP2021093441 A JP 2021093441A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- solder
- semiconductor element
- semiconductor module
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 229910000679 solder Inorganic materials 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 description 17
- 239000011347 resin Substances 0.000 description 17
- 230000035882 stress Effects 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000010008 shearing Methods 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020932 Sn-Sb-Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体素子の発熱により生じる熱応力を低減し、信頼性の高い半導体モジュールを提供する。また、高電力密度化が可能であり、小型化・高出力化が可能で信頼性の高いパワー半導体モジュールを提供する。【解決手段】半導体素子と、半導体素子が実装された積層基板と、半導体素子の表面に形成された電極層２４と、電極層上に形成され、第１の開口を有する第１の絶縁膜２５と、第１の開口内に形成された金属層２７と、第１の開口の縁部における第１の絶縁膜及び該金属層を覆うように形成され、かつ、該金属層を露出し、曲線で囲まれた形状を有する第２の開口を有する第２の絶縁膜３３と、第２の開口内に形成されたはんだ部１５と、を有する。【選択図】図４Ｂ
Description
本発明は、半導体モジュール、特に電力変換に用いるパワー半導体モジュールに関する。
リード端子による配線を利用し、樹脂により封止されたパワー半導体モジュールを開示した文献として、次の特許文献１のパワー半導体モジュールが知られている。特許文献１の図１、図２には、半導体素子をリード端子で電気的に接合し、樹脂で封止した構造が開示されている。
また、特許文献２には、半導体素子の電極上に選択的に設けられた第１の保護膜及びめっき膜と、該めっき膜および該保護膜が接する部分を覆う第２の保護膜とを設け、めっき膜とはんだとの密着性を向上することが開示されている。
特許文献１のように、半導体素子の上面に銅（Cu）等のリード端子がはんだ接合され、樹脂封止された構造では、半導体素子の発熱によるパワーサイクルにより、半導体素子の表面に形成されるＡｌ膜電極や、Ａｌ−Ｓｉ合金膜にクラックが発生する問題があった。
これは発熱の際に発生する応力を要因としており、リード端子と半導体素子のシリコン（Si）の熱膨張係数差（銅の線膨張係数：１６．７×１０-6／℃、Ｓｉの熱膨張係数：３．０×１０-6／℃）によるものである。
さらに、リード端子の立ち上がり部の熱膨張により半導体素子に垂直方向に引張り圧縮の力が繰り返し発生することによって、性能及び信頼性に悪影響が生じることも考えられた。
また、半導体素子表面の電極上にはポリイミドでパターニングされたガードリングとゲートランナーが配置され、ポリイミドパターン内部には電極保護膜が形成されるが、これら材料の密着性は良好ではなく、熱履歴を経るごとにポリイミドの熱収縮により隙間が広がることによる性能及び信頼性の劣化が考えられた。
また、リード端子との接合時や実動作時にはんだが広がり、応力集中だけでなく、応力拡大点となり寿命を低下させる恐れが考えられた。
本発明は、上記の課題に鑑みてなされたものであり、リード端子接合を利用した半導体モジュールにおいて、半導体素子の発熱による熱応力を低減し、信頼性の高い半導体モジュールを提供することを目的とする。
また、高電力密度化が可能であり、小型化・高出力化が可能で信頼性の高い半導体モジュールを提供することを目的とする。
本発明の半導体モジュールは、
半導体素子と、
当該半導体素子が実装された積層基板と、
当該半導体素子の表面に形成された電極層と、
当該電極層上に形成され、第１の開口を有する第１の絶縁膜と、
当該第１の開口内に形成された金属層と、
当該第１の開口の縁部における当該第１の絶縁膜及び当該金属層を覆うように形成され、かつ当該金属層を露出し、曲線で囲まれた形状を有する第２の開口を有する第２の絶縁膜と、
当該第２の開口内に形成されたはんだ部と、を有している。
半導体素子と、
当該半導体素子が実装された積層基板と、
当該半導体素子の表面に形成された電極層と、
当該電極層上に形成され、第１の開口を有する第１の絶縁膜と、
当該第１の開口内に形成された金属層と、
当該第１の開口の縁部における当該第１の絶縁膜及び当該金属層を覆うように形成され、かつ当該金属層を露出し、曲線で囲まれた形状を有する第２の開口を有する第２の絶縁膜と、
当該第２の開口内に形成されたはんだ部と、を有している。
本発明の半導体モジュールによれば、高温連続動作時においても高い信頼性を得ることができる。また、大電流を小スペースで扱えることから高電力密度化が可能となり、パワー半導体モジュールの小型化・高出力化が可能となる。
以下に、図面を参照して、本発明の実施の形態を説明する。これらを適宜改変し、組合せて適用することができる。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。なお、本発明は、以下に説明する実施の形態によって限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができる。
また、以下においては、半導体モジュール１０が半導体素子としてパワー半導体素子を実装したパワー半導体モジュールである場合について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係るパワー半導体モジュール１０の断面を模式的に示す断面図である。
［第１の実施形態］
図１は、本発明の第１の実施形態に係るパワー半導体モジュール１０の断面を模式的に示す断面図である。
図１に示すように、パワー半導体モジュール１０は、冷却器１９と、冷却器１９上にはんだ１１を介して設けられた積層基板１２と、積層基板１２上にはんだ１３を介して設けられた半導体素子１４と、半導体素子１４と積層基板１２とをリード端子下はんだ１５（以下、単にはんだ１５という。）を介して電気的に接続するリード端子１６とが、冷却器１９上に立設された枠状のケース１７内に収容されている。
また、枠状のケース１７内には封止樹脂１８が充填され、はんだ１１と、積層基板１２と、半導体素子１４と、リード端子１６とが封止されている。
ケース１７及び封止樹脂１８の外形は略直方体であり、封止樹脂１８は、上面と上面に対向し冷却器１９に接する下面とを備えている。冷却器１９の上面、積層基板１２、半導体素子１４及び封止樹脂１８の上面はほぼ平行となるよう配置されている。
なお、本明細書において、上面又は下面とは、説明の目的で添付図中の上下を指す相対的な用語であって、パワー半導体モジュール１０の使用態様等との関係で上下を限定するものではない。
積層基板１２は、絶縁基板と導電性板が積層された基板で、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｉｎｇ）基板などがある。より詳細には、積層基板１２は、セラミックなどの絶縁基板１２Ｂの下面に金属箔１２Ａが配置され、上面に回路層１２Ｃが配置されている。金属箔および回路層は銅などの導電性金属が用いられ、所定のパターンに加工されていてもよい。前記絶縁基板は、熱伝導度の高いセラミックス、例えば酸化アルミニウム（アルミナ）や窒化アルミニウム、窒化ケイ素、窒化ホウ素などが用いられる。
積層基板下はんだ１１（以下、単にはんだ１１という。）は金属箔１２Ａと冷却器１９とを熱的、機械的に接続する。すなわち、半導体素子１４から積層基板１２（ＤＣＢ基板）に伝わった熱は冷却器１９に伝熱される。はんだ１１としては、高信頼性のために高強度はんだが好適であり、Ｓｎ−Ｓｂ系はんだやＳｎ−Ｓｂ−Ａｇ系はんだが好ましい。
はんだ１５は、リード端子１６の下面と半導体素子１４の表面電極とを電気的および熱的に接続している。はんだ１５の引張強さが高い場合には、半導体素子１４の表面電極に高い応力が発生するため、引張強さが低く比較的柔らかいはんだが好ましい。具体的には、引張強さは５０ＭＰa以下が好ましく、より好ましくは３０ＭＰａ以下である。例えば、Ｓｎ−Ｃｕ系はんだが好ましい。なお、引張強さは、応力−ひずみ曲線の最大引張力を試料の断面積で割って求められる（ＪＩＳ Ｚ２２４１）
リード端子１６は、はんだ１５を介して半導体素子１４の上面に電気的および熱的に接続されている。リード端子１６は、平板状の接合部１６ａ，１６ｅと、接合部１６ａから上方に立ち上がっている平板状の立ち上がり部１６ｂと、立ち上がり部１６ｂと立ち下がり部１６ｄとを接続する平板状の接続部分１６ｃとにより構成されている。
リード端子１６は、はんだ１５を介して半導体素子１４の上面に電気的および熱的に接続されている。リード端子１６は、平板状の接合部１６ａ，１６ｅと、接合部１６ａから上方に立ち上がっている平板状の立ち上がり部１６ｂと、立ち上がり部１６ｂと立ち下がり部１６ｄとを接続する平板状の接続部分１６ｃとにより構成されている。
リード端子１６は帯状の導電性の板を折り曲げて製造される。リード端子１６は、平板状の先端部である接合部１６ａがはんだ１５を介して半導体素子１４の表面電極に接合されている。また、リード端子１６は、接合部１６ｅがはんだを介して積層基板１２の回路板１２ｃに接合されている。
リード端子１６の材質は、電気抵抗が低く熱伝導率が高い金属が好適に用いられ、具体的には電気抵抗が低い、ＣｕまたはＣｕ銅合金、ＡｌまたはＡｌ合金が好ましい。また、Ｎｉめっきなどの表面処理を行っても良い。垂直部を有するリード端子１６の厚みは０．３ｍｍ〜０．８ｍｍ程度が高寿命を得るためには好ましい。
封止樹脂１８は、所定の絶縁性能があり、曲げ弾性率が低く、熱膨張係数が内部材料を鑑みて調整され、成形性がよいものが好ましい。エポキシ樹脂やマレイミド樹脂などを骨格にもつ樹脂材料が適しているが、これらに限定されない。これら樹脂には、例えば熱伝導性を向上させるためにフィラーが混合されており、フィラー量により熱膨張係数や曲げ弾性率を調整可能である。
ヒートシンクである冷却器１９は、内部が空洞であり、複数のフィンを備えている。フィンの間が冷媒通路になっている。冷媒としては、特に限定されないが、例えば、エチレングリコール系の冷媒や水などの液体冷媒を用いることも可能であり、空冷も可能である。冷却器１９は、ＤＣＢ基板の金属箔１２Ａに熱的に接続されている。
半導体素子１４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）あるいはダイオードチップ等のパワーチップであるが、種々のＳｉデバイス、あるいはＳｉＣデバイス、ＧａＮデバイスなどのワイドギャップ半導体素子を用いることもできる。また、これらのデバイスを組み合わせて用いても良い。例えば、Ｓｉ−ＩＧＢＴとＳｉＣ−ＳＢＤ（Schottky Barrier Diode：ショットキーバリアダイオード）を用いたハイブリッドモジュールなどを用いることができる。
なお、半導体素子１４の搭載数は、図示する形態に限定されるものではなく、積層基板１２上に複数搭載することもできる。
また、半導体素子１４、リード端子１６の組を複数備えている構造にしてもよい。半導体素子１４を複数並列接続で並べることにより半導体モジュール１０の定格出力を増加することができる。また、複数の半導体素子１４の種類をそれぞれ異なる種類の半導体素子に変えてもよい。例えば、ＩＧＢＴとＦＷＤ（Free Wheeling Diode）を並列接続にする構造としてもよい。
次に、本発明の第１の実施形態に係る半導体モジュール１０の半導体素子１４の表面の電極部分の構造について、図面を参照して詳細に説明する。図２Ａ，２Ｂは、それぞれ半導体素子１４の表面上に設けられた、保護膜としても機能する絶縁膜２５（以下、第１の絶縁膜２５という。）を説明する平面図及び断面図であり、図３Ａ，３Ｂは、それぞれ第１の絶縁膜２５上に設けられた、保護膜としても機能する絶縁膜３３（以下、第２の絶縁膜３３という。）を説明する平面図及び断面図である。
より詳細には、図２Ａは、半導体素子１４の表面に設けられた第１の絶縁膜２５を説明する平面図であり、図２Ｂは、図２Ａに示す線Ａ−Ａに沿った半導体素子１４の表面部分の断面を模式的に示す断面図である。
まず、図２Ｂに示すように、半導体素子１４の半導体層２３の表面に形成された電極層である表面電極２４が設けられている。表面電極２４は、例えばＡｌ−Ｓｉ膜であるが、Ａｌ−Ｓｉ膜やＡｌ膜、あるいはＴｉ膜等を含む複数の金属層からなっていてもよい。
図２Ａ、図２Ｂに示すように、表面電極２４上には、例えばポリイミド等の第１の絶縁膜２５のパターニングによって被覆されたゲートランナー３１やガードリング３２が配置されている。第１の絶縁膜２５は、複数の第１の開口部２５Ａ（以下、複数の第１の開口２５Ａと称する。）を有している。ゲートランナー３１やガードリング３２はパッド電極２６に電気的に接続されている。
なお、ガードリング３２とは、素子の外側を囲むように、素子内部にp型かｎ型の領域が形成されたもので、電界集中を防ぐためのものである。また、ゲートランナーとはトランジスタのゲート電極に電圧を印加するための配線で、断面図では、周囲を絶縁膜で囲まれており、取出し端子に接続される。また、第１の絶縁膜は、ＳｉＯ2（酸化ケイ素）やＴＥＯＳ（オルトケイ酸テトラエチル）などの絶縁性材料でもよい。
図３Ａ、図３Ｂは、図２Ａ，２Ｂと同様な図であり、図３Ａは、第２の絶縁膜３３を説明する平面図であり、図３Ｂは、図３Ａに示す線Ｂ−Ｂに沿った半導体素子１４の表面部分の断面を模式的に示す断面図である。
より具体的には、図３Ｂ及び図２Ｂを参照すると、第１の絶縁膜２５の第１の開口２５Ａ内の表面電極２４上には、すなわち第１の絶縁膜２５から露出する表面電極２４上には金属層（例えば、電極保護膜）２７が形成されている。金属層２７は、例えばＮｉ膜と当該Ｎｉ膜上に形成されたＡｕ膜とからなるが、これに限定されない。
図３Ｂ及び図２Ｂを参照すると、ポリイミド等からなる第２の絶縁膜３３が、第１の開口２５Ａの縁部（すなわち、第１の絶縁膜２５の縁部。図３Ａ、破線で示している）における第１の絶縁膜２５及び金属層２７を覆うように形成されている。また、第２の絶縁膜３３は、曲線で囲まれた形状を有する複数の第２の開口部３３Ａ（以下、複数の第２の開口３３Ａと称する。）を有している。
また、製造方法としては、第１の絶縁膜２５を形成後、金属層２７をめっき法によりＮｉ膜、Ａｕ膜を形成し、その後、第２の絶縁膜３３を第１の絶縁膜２５と金属層２７の境界を覆うように形成することができる。
本実施の形態では、複数の第２の開口３３Ａの各々が楕円形状を有する場合を例に示しているが、第２の開口３３Ａの形状はこれには限定されず、曲線形状を有していれば良い。また、第２の絶縁膜３３が複数の開口３３Ａを有する場合を例に示しているが、１つの開口を有していても良い。
より具体的には、第２の開口３３Ａ形状は、上面から見て、直線と直線によって形成される角を有しないことが好ましい。例えば第２の開口３３Ａに四角形のような直線と直線によって形成される角が存在すると、その角部において、はんだ材と第２の絶縁膜３３との間で応力集中が生じて割れや剥離が生じ易い。
また、第２の開口３３Ａは一部に直線部を有してもよい。開口の形状が直線と曲線からなる場合は、直線と曲線のなす角が９０度より大きいことが好ましい。
また、第２の開口３３Ａは全て曲線で形成されていることが好ましく、楕円や円などでも良い。
次に、図４Ａ，４Ｂを参照して、本実施形態の半導体素子１４の電極構造及びリード端子１６の接続について説明する。図３Ｂに示す第２の開口３３Ａ内の金属層２７上には、リード端子下はんだであるはんだ部１５が形成されている。そして、リードフレームのリード端子１６は、複数のはんだ部１５に接続されている。
より詳細には、第２の絶縁膜３３に設けられた複数の第２の開口３３Ａの各々内にはんだ部１５が形成され、リード端子１６の平板状の接合部１６ａ（リード端子１６の平板状の先端部）が、複数のはんだ部１５に接続されている。
また、図４Ａ，４Ｂに示すように、リード端子１６の接合部１６ａは、リード端子１６が接合される第２の開口３３Ａの全面を覆わないように（すなわち、リード端子１６が接合されるはんだ部１５の表面の一部１５Ａが露出するように部分的に覆うように）、複数のはんだ部１５に接続される。
リード端子１６がはんだ部１５の全面を覆わない方が良い理由は、リード端子１６がはんだ部１５よりも外側にはみ出してオーバーハングが形成されると、はんだがリード端子１６との間で鋭角に形成される箇所が生じ、当該箇所に応力が集中してはんだが剥がれるからである。
一方、図４Ａ，４Ｂに示すように、はんだ部１５の表面の一部１５Ａが露出するようにリード端子１６が接続された場合では、応力集中箇所がなくなり、剥がれが生じない。また、はんだ部１５の中央寄りの部分に応力集中箇所が生じても、変位が小さいので剥がれることはない。
なお、上記においては、はんだ部１５が第２の開口３３Ａの全体を充填するように形成されている場合について説明した（図４Ａ）。しかし、図４Ｃに示すように、はんだ部１５が第２の開口３３Ａの一部を覆うように、すなわち第２の絶縁膜３３との間に間隙を有するように形成されていてもよい。
また、図４Ｄは、はんだ部１５のはんだがリード端子１６の接合部１６ａの先端部の外側（側面）、又は接合部１６ａの側部の外側（側面）に回り込んで接合部１６ａの先端側面１６ｔ、又は側部側面１６ｓの一部を覆っているように構成されている場合を模式的に示す部分拡大断面図である。リード端子１６の厚さをＴＡ、接合部１６ａがはんだによって覆われる厚さをＴＢとした。
ここで、はんだがリード端子１６の先端側面１６ｔ、又は側部側面１６ｓを覆う割合（＝ＴＢ／ＴＡ）は、２０％以上が好ましい。これにより、強度が向上し、応力緩和効果も得られる。
また、上記したように、リード端子１６の側部側面１６ｓがはんだ部１５の表面の一部１５Ａが露出するように、すなわちはんだ部１５を部分的に覆うように形成されていることが好ましい（図４Ａ）。例えば、半導体素子１４は封止樹脂で埋め込まれていてもよいが、リード端子１６がはんだ部１５の表面全体を覆ってオーバーハングが生じるように形成されていると、リード端子１６の下に樹脂が入り込み、リード端子１６の端部下に入り込んだ樹脂の垂直方向の熱応力により、剥がれが生じやすくなる。
図５は、リード端子１６の接合部１６ａ（平板部）の面積に対する接合面積の割合（％）と熱抵抗との関係を示すグラフである。すなわち、縦軸は、接合部１６ａ（平板部）の接合面積が１００％の場合（すなわち、接合部１６ａの全面をはんだ部１５とはんだ付けした場合）の熱抵抗を１００（％）として示している。横軸は、接合部１６ａの接合面積の割合（％）を示している。このグラフから、接合部１６ａの面積に対する接合面積の割合を４０％未満とすると熱抵抗が急速に増大すること、また接合面積の割合が４０％以上であることが好ましいことが理解される。
なお、図４Ｂに示す場合では、リード端子１６の先端部である接合部１６ａは、接合部１６ａの延伸方向に沿って配置された２つのはんだ部１５に接合されて接続されている。換言すれば、リード端子１６の先端部である接合部１６ａの延伸方向が、複数のはんだ部１５の配置方向に沿うようにリード端子１６の接合部１６ａの向きが定められ、複数のはんだ部１５に接合部１６ａが接合されている。
本実施形態によれば、ポリイミド等の第２の絶縁膜（保護膜）は開口部の縁部が曲面形状を有し、半導体素子の発熱の際に第２の絶縁膜（保護膜）とはんだ接続材との間に生じる熱応力を低減し、またクラックが発生することを防止することができる。半導体素子が封止樹脂で覆われている場合は、保護膜とはんだ接続材と封止樹脂の間に生じる熱応力を低減することができる。また、リードフレーム下においては、はんだとリードフレームとに線膨張係数の差などにより生じる熱応力も、楕円状などの曲面形状とすることにより低減することができる。
また、半導体素子表面の電極上にポリイミド等でパターニングされたガードリングとゲートランナーが設けられた場合においても、熱履歴を経ることによるポリイミド等の熱収縮により隙間が広がることを防止でき、性能及び信頼性を向上することができる。
また、リード端子との接合時や実動作時にはんだが広がり、応力集中、応力拡大点となり寿命を低下させる悪影響を低減することができる。
半導体素子の表面構造として第２の絶縁膜３３の開口３３Ａを楕円形状とした本実施形態の半導体モジュール１０の信頼性（寿命）試験の結果を、第２の絶縁膜の開口の形状を矩形とした従来構造の場合と比較して図６に示す。なお、リード端子１６とはんだとの接合面積を同一にし、矩形形状の開口部（従来構造）の面積と楕円形状の開口部（本実施形態）の面積とを同一として試験を行った。
信頼性試験としてTjP/C試験を行い、一定の放熱を与えた状態での半導体素子の発熱による温度サイクル試験とした。半導体素子の温度を１秒間で２５℃から１７５℃まで上昇させ、その後、９秒間かけて２５℃まで降下させた条件を１サイクルとし、特性異常を検知するまでのサイクル数を測定することで信頼性（寿命）の比較を行った。
図６に示すように、本実施形態の半導体モジュールの信頼性（寿命）は、従来構造の場合と比較して約４５％向上することが確認された。
［第２の実施形態］
図７は、リード端子１６の接合部１６ａと複数のはんだ部１５との他の接続形態を示す断面図である。本接続形態においては、リード端子の接合部１６ａは、その先端方向に金属層２７に近づく向きに傾斜して複数のはんだ部１５に接合されている。
［第２の実施形態］
図７は、リード端子１６の接合部１６ａと複数のはんだ部１５との他の接続形態を示す断面図である。本接続形態においては、リード端子の接合部１６ａは、その先端方向に金属層２７に近づく向きに傾斜して複数のはんだ部１５に接合されている。
また、リード端子１６の接合部１６ａが接合されるはんだ部１５が、接合部１６ａの先端の外側に回り込んで接合部１６ａの先端側面１６ｔの一部を覆っているように構成されている。すなわち、接合部１６ａの先端側面１６ｔを含む先端部がリード端子１６の先端側に配されたはんだ部１５Ｆに少なくとも部分的に埋め込まれ、接合部１６ａの後端が後端側のはんだ部１５Ｒに接合されている。このようにリード端子１６を保持することで、接合強度が増大され、またボイドなどの発生も低減される。
また、図７に示すように、リード端子１６の接合部１６ａは、リード端子１６の立ち上がり部１６ｂから折れ曲って形成されている。リード端子１６の先端部（平板状の接合部１６ａ及び平板状の立ち上がり部１６ｂ）の当該折れ曲がり部の角度（接合部１６ａと立ち上がり部１６ｂのなす角度）θは９０度以上（鈍角）であることが接合強度及び接合安定性の点で好ましい。
リード端子１６はヒートサイクルなどの熱ストレスを受けると、はんだに垂直方向、せん断方向の熱応力を生じさせる。リード端子１６に角度をつけると、垂直方向の応力（垂直成分）は低減する。なお、鋭角でも垂直方向成分は低減するが、リード端子１６の長さが長くなり好ましくない。また、垂直方向の応力は、はんだ下部の表面電極２４を加圧するので好ましくない。
なお、リード端子１６の接合部１６ａの先端側のはんだ部１５Ｆと後端側のはんだ部１５Ｒのはんだの厚さをそれぞれＨ２及びＨ１としたとき、Ｈ１＞Ｈ２とすることが接合強度の点で好ましい。より具体的には、Ｈ１は、はんだ部１５Ｒにおいて、リード端子１６の接合部１６ａと表面電極２４（又は金属層２７）との距離が最も小さい箇所で測った厚さであり、Ｈ２は接合部１６ａの先端側のはんだ部１５Ｆにおいて、リード端子１６の接合部１６ａと表面電極２４との距離が最も小さい箇所で測った厚さある。
より詳細には、熱履歴により、リード端子１６からのせん断方向の応力が表面電極２４にせん断力を印加する。Ｈ１＞Ｈ２が好ましいのは、はんだは、リード端子１６や半導体素子より柔らかく、応力が緩和するので、はんだの厚さを厚くすると、電極に加わる水平方向のせん断力は低下するからである。
なお、リード端子１６は半導体素子１４から積層基板１２のターミナルへと接続され、リード端子１６の両方の角（接合部１６ａと立ち上がり部１６ｂとのなす角度（θ）及び立ち上がり部１６ｂと接続部分１６ｃとのなす角度）を鈍角にすると、必然的にＨ１＞Ｈ２となり、安定して配置されるので好ましい。
本実施形態の半導体モジュールによれば、リード端子の接合強度を増大することができ、また、半導体素子の発熱の際に、リード端子の立ち上がり部の熱膨張・熱収縮により半導体素子に垂直方向に加わる熱応力を低減でき、信頼性を向上することができる。
また、本実施形態の半導体モジュールによれば、高温連続動作時においても高い信頼性を得ることができる。また、大電流を小スペースで扱えることから高電力密度化が可能となり、パワー半導体モジュールの小型化・高出力化が可能となる。
１０ 半導体モジュール
１１ セラミック絶縁基板下はんだ
１２ 積層基板
１２Ａ 金属箔
１２Ｂ セラミック絶縁基板
１２Ｃ 回路層
１３ 半導体素子下はんだ
１４ 半導体素子
１５ リード端子下はんだ
１６ リード端子
１６ａ リード端子１６の接合部
１７ ケース
１８ 封止樹脂
１９ 冷却器
２３ 半導体層
２４ 表面電極
２５ 第１の絶縁膜
２５Ａ 第１の開口
２６ パッド電極
２７ 金属層
３１ ゲートランナー
３３ 第２の絶縁膜
３３Ａ 第２の開口
１１ セラミック絶縁基板下はんだ
１２ 積層基板
１２Ａ 金属箔
１２Ｂ セラミック絶縁基板
１２Ｃ 回路層
１３ 半導体素子下はんだ
１４ 半導体素子
１５ リード端子下はんだ
１６ リード端子
１６ａ リード端子１６の接合部
１７ ケース
１８ 封止樹脂
１９ 冷却器
２３ 半導体層
２４ 表面電極
２５ 第１の絶縁膜
２５Ａ 第１の開口
２６ パッド電極
２７ 金属層
３１ ゲートランナー
３３ 第２の絶縁膜
３３Ａ 第２の開口
Claims (6)
- 半導体素子と、
前記半導体素子が実装された積層基板と、
前記半導体素子の表面に形成された電極層と、
前記電極層上に形成され、第１の開口を有する第１の絶縁膜と、
前記第１の開口内に形成された金属層と、
前記第１の開口の縁部における前記第１の絶縁膜及び前記金属層を覆うように形成され、かつ前記金属層を露出し、曲線で囲まれた形状を有する第２の開口を有する第２の絶縁膜と、
前記第２の開口内に形成されたはんだ部と、を有する半導体モジュール。 - 先端に接合部を有するリード端子を更に備え、
前記第２の開口は、各々内に前記はんだ部が形成された複数の第２の開口部を有し、前記リード端子の前記接合部は前記複数の開口部分の少なくとも１つのはんだ部に接続されている、請求項１に記載の半導体モジュール。 - 前記リード端子の前記接合部は、前記接合部が接合される前記第２の開口部内のはんだ部を部分的に覆う、請求項２に記載の半導体モジュール。
- 前記リード端子の前記接合部の先端部が前記はんだ部に少なくとも部分的に埋め込まれて前記はんだ部に接合されている、請求項２又は３に記載の半導体モジュール。
- 前記リード端子は、その先端方向に前記金属層に近づく向きに傾斜して前記複数の開口部分のはんだ部に接続されている、請求項２ないし４のいずれか一項に記載の半導体モジュール。
- 前記リード端子の先端部は、角度９０度を超える折れ曲がり部を有する、請求項２ないし５のいずれか一項に記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019222873A JP7419781B2 (ja) | 2019-12-10 | 2019-12-10 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019222873A JP7419781B2 (ja) | 2019-12-10 | 2019-12-10 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021093441A true JP2021093441A (ja) | 2021-06-17 |
| JP7419781B2 JP7419781B2 (ja) | 2024-01-23 |
Family
ID=76312745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019222873A Active JP7419781B2 (ja) | 2019-12-10 | 2019-12-10 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7419781B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022255053A1 (ja) * | 2021-06-04 | 2022-12-08 | 株式会社デンソー | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160163A (ja) * | 2008-03-24 | 2008-07-10 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに電子装置 |
| JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
| JP2012199286A (ja) * | 2011-03-18 | 2012-10-18 | Mitsubishi Electric Corp | 電子部品の予備はんだ方法 |
| JP2015012065A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2016048760A (ja) * | 2014-08-28 | 2016-04-07 | 三菱電機株式会社 | 半導体装置 |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
| US20170117201A1 (en) * | 2015-10-23 | 2017-04-27 | Fuji Electric Co., Ltd. | Semiconductor device |
| WO2018194153A1 (ja) * | 2017-04-21 | 2018-10-25 | 三菱電機株式会社 | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 |
-
2019
- 2019-12-10 JP JP2019222873A patent/JP7419781B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008160163A (ja) * | 2008-03-24 | 2008-07-10 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに電子装置 |
| JP2010165923A (ja) * | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
| JP2012199286A (ja) * | 2011-03-18 | 2012-10-18 | Mitsubishi Electric Corp | 電子部品の予備はんだ方法 |
| JP2015012065A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2016048760A (ja) * | 2014-08-28 | 2016-04-07 | 三菱電機株式会社 | 半導体装置 |
| JP2016111290A (ja) * | 2014-12-10 | 2016-06-20 | 三菱電機株式会社 | 半導体素子、半導体装置および半導体素子の製造方法 |
| US20170117201A1 (en) * | 2015-10-23 | 2017-04-27 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2017084881A (ja) * | 2015-10-23 | 2017-05-18 | 富士電機株式会社 | 半導体装置 |
| WO2018194153A1 (ja) * | 2017-04-21 | 2018-10-25 | 三菱電機株式会社 | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022255053A1 (ja) * | 2021-06-04 | 2022-12-08 | 株式会社デンソー | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7419781B2 (ja) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466548B2 (en) | Semiconductor device including excess solder | |
| JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| CN109314063B (zh) | 电力用半导体装置 | |
| JP7163054B2 (ja) | 半導体装置 | |
| US20120175755A1 (en) | Semiconductor device including a heat spreader | |
| US11201121B2 (en) | Semiconductor device | |
| WO2014097798A1 (ja) | 半導体装置 | |
| JP2022186839A (ja) | 半導体装置 | |
| US20120235293A1 (en) | Semiconductor device including a base plate | |
| US9105601B2 (en) | Power module package | |
| WO2020241238A1 (ja) | 半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP6192561B2 (ja) | 電力用半導体装置 | |
| JP6826665B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
| JP4645406B2 (ja) | 半導体装置 | |
| JP2007012831A (ja) | パワー半導体装置 | |
| JP6248803B2 (ja) | パワー半導体モジュール | |
| JP6895307B2 (ja) | 半導体装置 | |
| JP2004221381A (ja) | 半導体装置 | |
| JP7419781B2 (ja) | 半導体モジュール | |
| JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
| JP2015026667A (ja) | 半導体モジュール | |
| JP2021141237A (ja) | 半導体装置 | |
| JP7570298B2 (ja) | 半導体装置 | |
| WO2024029385A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231017 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20231127 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20231208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7419781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |