JP2010165923A - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP2010165923A
JP2010165923A JP2009007793A JP2009007793A JP2010165923A JP 2010165923 A JP2010165923 A JP 2010165923A JP 2009007793 A JP2009007793 A JP 2009007793A JP 2009007793 A JP2009007793 A JP 2009007793A JP 2010165923 A JP2010165923 A JP 2010165923A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor chip
free solder
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007793A
Other languages
English (en)
Inventor
Hideko Ando
英子 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009007793A priority Critical patent/JP2010165923A/ja
Priority to US12/654,245 priority patent/US8310049B2/en
Publication of JP2010165923A publication Critical patent/JP2010165923A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】鉛フリー化による環境負荷低減を実現しつつ、信頼性の高い半導体装置、及びその製造方法を提供する。
【解決手段】半導体装置１は、第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップ２と、第１主面と対向領域を有する第１の導電性フレーム（ダイパッド）３と、第２主面に形成されたパッドと電気接続手段（ワイヤ）を介して電気的に接続される第２の導電性フレームとを備える。また、第１主面と第１の導電性フレーム３の間隙には、これらの対向領域の中心から描かれ、直径が対向領域の短辺と一致する円内に配置され、第１の導電性フレーム３と半導体チップ２を電気的に接続する複数の柱形状の鉛フリー半田５と、複数の柱形状の鉛フリー半田５の間に充填された充填材４とを備える。
【選択図】図３

Description

本発明は、半導体装置、及びその製造方法に関する。
半導体チップをパッケージ基板もしくはリードフレームに搭載する形態として、半導体チップ素子面(表面)とは反対側の面(裏面)と、パッケージ基板もしくはリードフレームとをマウント材により接続する方法が一般的である。その一方で、多ピン化、小型化、薄型化の要求が高いＣＰＵ(Central Processing Unit)などでは、半導体チップ表面をパッケージ基板もしくはリードフレームに向け、バンプと呼ばれる突起状の端子により接続するフリップチップ実装も行われている（例えば、特許文献１、２）。
フリップチップ実装では半田バンプやＡｕバンプが用いられてきた。とりわけ、パソコン用ＣＰＵにおいては、高融点鉛半田バンプが使用されていることがある。これは、顧客先で基板実装を行う際に、フリップチップ実装部の半田が溶融することがないようにするためである。昨今、環境負荷低減のために、鉛フリー化の要求が高まってきている。しかしながら、すぐには代替材がないとして鉛フリー化の対象から上記フリップチップ実装部のバンプは除外されている。
同様に、低オン抵抗、低熱抵抗、高信頼性が求められるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体チップをリードフレームに搭載するマウント材としても、高融点鉛半田が多く採用されている。高融点鉛半田は、延性に優れ、温度変化による熱応力を吸収しやすいという優れた特性を有する。また、顧客先で基板実装を行う際、リフロー処理などの際に溶融しないので高い信頼性を有する。フリップチップ実装の高融点鉛半田バンプと同様、これらの半導体チップのマウント材も鉛フリー化の対象から除外されていた。しかしながら、昨今の環境負荷低減の観点から、半導体チップのマウント材について、顧客から鉛フリー化を求められ始めている。
現在、チップマウント材として最も実現性のある鉛フリー材料は、Ａｇペーストである。しかしながら、Ａｇペーストは、鉛半田に比べ３〜５倍以上の体積抵抗率がある。このため、低オン抵抗が求められる製品に採用することは困難である。
そこで、Ａｇペースト以外の鉛フリーの代替材料が鋭意検討され、いくつかの提案がなされている（例えば、特許文献３）。図１２（ａ）に、特許文献３に記載のトランジスタパッケージの構成において封止樹脂を透視した状態の上面図を、図１２（ｂ）に、同じく封止樹脂を透視した状態の側面図を示す。半導体装置１０１は、半導体チップ１０２がドレインリード１０３Ａのヘッダ１０３Ｂに固相温度２２８℃のＳｎＳｂＡｇＣｕ系の鉛フリー半田１０５により全面に接着され、半導体チップ１０２のソース電極１２３及びゲート電極１２４は外部接続端子のソースリード１０７Ａ及びゲートリード１０７Ｂにアルミワイヤ１０６により結線されている。そして、これらが、封止樹脂１０９でモールドされている。なお、半導体装置１０１の底面はヘッダ１０３Ｂが露出して、配線基板に接続可能な構造になっている。
特開２００８−２８１３５号公報 特開２００８−４２０７７号公報 特開２００５−３４０２６８号公報
上記特許文献３によれば、低熱膨張の封止樹脂１０９でモールドすることにより、リフロー温度である２６０℃より低い鉛フリー半田１０５を適用した場合でも、２６０℃のリフロー耐性のあるトランジスタパッケージを提供することができる旨が記載されている。また、硬度がＨｖ４０〜６０の鉛フリー半田１０５を適用することにより、半田接合部の熱疲労寿命を大幅に向上させることができる旨が記載されている。しかしながら、硬度Ｈｖ４０〜６０は、鉛半田（Ｐｂ−６３Ｓｎ）のＨｖ１１程度に比べてもかなり硬く、より信頼性が高い材料が求められていた。
現在、低オン抵抗、低熱抵抗、高信頼性が求められるＭＯＳＦＥＴなどの半導体チップをリードフレームに搭載するためのマウント材として、鉛半田の代替材料が精力的に研究されている。しかしながら、熱伝導性や融点、剛性に難点があり、使用に適した材料が見つかっていないのが現状である。かかる状況下、鉛フリー半田を用いつつ、高信頼性化を実現可能な技術が強く求められている。
本発明に係る半導体装置は、第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップと、前記第１主面と対向領域を有する第１の導電性フレームと、前記第２主面に形成されたパッドと電気接続手段を介して電気的に接続される第２の導電性フレームと、前記第１主面と前記第１の導電性フレームの間隙であって、かつこれらの対向領域の中心から描かれ、直径が対向領域の短辺と一致する円内に配置され、前記第１の導電性フレームと前記半導体チップを電気的に接続する複数の柱形状の鉛フリー半田と、前記複数の柱形状の鉛フリー半田の間に充填された充填材とを備えるものである。
従来、低オン抵抗、低熱抵抗、高信頼性が求められるＭＯＳＦＥＴチップ（半導体チップ）と、第１の導電性フレームとの接続材には、前述したように鉛半田が用いられてきた。鉛半田は、第１の導電性フレームと半導体チップの間隙の全面に亘って一律に配設し、電気的に接続され、かつ固設されていた。上記特許文献３のおいては、同様の構成で鉛半田を鉛フリー半田に変更し、かつ、低膨張係数の封止樹脂によりモールドする方法が提案されている。第１の導電性フレームと半導体チップの間隙の電気的接続は、上記特許文献１や２のような半導体チップを配線基板にフリップチップ搭載する場合とは異なり、部位に応じて電位を異ならせる必要がない。従って、第１の導電性フレームと半導体チップの間隙の全面に半田材を形成する方法がこれまで採用されてきた。
本発明に係る半導体装置によれば、第１の導電性フレームと半導体チップの間隙に配設する半田を全面に亘って一律に配設するのではなく、複数の柱形状とした。そして、これらの柱形状の鉛フリー半田の間隙に充填材を充填する方式を採用した。さらに、鉛フリー半田の設置位置を調整した。これにより、従来の鉛半田の５倍程度のヤング率を持つ鉛フリー半田をチップマウント材として用いた場合であっても、半導体チップと第１の導電性フレームの間に発生する応力を充填材で緩和することができる。その結果、鉛フリー半田にクラックが発生したり、半導体チップが破損したりすることを効果的に抑制することができる。
本発明によれば、鉛フリー化による環境負荷低減を実現しつつ、信頼性の高い半導体装置を提供することができるという優れた効果を有する。
実施形態１に係る半導体装置の模式的上面図。 （ａ）実施形態１に係る半導体装置の模式的側面図。（ｂ）図２（ａ）の部分拡大側面図。 （ａ）実施形態１に係る鉛フリー半田の配置位置を説明するための模式的上面図。（ｂ）図３（ａ）のIIIB-IIIB切断部断面図。 （ａ）〜（ｆ）実施形態１に係る半導体装置の製造工程断面図。 （ｇ）〜（ｊ）実施形態１に係る半導体装置の製造工程断面図。 （ａ）〜（ｄ）実施形態２に係る半導体装置の製造工程断面図。 （ｅ）〜（ｉ）実施形態２に係る半導体装置の製造工程断面図。 実施形態３に係る鉛フリー半田の配置位置を説明するための模式的上面図。 （ａ）図８のIXA- IXA切断部断面図。（ｂ）図８のIXB - IXB切断部断面図。 実施形態４に係る半導体装置の模式的上面図。 実施形態４に係る半導体装置の模式的側面図。 （ａ）特許文献３に係る半導体装置の模式的上面図。（ｂ）同模式的側面図。
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
［実施形態１］
図１に、本実施形態１に係る半導体装置において封止樹脂を透視した状態の上面図を示す。また、図２（ａ）に、本実施形態１に係る半導体装置の封止樹脂を透視した状態の模式的側面図を、図２（ｂ）に図２（ａ）の部分拡大断面図を示す。本実施形態１に係る半導体装置１は、トランジスタパッケージであり、半導体チップ２、第１の導電性フレームであるダイパッド３、充填材であるアンダーフィル樹脂４、鉛フリー半田５、電気接続手段であるアルミワイヤ６、第２の導電性フレームであるソースリード７Ａ、第２の導電性フレームであるゲートリード７Ｂ、封止樹脂９等を備えている。
半導体チップ２は、ＭＯＳＦＥＴであり、所謂トランジスタチップである。半導体チップ２は、第１の導電性フレームであるダイパッド３と対向領域を有する第１主面２Ａと、第１主面２Ａと反対側の主面である第２主面２Ｂを備える（図２（ｂ）参照）。第１主面２Ａには、メタル層により導電パターン２１が形成されている。第２主面２Ｂには、ソース電極２３として機能するソースパッド２２Ａ、同じくゲート電極２４として機能するゲートパッド２２Ｂが形成されている（図１参照）。ソースパッド２２Ａは、第２主面２Ｂに形成された複数のパッドのうち、第１主面２Ａと第２主面２Ｂの間の電流経路と接続するパッドとして機能する。ダイパッド３の半導体チップ２との対向面にはメッキにより形成された導電パターン３１が形成されている。
半導体装置１は、ダイパッド３と半導体チップ２が鉛フリー半田５を介して電気的に接続されている。より具体的には、ダイパッド３の表面の所定の位置にメッキにより形成された導電パターン３１と、半導体チップ２の第１主面に形成されたメタル層からなる導電パターン２１の間に鉛フリー半田５が挟持された構造となっている。鉛フリー半田５とは、名称の如く、実質的に鉛が含有されていない鉛フリーの半田材を云う。一例としては、Ｂｉ−２．５Ａｇ、Ｂｉ−Ｓｎ−Ｃｕ系、Ｚｎ−６Ａｌ−５Ｇｅ、Ｚｎ−４Ａｌ−３Ｍｇ−３Ｇｅ、その他Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ等を挙げることができる。なお、導電パターン２１をメタル層により構成する例について述べたが、導電性を有し、本発明の趣旨を逸脱しないものであれば必ずしもメタル層でなくてもよい。
半導体チップ２のソース電極２３（ソースパッド２２Ａ）は、外部接続端子のソースリード７Ａとアルミワイヤ６により結線されている。同様にして、半導体チップ２のゲート電極２４（ゲートパッド２２Ｂ）は、外部接続端子であるゲートリード７Ｂとアルミワイヤ６により結線されている。そして、ダイパッド３、ダイパッド３に繋がるドレインリード７Ｃ、ソースリード７Ａ，ゲートリード７Ｂの一部と、半導体チップ２が、図１、図２に示すように、封止樹脂９によってモールドされている。封止樹脂９としては、例えば、エポキシ樹脂などを適用することができる。
図３（ａ）に、本実施形態１に係る半導体チップ２に配設する鉛フリー半田５の形状、及び配置位置を説明するための模式的上面図を、図３（ｂ）に、図３（ａ）のIIIB-IIIB切断部断面図を示す。なお、図３において、半導体チップ２の第２主面２Ｂに形成されたソースパッド２２Ａ、ゲートパッド２２Ｂの図示は省略する。
鉛フリー半田５は、図３（ｂ）に示すように、半導体チップ２とダイパッド３の間隙に、柱形状のものが互いに離間するように、複数配設されている。鉛フリー半田５の間隙には、アンダーフィル樹脂４が充填されている。さらに、本実施形態１に係る鉛フリー半田５の配置位置は、図３（ａ）に示すように、半導体チップ２とダイパッド３との対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円１０の内部とする。
アンダーフィル樹脂４としては、本発明の趣旨を逸脱しない限りにおいて特に限定されるものではないが、熱膨張係数が鉛フリー半田と同程度のものを選定することが好ましい。このようなアンダーフィル樹脂４としては、エポキシ樹脂やアクリル樹脂などを挙げることができる。アンダーフィル樹脂４を鉛フリー半田５の間隙に充填することにより、半導体チップ２とダイパッド３の間に発生する応力を緩和し、柱形状の鉛フリー半田５にクラックが発生することを効果的に防止することができる。
本実施形態１においては、柱形状の鉛フリー半田５が円１０内に７個配設されている例について述べているが、これは一例であって、２以上の個数から適宜設定することができる。換言すると、半導体チップ２とダイパッド３との対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円１０の大きさ、すなわち半導体チップ２とダイパッド３の対向領域の大きさに応じて、もしくは求められる性能、用途に応じて、円１０内に設置する柱形状の鉛フリー半田５の個数を設定すればよい。
鉛フリー半田５の柱形状は、円柱形状でも矩形形状等の多角柱状でもよい。柱形状の径ψは、本発明の趣旨を逸脱しない範囲において特に限定されるものではないが、例えばメタルマスクの製造コストの観点から、柱形状の直径は１００μｍ以上とすることが好ましい。鉛フリー半田５の柱形状の高さＨは、本発明の趣旨を逸脱しない範囲において特に限定されるものではないが、例えば、２０〜５０μｍ程度に設定することができる。
次に、本実施形態１に係る半導体装置の製造方法について図４及び図５を参照しつつ説明する。図４（ａ）〜（ｆ）、図５（ｇ）〜（ｊ）は、本実施形態１に係る半導体装置の要部の模式的な製造工程断面図を示す。
まず、半導体チップ２が複数形成されたウェハ２００を作製する。そして、半導体チップ２の第１主面２Ａに導電パターン２１を形成するためのメタル層２１Ａを成膜する（図４（ａ））。メタル層２１Ａとしては、Ｔｉ／Ｎｉ／Ａｇなどを好適に適用することができる。なお、導電パターン２１の材料としては、メタル層に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、メタル以外の導電層を適用してもよい。
次いで、メタル層上にレジストを塗布する。そして、フォトリソグラフィー工程により所望の形状のレジストパターン１１を形成する（図４（ｂ））。そして、レジストパターン１１をマスクとして、エッチングにより露出しているメタル層２１Ａを除去することにより導電パターン２１を得る（図４（ｃ））。そして、レジストパターン１１を除去する。
次に、半導体チップ２の第１主面２Ａ上に鉛フリー半田５を供給する。具体的には、予め所望のパターンを形成したメタルマスク１５を第１主面２Ａ上に載置して、メタルマスク１５に鉛フリー半田ペースト５Ａを供給して、スキージ１６などを用いて半田印刷を行う（図４（ｄ））。メタルマスク１５として、第１主面２Ａとダイパッド３の対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円１０に鉛フリー半田ペースト５Ａが供給されるようにパターン形成されたものを用いることにより、簡便に柱形状の鉛フリー半田５の位置を調整することができる。
その後、リフロー処理を行い（図４（ｅ））、洗浄した後にダイシングによりウェハ２００を半導体チップ２の大きさに分離する（図４（ｆ））。なお、半田印刷に代えて、半田ボールを供給し、リフロー・洗浄を行ってもよい。半田ボールを適用することで、鉛フリー半田の柱の体積ばらつきをより精度よく制御することができる。
ダイパッド３の表面にはあらかじめメッキにより導電パターン３１を形成しておく（図５（ｇ））。導電パターン３１には、例えばＡｇメッキを用いることができる。半導体チップ２に形成された鉛フリー半田５と導電パターン３１が電気的に接続されるように位置合わせして搭載する（図５（ｈ））。なお、導電パターン３１は、メッキにより形成する例について述べたが、他の方法により形成してもよい。
次いで、リフロー処理を行う（図５（ｉ））。そして、洗浄後にアンダーフィル樹脂４をディスペンサノズル１２等により注入して（図５（ｊ））、ベーク炉（不図示）などで高温条件下においてアンダーフィル樹脂４を硬化させる。本実施形態１に係る半導体装置１は、上記工程等を経て製造される。
半導体装置１に使用されている材料は、各々固有の熱膨張係数を持っている。例えば、半導体チップ２は３ｐｐｍ／℃程度、ダイパッド３などのリードフレームは１７ｐｐｍ／℃程度である。従って、使用環境の温度変化、もしくは環境試験時の温度変化により、半導体チップ２とダイパッド３では伸縮量が異なるものとなる。このため、半導体チップ２とダイパッド３の間隙に配置された鉛フリー半田５には、半導体チップ２とダイパッド３との熱膨張係数の差と、鉛フリー半田５のヤング率に比例する熱応力が発生する。
高融点鉛半田に比して鉛フリー半田は、ヤング率が例えば５倍以上と硬い。このため、発生する熱応力が増加する。そして、この熱応力増加が半田内クラックの原因となる。半田内クラックが発生すると、接続面積が減少し、熱的・電気的特性の低下は避けられない。
半導体チップ２とダイパッド３の間に発生する熱応力は、対向領域の中心Ｃ近傍が最も小さい。換言すると、当該位置は、応力フリーもしくは応力極小位置となる。そして、対向領域の中心Ｃから離間するに従って応力値が大きくなる。本実施形態１によれば、半導体チップ２とダイパッド３の対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円１０内に位置を限定して柱形状の鉛フリー半田５を配設している。これにより、鉛フリー半田５にクラックが発生する確率を低減することができる。そして、信頼性の高い半導体装置を提供することができる。
また、柱形状の鉛フリー半田５の間隙にアンダーフィル樹脂４を充填することにより、隣接する鉛フリー半田５の間隙、及び円１０よりも外側の部分の応力が、アンダーフィル樹脂４により吸収される。これにより、半導体チップ２とダイパッド３の接続信頼性を確保することができる。また、接続寿命を向上させることができる。
熱サイクル試験での接続寿命は、コフィン・マンソンの式より接続高さのべき乗に比例することが知られている。そこで、半導体チップ２とダイパッド３の間の鉛フリー半田５の厚みを厚くすることが好ましい。本実施形態１においては、柱形状の鉛フリー半田５の高さは、供給する半田量をコントロールすることにより所望の高さの半田を得ることが可能である。一方、上記特許文献３等、従来のように全面に半田を配設する方法によれば、半田材が、ダイパッド１０３の表面、半導体チップ１０２よりも外側の領域に濡れ広がり、メッキ等により半田の濡れ広がり領域を制限して柱形状に配置した場合に比して鉛フリー半田１０５の厚みを稼ぐことが困難である。
本実施形態１によれば、鉛フリー半田５を柱形状とし、かつ、これらの間隙に充填材であるアンダーフィル樹脂４を充填する方式を採用している。このため、硬くて脆い鉛フリー半田５をチップマウント材として用いた場合であっても、半導体チップ２と第１の導電性フレームであるダイパッド３の間に発生する応力をアンダーフィル樹脂４で緩和することができる。その結果、鉛フリー半田５にクラックが発生したり、半導体チップ２が破損したりすることを効果的に抑制することができる。さらに、鉛フリー半田５の設置位置を半導体チップ２とダイパッド３の対向領域の中心から描かれ、直径が対向領域の短辺Ｌと一致する円１０内に限定して配置することにより、より効果的に鉛フリー半田５にクラックが発生したり、半導体チップ２が破損したりすることを防止することができる。
［実施形態２］
次に、上記実施形態１とは異なる半導体装置の製造方法の一例について説明する。なお、以降の説明において、上記実施形態１と同一の要素部材は同一の符号を付し、適宜その説明を省略する。
本実施形態２に係る半導体装置は、以下の点を除く基本的な構成及び製造方法は上記実施形態１と同様である。すなわち、上記実施形態１においては、半導体チップ２の第１主面２Ａの表面に形成する導電パターン２１を、レジストマスクを用いてエッチングすることにより形成したのに対し、本実施形態２においては、導電パターン２１をリフトオフ法により形成している点において相違する。また、上記実施形態１においては、鉛フリー半田５を半導体チップ２に最初に形成したのに対し、本実施形態２においては、鉛フリー半田をダイパッド３に最初に形成する点において相違する。
図６（ａ）〜（ｄ）及び図７（ｅ）〜（ｉ）に、本実施形態２に係る半導体装置の要部の模式的な製造工程断面図を示す。
まず、半導体チップ２が複数形成されたウェハ２００を作製する。そして、半導体チップ２の第１主面２Ａにレジスト膜をスピンコート法などにより塗膜する。次いで、フォトリソグラフィー工程などによりレジストパターン１１を形成する（図６（ａ））。次いで、導電パターン２１を形成するためのメタル層２１Ａを全面にスパッタ法などにより成膜する（図６（ｂ））。
次いで、レジストパターン１１をリフトオフ法により除去することにより、レジストパターン１１との積層構造となっていない領域のメタル層２１Ａを残存させて導電パターン２１を得る（図６（ｃ））。その後、ダイシングによりウェハ２００を半導体チップ２の大きさに分離する（図６（ｄ））。
ダイパッド３の表面にはあらかじめメッキにより導電パターン３１を形成しておく（図７（ｅ））。ダイパッド３の表面上に鉛フリー半田５を供給する。具体的には、予め所望のパターンを形成したメタルマスク１５ａを第１主面２Ａ上に載置して、メタルマスク１５ａに鉛フリー半田ペーストを供給して、半田印刷を行う（図７（ｆ））。その後、半導体チップ２の第１主面２Ａに形成された導電パターン２１と鉛フリー半田５が電気的に接続するように、ダイパッド３上に半導体チップ２を搭載する（図７（ｇ））。
次に、リフロー処理を行う（図７（ｈ））。そして、洗浄後にアンダーフィル樹脂４をディスペンサノズル１２等により注入して（図７（ｉ））、ベーク炉などで高温条件下においてアンダーフィル樹脂４を硬化させる。
本実施形態２に係る半導体装置によれば、上記実施形態１と同様の効果を得ることができる。なお、上記実施形態１及び２の製造工程は一例であって、本発明の趣旨を逸脱しない範囲において他の製造方法により製造してもよいことは言うまでもない。
［実施形態３］
次に、上記実施形態１及び２とは異なる構成の半導体装置の一例について説明する。本実施形態３に係る半導体装置は、以下の点を除く基本的な構成及び製造方法は上記実施形態１と同様である。すなわち、上記実施形態１においては、柱形状の鉛フリー半田５を半導体チップ２とダイパッド３の対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円内に配置していたのに対し、本実施形態３においては、柱形状の鉛フリー半田が、半導体チップの第２主面に形成されたパッドのうち、第１主面と第２主面の間に形成された電流経路と接続するパッド（ソースパッド２２Ａ）を、平面視上、重なり合う位置に配置している点において相違する。また、本実施形態３に係る鉛フリー半田は、後述する＜式１＞、＜式２＞を満足するようにその大きさが規定されている点において相違する。
図８に、本実施形態３に係る半導体チップ２に配設する鉛フリー半田の形状、及び配置位置を説明するための模式的上面図を、図９（ａ）に図８のIXA-IXA切断部断面図を、図９（ｂ）に図８のIXB-IXB切断部断面図を示す。
鉛フリー半田５ｂ、５ｃは、図９（ａ）及び（ｂ）に示すように、半導体チップ２とダイパッド３の間隙に、柱形状のものが互いに離間するように、複数配設されている。鉛フリー半田５ｂ、５ｃの間隙には、アンダーフィル樹脂４が充填されている。鉛フリー半田５ｂの配置位置は、図８に示すように、半導体チップ２の第２主面２Ｂに形成されたソース電極２３であるソースパッド２２Ａと、平面視上、重なり合う位置に配置されるように形成されている。一方、鉛フリー半田５ｃは、ソースパッド２２Ａが形成されていない領域に配設されている。
ソース電極２３の短辺方向の長さをＷ１，ソース電極２３を上から見たときに（平面視上）重なり合う位置に配置される鉛フリー半田５ｂのＷ１に平行な方向の最少長さをＷ２、隣接する鉛フリー半田５ｂの最少離間距離をＷ３、鉛フリー半田５ｂの高さをＨとした際に、下記＜式１＞、＜式２＞を満足するようにする。
＜式１＞ Ｗ２≧Ｗ１
＜式２＞ Ｗ３≧Ｈ
Ｗ１〜Ｗ３、Ｈは、本発明の趣旨を逸脱しない範囲において特に限定されるものではないが、一例を挙げれば、Ｗ１としては、例えば４００μｍとすることができる。また、Ｗ２は、前記Ｗ１＋０〜２０μｍとすることができる。また、Ｗ３としては、例えば５０〜１００μｍとし、Ｈとしては２０〜５０μｍとすることができる。
半導体チップ２の第２主面２Ｂ上には、ソースアルミ層２３Ａ、ゲートアルミ層２４Ａが形成され、ソースパッド２２Ａ、ゲートパッド２２Ｂとなる領域に開口部が設けられた保護層１７により被覆されている。ここで、第１の主面２Ａ及び第２の主面２Ｂの間の電流経路Ｐは、ソース電極２３であるソースパッド２２Ａから供給される。このため、ソース電極２３からその直下の半導体チップ２の第１主面２Ａまでの経路が、その他の経路に比べて電流密度が高くなる。そこで、ソース電極２３と柱形状の鉛フリー半田５ｂとを、平面視上、重なり合う位置に配置させることにより、電気抵抗を下げることが可能となる。なお、ソース電極２３が形成されていない領域にも鉛フリー半田５ｃを配設することができる。これらの鉛フリー半田５ｃについても、＜式２＞の関係を満たすようにすることが望ましい。
本実施形態３によれば、ソース電極２３と柱形状の鉛フリー半田５ｂとを、平面視上、重なり合う位置に配置させることにより、電流経路Ｐの電気抵抗を下げ、トランジスタパッケージの低オン抵抗化を図ることが可能となる。但し、電気抵抗を下げる目的で柱形状の鉛フリー半田５同士を近づけすぎると、アンダーフィル樹脂４が入りづらくなる。本実施形態３においては、柱形状の鉛フリー半田５の最少離間距離Ｗ３を、柱形状の鉛フリー半田５の高さＨ以上となるようにしているので、アンダーフィル樹脂４の未充填領域が形成されるのを効果的に防止することができる。その結果、応力低減効果を十分に実現して信頼性の高い半導体装置を提供することができる。また、低オン抵抗化を図り高性能化に寄与することができる。本実施形態３に係る半導体装置によれば、半導体チップ２の縦横比が大きなものにおいて大きな効果を発揮せしめることができる。
なお、本実施形態３と上記実施形態１を組み合わせる態様も好適に適用することができる。すなわち、柱形状の鉛フリー半田５ｂ、５ｃとして、本実施形態３の条件を満足しつつ、かつ、半導体チップ２の第１主面２Ａとダイパッド３の対向領域の中心Ｃから描かれ、直径が対向領域の短辺Ｌと一致する円内に柱形状の鉛フリー半田を配設することにより、より信頼性の高い半導体装置を提供することができる。また、鉛フリー半田５ｂ、５ｃの個数、配置位置は一例であって、種々の変形が可能であることは言うまでもない。
［実施形態４］
次に、上記実施形態１〜３とは異なる構成の半導体装置の一例について説明する。本実施形態４に係る半導体装置は、以下の点を除く基本的な構成及び製造方法は上記実施形態１と同様である。すなわち、上記実施形態１においては、半導体チップ２の第２主面２Ｂに形成されたソースパッド２２Ａと第２の導電性フレームであるソースリード７Ａが、ワイヤ６を介して接続されていたのに対し、当該個所が第２の導電性フレームであるクリップと柱形状の鉛フリー半田により電気的に接続されている点において相違する。
図１０に、本実施形態４に係る半導体装置において封止樹脂を透視した状態の上面図を示す。また、図１１に、本実施形態４に係る半導体装置の封止樹脂を透視した状態の模式的側面図を示す。但し、説明の便宜上、ゲートリード７Ｂ，アルミワイヤ６の図示を省略し、ソースリード７Ａとクリップ８と柱状の鉛半田５ｄの位置を図示した。
本実施形態４に係る半導体装置１ｄは、トランジスタパッケージであり、半導体チップ２、第１の導電性フレームであるダイパッド３、充填材であるアンダーフィル樹脂４、第１の鉛フリー半田５ｄ、電気接続手段である第２の鉛フリー半田５ｅとアルミワイヤ６、第２の導電性フレームであるクリップ８、クリップ８と接続されるソースリード７Ａ、同じく第２の導電性フレームとして機能するゲートリード７Ｂ、封止樹脂９等を備えている。
半導体チップ２のソース電極２３ｄは、外部接続端子のソースリード７Ａと第２の柱形状の鉛フリー半田５ｅ及びクリップ８により電気的に接続されている。一方、半導体チップ２のゲート電極２４は、外部接続端子であるゲートリード７Ｂとアルミワイヤ６により結線されている。そして、ダイパッド３、ソースリード７Ａ，ゲートリード７Ｂの一部と、半導体チップ２が、図１０、図１１に示すように、封止樹脂９によってモールドされている。なお、クリップ８とソースリード７Ａは、鉛フリー半田、若しくはＡｇペースト等により電気的に接続させればよい。
第１の鉛フリー半田５ｄは、図１１に示すように、半導体チップ２とダイパッド３の間隙に、柱形状のものが互いに離間するように、複数配設されている。第１の鉛フリー半田５ｄの間隙には、アンダーフィル樹脂４が充填されている。第１の鉛フリー半田５ｄの配置位置は、上記実施形態１と同様に、半導体チップ２とダイパッド３との対向領域の中心Ｃから描かれ直径が対向領域の短辺Ｌと一致する円１０（図３参照）の内部とする。
第２の鉛フリー半田５ｅは、図１１に示すように、半導体チップ２とクリップ８の間隙に、柱形状のものが互いに離間するように、複数配設されている。第２の鉛フリー半田５ｅの間隙には、アンダーフィル樹脂４が充填されている。第２の鉛フリー半田５ｅの配置位置は、半導体チップ２とクリップ８との対向領域の中心Ｃから描かれ直径が対向領域の短辺と一致する円１０ｄの内部とする。
なお、半導体チップ２とダイパッド３との対向面積に比して、半導体チップ２とクリップ８の接合面積は通常小さい。従って、クリップ８と半導体チップの接合面においては、熱サイクルによる応力が問題とならない場合もある。その場合には、第２の鉛フリー半田５ｅを、円１０ｄから外れた領域に配設しても問題がない。また、面積が大きい場合であっても、用途や求められる特性に応じて、第２の鉛フリー半田５ｅの設置位置を適宜調整することができる。
また、第１主面２Ａと第２主面２Ｂの間の電流経路Ｐに、第１の鉛フリー半田５ｄと第２の鉛フリー半田５ｅが互いに上から見たときに重なり合う位置に配置するように配置することにより、半導体チップ２の厚み方向と実質的に一致するようにすることができる。これにより、低オン抵抗化を図り、より信頼性が高く、かつ特性の優れた半導体装置を提供することができる。
上記実施形態１〜４に係る半導体装置によれば、従来の鉛半田の５倍程度のヤング率を持つ鉛フリー半田材料でも、熱サイクル時に半田内に発生する応力を低減することができ、クラック等のダメージによる信頼性寿命の低下を阻止することができる。これにより、鉛フリー化による環境負荷低減を実現しつつ、信頼性の高い半導体装置を提供する。また、高融点鉛半田の代替材として鉛フリー半田を選定する時に、半田材選定の幅を広げることができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。半導体チップ２の例として、ＭＯＳＦＥＴを適用した例について述べたが、本発明の趣旨を逸脱しない範囲において種々の半導体チップに適用可能である。例えば、ダイオードを備える半導体チップに好適に適用可能である。
本明細書は、さらに以下の発明を開示する。
（付記１） 第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップと、
前記第１主面と対向領域を有する第１の導電性フレームと、
前記第２主面に形成されたパッドと電気接続手段を介して電気的に接続される第２の導電性フレームと、
前記第１主面と前記第１の導電性フレームの間隙に配置され、前記第１の導電性フレームと前記半導体チップを電気的に接合する複数の柱形状の鉛フリー半田と、
前記複数の柱形状の鉛フリー半田の間に充填された充填材と
を備え、
前記第１主面に接続される前記柱形状の鉛フリー半田の設置位置は、少なくとも前記パッドのうち前記電流経路と接続するパッドを、平面視上、重なり合う位置に配置するように調整され、
前記電流経路と接続するパッドの短辺方向の長さをＷ１，
前記電流経路と接続するパッドと、平面視上、重なり合う位置に配置される前記鉛フリー半田の前記Ｗ１に平行な方向の最少長さをＷ２、
隣接する前記鉛フリー半田の最少離間距離をＷ３、
前記鉛フリー半田の高さをＨとした際に、下記＜式１＞、＜式２＞を満足する半導体装置。
＜式１＞ Ｗ２≧Ｗ１
＜式２＞ Ｗ３≧Ｈ
１ 半導体装置
２ 半導体チップ
３ ダイパッド
４ アンダーフィル樹脂
５ 鉛フリー半田
５Ａ 鉛フリー半田ペースト
６ アルミワイヤ
７Ａ ソースリード
７Ｂ ゲートリード
７Ｃ ドレインリード
８ クリップ
９ 封止樹脂
１０ 直径が対向領域の短辺と一致する円
１１ レジストパターン
１２ ディスペンサノズル
１５ メタルマスク
１６ スキージ
２１ 導電パターン
２２Ａ ソースパッド
２２Ｂ ゲートパッド
２３ ソース電極
２３Ａ ソースアルミ層
２４ ゲート電極
２４Ａ ゲートアルミ層
３１ 導電パターン
２００ ウェハ
Ｗ１ パッド（ソース電極）の短辺方向の長さ
Ｗ２ Ｗ１と平行な方向鉛フリー半田の最少長さ
Ｗ３ 隣接する鉛フリー半田の最少離間距離
Ｈ 鉛フリー半田の高さ
Ｌ 短辺
Ｐ 電流経路

Claims (7)

  1. 第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップと、
    前記第１主面と対向領域を有する第１の導電性フレームと、
    前記第２主面に形成されたパッドと電気接続手段を介して電気的に接続される第２の導電性フレームと、
    前記第１主面と前記第１の導電性フレームの間隙であって、かつこれらの対向領域の中心から描かれ、直径が対向領域の短辺と一致する円内に配置され、前記第１の導電性フレームと前記半導体チップを電気的に接続する複数の柱形状の鉛フリー半田と、
    前記複数の柱形状の鉛フリー半田の間に充填された充填材と
    を備える半導体装置。
  2. 前記半導体チップが、トランジスタ又はダイオードであることを特徴とする請求項１に記載の半導体装置。
  3. 前記柱形状の鉛フリー半田の設置位置は、少なくとも前記パッドのうちの前記電流経路と接続するパッドを、平面視上、重なり合う位置に配置するように調整され、
    前記電流経路と接続するパッドの短辺方向の長さをＷ１，
    前記電流経路と接続するパッドと、平面視上、重なり合う位置に配置される前記鉛フリー半田の前記Ｗ１に平行な方向の最少長さをＷ２、
    隣接する前記鉛フリー半田の最少離間距離をＷ３、
    前記鉛フリー半田の高さをＨとした際に、下記＜式１＞、＜式２＞を満足することを特徴とする請求項１又は２に記載の半導体装置。
    ＜式１＞ Ｗ２≧Ｗ１
    ＜式２＞ Ｗ３≧Ｈ
  4. 前記電気接合手段として柱形状の鉛フリー半田を具備し、当該柱形状の鉛フリー半田の間に充填材が充填されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記電気接合手段である前記柱形状の鉛フリー半田は、前記第２主面と前記第２の導電性フレームの対向領域の中心から描かれ、直径が対向領域の短辺と一致する円内に配置されていることを特徴とする請求項４に記載の半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法であって、
    前記半導体チップの前記第１主面に、導電パターンを形成し、
    前記導電パターン上に前記鉛フリー半田を供給し、
    前記第１の導電性フレームの表面に形成された導電パターンと前記鉛フリー半田が電気的に接続するように前記半導体チップを搭載し、
    前記充填材を注入する半導体装置の製造方法。
  7. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法であって、
    前記第１の導電性フレームの導電パターンと電気的に接続するように前記鉛フリー半田を供給し、
    前記第１主面に形成された導電パターンと前記鉛フリー半田が電気的に接続するように前記半導体チップを搭載し、
    前記充填材を充填する半導体装置の製造方法。
JP2009007793A 2009-01-16 2009-01-16 半導体装置、及びその製造方法 Pending JP2010165923A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009007793A JP2010165923A (ja) 2009-01-16 2009-01-16 半導体装置、及びその製造方法
US12/654,245 US8310049B2 (en) 2009-01-16 2009-12-15 Semiconductor device having lead free solders between semiconductor chip and frame and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007793A JP2010165923A (ja) 2009-01-16 2009-01-16 半導体装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010165923A true JP2010165923A (ja) 2010-07-29

Family

ID=42336266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007793A Pending JP2010165923A (ja) 2009-01-16 2009-01-16 半導体装置、及びその製造方法

Country Status (2)

Country Link
US (1) US8310049B2 (ja)
JP (1) JP2010165923A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137333A1 (ja) * 2011-04-07 2012-10-11 三菱電機株式会社 モールドモジュール、及び電動パワーステアリング装置
EP2674973A1 (en) 2011-02-09 2013-12-18 Mitsubishi Electric Corporation Power semiconductor module
TWI464844B (zh) * 2011-07-22 2014-12-11 Powertech Technology Inc 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法
JP2021093441A (ja) * 2019-12-10 2021-06-17 富士電機株式会社 半導体モジュール

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
US20160233188A1 (en) * 2013-12-02 2016-08-11 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
DE102019107500A1 (de) 2018-11-21 2020-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung
US10861807B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178049A (ja) * 1996-12-18 1998-06-30 Oki Electric Ind Co Ltd 半導体ｉｃ装置
JPH11307564A (ja) * 1998-04-22 1999-11-05 Toshiba Corp 半導体装置
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2004146577A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2007142017A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008160163A (ja) * 2008-03-24 2008-07-10 Renesas Technology Corp 半導体装置及びその製造方法、並びに電子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
JP2005340268A (ja) 2004-05-24 2005-12-08 Renesas Technology Corp トランジスタパッケージ
DE102004030042B4 (de) * 2004-06-22 2009-04-02 Infineon Technologies Ag Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP4010311B2 (ja) * 2004-09-06 2007-11-21 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
JP4986523B2 (ja) 2006-07-20 2012-07-25 三洋電機株式会社 半導体装置およびその製造方法
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178049A (ja) * 1996-12-18 1998-06-30 Oki Electric Ind Co Ltd 半導体ｉｃ装置
JPH11307564A (ja) * 1998-04-22 1999-11-05 Toshiba Corp 半導体装置
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2004146577A (ja) * 2002-10-24 2004-05-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2007142017A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008160163A (ja) * 2008-03-24 2008-07-10 Renesas Technology Corp 半導体装置及びその製造方法、並びに電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674973A1 (en) 2011-02-09 2013-12-18 Mitsubishi Electric Corporation Power semiconductor module
WO2012137333A1 (ja) * 2011-04-07 2012-10-11 三菱電機株式会社 モールドモジュール、及び電動パワーステアリング装置
CN103402853A (zh) * 2011-04-07 2013-11-20 三菱电机株式会社 模塑模块以及电动助力转向装置
EP2695795A1 (en) 2011-04-07 2014-02-12 Mitsubishi Electric Corporation Molded module and electric power steering apparatus
JP5705306B2 (ja) * 2011-04-07 2015-04-22 三菱電機株式会社 電動パワーステアリング装置のパワー部として用いるモールドモジュール、及び電動パワーステアリング装置
US9123693B2 (en) 2011-04-07 2015-09-01 Mitsubishi Electric Corporation Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus
TWI464844B (zh) * 2011-07-22 2014-12-11 Powertech Technology Inc 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法
JP2021093441A (ja) * 2019-12-10 2021-06-17 富士電機株式会社 半導体モジュール
JP7419781B2 (ja) 2019-12-10 2024-01-23 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20100181666A1 (en) 2010-07-22
US8310049B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
JP2010165923A (ja) 半導体装置、及びその製造方法
JP5211493B2 (ja) 配線基板及び半導体装置
TWI421991B (zh) Semiconductor device and manufacturing method thereof
JP5649805B2 (ja) 半導体装置の製造方法
KR101655926B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP4916241B2 (ja) 半導体装置及びその製造方法
US20060246706A1 (en) Conductive bump structure for semiconductor device and fabrication method thereof
US9299606B2 (en) Fabricating pillar solder bump
JP6458801B2 (ja) 半導体装置およびその製造方法
TWI782950B (zh) 半導體裝置
TWI627689B (zh) 半導體裝置
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2006202969A (ja) 半導体装置およびその実装体
JP2013115336A (ja) 半導体装置及びその製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP6586952B2 (ja) 半導体装置およびその製造方法
US20060087039A1 (en) Ubm structure for improving reliability and performance
JP2009218233A (ja) 半導体装置及びその製造方法
WO2015198838A1 (ja) 半導体装置およびその製造方法
US20160329269A1 (en) Chip package structure and manufacturing method thereof
US7344971B2 (en) Manufacturing method of semiconductor device
JP2012033692A (ja) 半導体装置および半導体装置の製造方法
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
TW201113964A (en) Method for manufacturing semiconductor device
JP2008071792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312