JP2015165527A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015165527A
JP2015165527A JP2014039968A JP2014039968A JP2015165527A JP 2015165527 A JP2015165527 A JP 2015165527A JP 2014039968 A JP2014039968 A JP 2014039968A JP 2014039968 A JP2014039968 A JP 2014039968A JP 2015165527 A JP2015165527 A JP 2015165527A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal
alloy
copper
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014039968A
Other languages
English (en)
Inventor
遥 佐々木
Haruka Sasaki
遥 佐々木
山本　敦史
Atsushi Yamamoto
敦史 山本
久里　裕二
Yuuji Kuri
裕二 久里
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014039968A priority Critical patent/JP2015165527A/ja
Priority to CN201410341174.4A priority patent/CN104882433A/zh
Priority to US14/448,667 priority patent/US9466558B2/en
Publication of JP2015165527A publication Critical patent/JP2015165527A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】耐熱性と機械的強度を向上させることができる半導体装置及びその製造方法を提供することである。【解決手段】半導体素子と、銅を含む配線層を有する実装基板と、前記半導体素子と前記配線層との間に設けられた銅と銅以外の金属との合金を含み、前記合金の融点が、前記金属の融点よりも高い接合層と、を備えている。【選択図】図２

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置において、例えば、半導体素子と実装基板との接合材料として、はんだ接合が用いられている。接合材料は、半導体装置の耐熱温度よりも低い温度で接合することができ、接合後は半導体装置の動作温度以上の耐熱性を持つものが必要である。また、接合材料は、破断しない疲労寿命も必要である。
特開２０１２−７１３４７号公報
本発明が解決しようとする課題は、耐熱性と疲労寿命を向上させることができる半導体装置及びその製造方法を提供することである。
実施形態の半導体装置は、半導体素子と、銅を含む配線層を有する実装基板と、前記半導体素子と前記配線層との間に設けられた銅と銅以外の金属との合金を含み、前記合金の融点が、前記金属の融点よりも高い接合層と、を備えることを特徴とする。
第１の実施形態に係る半導体装置の模式的平面図。 同じく半導体装置のＡ−Ａ’線における断面図。 同じく半導体装置のＡ−Ａ’線における接合前の断面図。 Ｃｕ‐Ｚｎ二元系平衡状態図。 Ｃｕ‐Ｚｎ二元系合金の機械的性質。 Ｃｕ‐Ｓｎ二元系合金の機械的性質。 Ａｌ‐Ｚｎ二元系平衡状態図。
以下、実施形態の半導体装置について図面を参照して説明する。なお、本実施形態は、本発明を限定するものではない。
（第１の実施形態）
第１の実施形態の半導体装置１の構造について図１及び図２を参照して説明する。図１は第１の実施形態に係る半導体装置１の一例を示す模式的平面図であり、図２は図１のＡ−Ａ’における断面図を示している。
半導体装置１は半導体素子１１、接合層１２、実装基板１６を有する。実装基板１６は第１配線層１３、絶縁基板１４、第２配線層１５、第１面１４ａ、第１面１４ａとは反対の第１面１４ｂを有する。
第１配線層１３は、絶縁基板１４の第１面１４ａに設けられる。第２配線層１５は、絶縁基板１４の第２面１４ｂに設けられる。接合層１２は、第１配線層１３に設けられる。半導体素子１１は、接合層１２を介して実装基板１６に設けられる。
半導体素子１１の半導体材料は、例えばシリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などが用いられる。絶縁基板１４は、例えば窒化シリコン（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）などが用いられる。第１配線層１３及び第２配線層１５は、銅（Ｃｕ）が用いられる。接合層１２は、Ｃｕが４０ｗｔ％以上、亜鉛（Ｚｎ）が６０ｗｔ％以下のＣｕ‐Ｚｎ合金が用いられる。
接合層１２の厚さは、例えば１μｍ以上１００μｍ以下程度である。１００μｍを超えると接合層１２が形成されるまでの時間が長くなり、量産性が著しく低下する。好ましい接合層１２の厚さは、５μｍ以上５０μｍ以下であり、さらに好ましい接合層１２の厚さは、５μｍ以上２０μｍ以下である。接合層１２の厚さを薄くすると、熱抵抗が低減され、効率のよい放熱が行われる。
次に半導体装置１の製造方法について説明する。図３に示すように、絶縁基板１４の第１面１４ａに設けられたＣｕから成る第１配線層１３上の所定位置に、Ｚｎから成る金属層１７をめっき法により形成する。そして、金属層１７の上に半導体素子１１を載置する。めっき法は一例であり、スパッタ法、真空蒸着法、塗布法などの薄膜形成技術を用いて形成することもできる。
実装基板１６及び半導体素子１１に、不活性雰囲気中で、所定の圧力を印加しながら、金属層１７の融点（Ｚｎの融点：４１９℃）以上、かつ、半導体素子１１及び実装基板１６の耐熱温度以下の温度で保持する。金属層１７を液相状態として所定時間保持することにより、第１配線層１３の成分（Ｃｕ）と金属層１７の成分（Ｚｎ）が相互に拡散する。そして、図２に示すＣｕ−Ｚｎ合金から成る接合層１２が形成され、実装基板１６と半導体素子１１が接合される。なお、純Ｚｎは蒸気圧が高いため真空中で融点付近まで加熱すると溶融する前に昇華してしまう。このため、真空雰囲気以外が望ましい。
第１配線層１３と金属層１７間の相互拡散量は接合時の保持温度、保持時間、雰囲気、印加圧力、金属層１７の厚さに依存する。そのため、接合層１２の組成は、Ｃｕが４０ｗｔ％以上、Ｚｎが６０ｗｔ％以下のＣｕ‐Ｚｎ合金となるような条件下にて行なう。形成された接合層１２は、約８３０℃以上の高融点を持つＣｕ‐Ｚｎ合金となる。
次に半導体装置１の効果について説明する。図４は、Ｃｕ‐Ｚｎ二元系平衡状態図である。接合前の金属層１７の融点（Ｚｎの融点：４１９℃）に比べて、Ｃｕ−Ｚｎ合金から成る接合層１２の融点（Ｃｕが４０ｗｔ％以上、Ｚｎが６０ｗｔ％以下のＣｕ‐Ｚｎ合金の融点：約８３０℃以上）が高くなる。そのため、接合時の保持温度が半導体装置１に及ぼす熱的な影響を抑制し、接合後の高い耐熱性を得ることが可能である。
図５にＣｕ‐Ｚｎ二元合金の機械的性質を示す（１．５ｍｍ焼きなまし板）。Ｃｕ‐Ｚｎ二元合金では、Ｚｎ成分量を増やすと純Ｃｕに比べて引張強さと伸びが増加するため、半導体装置１使用時の熱応力が接合層に形成されたＣｕ-Ｚｎ合金の変形によって吸収されやすくなり、接合層に高い耐ヒートサイクル性を付与することが可能である。しかしながら、Ｚn成分量を増やしすぎると伸びが減少し、変形しにくくなるため、耐ヒートサイクル性が低下する。そのため、Ｃｕが４０ｗｔ％以上、Ｚｎが６０ｗｔ％以下のＣｕ−Ｚｎ合金が望ましい。
比較のために、ＣｕとＳｎの合金であるＣｕ-Ｓｎ二元合金を用いた場合を従来例として説明する。図６にＣｕ-Ｓｎ二元系合金の機械的性質を示す（Ａ：焼きなました鋳物、Ｂ：鋳物）。Ｃｕ‐Ｓｎ二元系合金は、Ｓｎ成分量が増加するにつれて伸び（図中、Ａδ及びＢδ）が急激に低下し、外力によって変形しにくくなる。このため、半導体装置１使用時の熱応力を変形によって吸収することができない。例えば、ＳｉＣを主材料として含む半導体素子１１とＣｕを主材料として含む実装基板１６とを接合層１２を介して接合した場合には、大きな温度差のヒートサイクル環境下での使用により半導体素子１１が破壊に至る可能性が高くなる。このように、接合層１２としてＣｕ-Ｚｎ二元系合金を用いることにより、耐熱性と疲労寿命の大幅な向上が期待できる。
（第２の実施形態）
以下に、図２を用いて第２の実施形態について説明する。なお、第２の実施形態について、第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
第２の実施形態が第１の実施形態と異なる点は、接合層１２にＣｕが４０ｗｔ％以上、Ｚｎが６０ｗｔ％以下、アルミニウム（Ａｌ）がＺｎの２０ｗｔ％以下のＣｕ‐Ｚｎ‐Ａｌ合金が用いられることである。
次に半導体装置１の製造方法について説明する。金属層１７には、Ｚｎ‐Ａｌ合金を用い、金属層１７の融点（Ｚｎ‐Ａｌの融点：３８２℃）以上の温度で保持する。金属層１７を液相状態として所定時間保持することにより、第１配線層１３の成分（Ｃｕ）と金属層１７の成分（Ｚｎ‐Ａｌ）が相互に拡散し、Ｃｕ−Ｚｎ‐Ａｌ合金から成る接合層１２が形成され、実装基板１６と半導体素子１１が接合される。
次に半導体装置１の効果について説明する。図７は、Ａｌ‐Ｚｎ二元系平衡状態図である。Ｚｎの融点（４１９℃）に比べて、Ａｌを添加することで３８２℃まで低くすることが可能である。そのため、金属層１７としてＺｎに代えてＺｎ‐Ａｌを用いることにより接合時の保持温度をさらに低くでき、半導体装置１に及ぼす熱的な影響を抑制することが可能となる。しかしながら、Ａｌ成分量を増やしすぎると融点が上昇してしまう。そのため、Ｃｕが４０ｗｔ％以上、Ｚｎが６０ｗｔ％以下、ＡｌがＺｎの２０ｗｔ％以下のＣｕ‐Ｚｎ‐Ａｌ合金が望ましい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…半導体素子、１２…接合層、１３…第１配線層、１４…絶縁基板、１４ａ…第１面、１４ｂ…第２面、１５…第２配線層、１６…実装基板、１７…金属層

Claims (8)

  1. 半導体素子と、
    銅を含む配線層を有する実装基板と、
    前記半導体素子と前記配線層との間に設けられた銅と銅以外の金属との合金を含み、前記合金の融点が、前記金属の融点よりも高い接合層と、
    を備えた半導体装置。
  2. 前記金属は亜鉛であり、前記合金は銅が４０ｗｔ％以上、亜鉛が６０ｗｔ％以下である請求項１に記載の半導体装置。
  3. 前記金属は亜鉛及びアルミニウムであり、前記合金は銅が４０ｗｔ％以上、亜鉛が６０ｗｔ％以下、アルミニウムが亜鉛の２０ｗｔ％以下である請求項１に記載の半導体装置。
  4. 前記接合層の厚さは１μｍ以上１００μｍ以下である請求項２または３に記載の半導体装置。
  5. 銅を含む配線層の上に銅以外の金属を設ける工程と、
    前記金属の上に半導体素子を搭載する工程と、
    前記金属を前記金属の融点よりも高い温度に加熱して、前記半導体素子と前記配線層との間で前記金属の融点よりも高く、銅と前記金属から成る合金を形成する工程と、
    を備えた半導体装置の製造方法。
  6. 前記金属は亜鉛であり、前記合金は銅が４０ｗｔ％以上、亜鉛が６０ｗｔ％以下である請求項５に記載の半導体装置の製造方法。
  7. 前記金属は亜鉛及びアルミニウムであり、前記合金は銅が４０ｗｔ％以上、亜鉛が６０ｗｔ％以下、アルミニウムが亜鉛の２０ｗｔ％以下である請求項５に記載の半導体装置の製造方法。
  8. 前記接合層の厚さを１μｍ以上１００μｍ以下に形成する請求項６または７に記載の半導体装置の製造方法。
JP2014039968A 2014-02-28 2014-02-28 半導体装置及びその製造方法 Pending JP2015165527A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014039968A JP2015165527A (ja) 2014-02-28 2014-02-28 半導体装置及びその製造方法
CN201410341174.4A CN104882433A (zh) 2014-02-28 2014-07-17 半导体装置及其制造方法
US14/448,667 US9466558B2 (en) 2014-02-28 2014-07-31 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014039968A JP2015165527A (ja) 2014-02-28 2014-02-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015165527A true JP2015165527A (ja) 2015-09-17

Family

ID=53949865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014039968A Pending JP2015165527A (ja) 2014-02-28 2014-02-28 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9466558B2 (ja)
JP (1) JP2015165527A (ja)
CN (1) CN104882433A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017118386A1 (de) * 2017-08-11 2019-02-14 Grohe Ag Kupferlegierung, Verwendung einer Kupferlegierung, Sanitärarmatur und Verfahren zur Herstellung einer Sanitärarmatur
WO2021208006A1 (zh) * 2020-04-16 2021-10-21 华为技术有限公司 封装结构、电动车辆和电子装置
TWI829986B (zh) * 2020-12-28 2024-01-21 財團法人工業技術研究院 積層體及積層體的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038996A (en) 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
DE50011346D1 (de) 2000-09-07 2006-02-23 Infineon Technologies Ag Lotmittel zur verwendung bei diffusionslotprozessen
DE10124770C1 (de) 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5376356B2 (ja) 2008-08-19 2013-12-25 国立大学法人大阪大学 電子素子の実装方法および該実装方法によって実装された電子部品
CN101930804A (zh) * 2008-12-01 2010-12-29 日立电线株式会社 表面处理金属材料及其制造方法
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
EP2398046A1 (en) * 2010-06-18 2011-12-21 Nxp B.V. Integrated circuit package with a copper-tin joining layer and manufacturing method thereof
JP5601275B2 (ja) 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
DE102011083931A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US9466558B2 (en) 2016-10-11
CN104882433A (zh) 2015-09-02
US20150249046A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
US10790214B2 (en) Circuit substrate and semiconductor device
US9807865B2 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
JP5670412B2 (ja) 合金線材およびその製造方法
WO2014061588A1 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP5991102B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP5991103B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP2015062953A (ja) 接合体及びパワーモジュール用基板
JP2015165527A (ja) 半導体装置及びその製造方法
JP2012160548A (ja) 絶縁基板とその絶縁基板を有するパワーモジュール
JP2022023954A (ja) セラミックス／アルミニウム接合体、絶縁回路基板、ｌｅｄモジュール、セラミックス部材
US20190035710A1 (en) Bonded body, power module substrate, method for manufacturing bonded body, and method for manufacturing power module substrate
JP6613144B2 (ja) 絶縁基板の製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
US9123704B2 (en) Semiconductor device and method for manufacturing the same
JP2017028207A (ja) 熱拡散板およびその製造方法
JP5668506B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP2014192272A (ja) Ｌｅｄ用のメタル基板
JP2015072959A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6116857B2 (ja) Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
JP6237058B2 (ja) 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法
JP6848493B2 (ja) 半導体モジュールとその製造方法
JP2009027158A (ja) 電子デバイスおよびこれに複数の結合を形成する方法
JP2012178438A (ja) ｎ型半導体基板にダイボンド用金属層が設けられた構造体およびその製造方法
JP2014150228A (ja) 積層電極

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170714