JP5588419B2 - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP5588419B2
JP5588419B2 JP2011235385A JP2011235385A JP5588419B2 JP 5588419 B2 JP5588419 B2 JP 5588419B2 JP 2011235385 A JP2011235385 A JP 2011235385A JP 2011235385 A JP2011235385 A JP 2011235385A JP 5588419 B2 JP5588419 B2 JP 5588419B2
Authority
JP
Japan
Prior art keywords
substrate
metal layer
frame
copper
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011235385A
Other languages
English (en)
Other versions
JP2013093472A (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011235385A priority Critical patent/JP5588419B2/ja
Priority to US13/558,765 priority patent/US20130105205A1/en
Priority to EP12178910.1A priority patent/EP2587532A3/en
Priority to TW101127981A priority patent/TWI471986B/zh
Priority to KR1020120086056A priority patent/KR101476504B1/ko
Priority to CN201210279989.5A priority patent/CN103077934B/zh
Publication of JP2013093472A publication Critical patent/JP2013093472A/ja
Application granted granted Critical
Publication of JP5588419B2 publication Critical patent/JP5588419B2/ja
Priority to US14/524,282 priority patent/US9357644B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12458—All metal or with adjacent metals having composition, density, or hardness gradient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明の実施形態は、部材の接合構造およびその接合方法、パッケージに関する。
半導体素子に代表される電子部品は、それを支持する基板上にボンディングされ、実装基板などに装着される。また、電子部品の多くは、その信頼性を向上させるために、基板を含むパッケージの内部に気密封止される。そして、基板およびパッケージには、電子部品のボンディングや動作時の温度に対して安定であることが求められる。このため、基板やパッケージを構成する複数の部材は、例えば、電子部品のボンディング温度よりも融点が高い銀ロウを用いて接合される。
しかしながら、基板やパッケージは、信号の入出力や電源の供給に用いられる回路要素や、電子部品の熱を外部に放出する放熱要素などを含む複合体である。そして、銀ロウを用いた高温下の組み立てにより、素材の異なる部材の線膨張係数の違いに起因する反りや歪みを生じる。これらの反りや歪みは、電子部品の特性を劣化させ、信頼度を低下させる要因となる。そこで、電子部品のボンディングや動作時の温度に対して安定であり、反りや歪みを抑制できる部材の接合構造およびその接合方法が必要とされている。
特開２００６−１３２４１号公報 特開２００５−３２８３４号公報
実施形態は、電子部品のボンディングや動作時の温度に対して安定であり、反りや歪みを抑制できる部材の接合構造、接合方法およびそれを用いたパッケージを提供する。
実施形態に係るパッケージは、電子部品が固着される基板と、前記電子部品が固着される部分を囲む枠体であって、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの金属と、銅（Ｃｕ）と、を含む接合部を介して前記基板に接合された枠体と、前記基板と、前記枠体と、の間に設けられたフィードスルー端子であって、前記基板および前記枠体に前記接合部を介して接合されたフィードスルー端子と、を備える。前記接合部は、７５０℃以上の融点を有し、前記接合部において、前記金属の含有量は、前記基板および前記枠体の少なくともいずれか一方の側に向けて減少し、同じ方向に前記銅の含有量は、増加する。
第１の実施形態に係るパッケージを示す模式図である。 第１の実施形態に係るパッケージの製造過程を示す模式図である。 第１の実施形態に係る接合構造を示す模式図である。 第１の実施形態に係る接合構造の第１の変形例を示す模式図である。 第１の実施形態に係る接合構造の第２の変形例を示す模式図である。 第１の実施形態に係る接合構造の第３の変形例を示す模式図である。 第１の実施形態に係るパッケージの別の側面を示す模式図である。 第２の実施形態に係る半導体装置を示す模式図である。 銅−錫２元素平衡状態図である。
以下、実施形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
〔第１の実施形態〕
図１は、第１の実施形態に係るパッケージ１０を示す模式図である。図１（ａ）は、パッケージ１０の平面図であり、図１（ｂ）は、図１（ａ）におけるＩｂ−Ｉｂ線に沿った断面図である。パッケージ１０は、例えば、半導体素子、光半導体素子、圧電素子などの電子部品をその内部に収容する。
図１（ａ）に示すパッケージ１０は、基板３と、枠体５と、フィードスルー端子（Feed through terminal）端子７と、を備える。基板３は、電子部品およびその周辺の回路要素を固着する部品載置部１２と、実装基板にネジ固定するためのフランジ部１４と、を有する。枠体５は、部品載置部１２を囲み、フランジ部１４と部品載置部１２との境界を画する。
フィードスルー端子７は、基板３と枠体５との間に設けられ、パッケージ内部に気密封止された電子部品と外部回路とを電気的に接続するために設けられる。パッケージ１０では、２つのフィードスルー端子７が設けられ、それぞれに外部回路に接続するリード９が接続される。
図１（ｂ）に示すように、基板３と枠体５とは、接合部１３を介して接続される。例えば、電力増幅用のパワーＦＥＴ(Field Effect Transistor)を収容するパッケージでは、放熱性が重視される。このため、基板３には、銅（Ｃｕ）、もしくは、銅とモリブデン（Ｍｏ）の合金など、熱伝導の高い金属が用いられる。一方、枠体５には、剛性が求められ、例えば、鉄（Ｆｅ）にニッケル（Ｎｉ）およびコバルト（Ｃｏ）を配合した合金であるコバール（KOVAL）材を用いる。
半導体素子などの電子部品は、例えば、金錫（ＡｕＳｎ）半田を用いて基板３の表面３ａ（部品載置部１２）にボンディングされる。この工程において、パッケージ１０は、概ね２８０〜３００℃に加熱される。したがって、接合部１３の再溶融温度は、３００℃以上であることが望ましい。また、ボンディング温度と、接合部１３の再溶融温度（融点）と、の間の温度差が大きいほど安定である。
例えば、銀ロウの融点は、７８０℃以上であり、電子部品のボンディング温度に対して安定である。このため、接合材として銀ロウが広く用いられてきた。しかしながら、基板３と枠体５とを銀ロウを用いて接合する場合、銀ロウの融点が高温であるがゆえに、その冷却過程において、例えば、銅合金からなる基板３と、コバールからなる枠体５と、の間の線熱膨張率の違いに起因する反りまたは歪みが大きくなる。
これにより、例えば、半導体素子を収容したパッケージ１０を実装基板に装着した場合、基板３の裏面３ｂと、実装基板と、の間に隙間が生じ放熱性が低下する。また、基板３および枠体５のいずれかにセラミックを用いた場合には、その部分に割れが生じることもある。
これに対し、本実施形態では、例えば、銅と錫の液相拡散により、接合部１３を形成する。銅と錫の液相拡散は、２５０〜３００℃の温度範囲で生じ、銀ロウよりも低い温度で接合部１３を形成することが可能である。これにより、基板３および枠体５の反りや歪みを抑制することができる。そして、銅と錫の液相拡散により形成される化合物の融点は、例えば、７５０℃であり、銀ロウとほぼ同じである。したがって、電子部品のボンディング温度やその動作温度に対して安定である。
次に、図２〜図６を参照して、接合部１３の形成過程およびその構造について詳細に説明する。図２は、パッケージ１０の製造過程を模式的に示す断面図である。図３〜図６は、接合部１３の形成過程およびその構造を模式的に示している。
パッケージ１０の製造過程では、まず、第１の部材である基板３と、第２の部材である枠体５と、を準備する。図２（ａ）に示すように、枠体５の接合面５ａには、第１の接合金属層２１が設けられている。接合金属層２１は、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの低融点金属を含有する。一方、基板３の表面３ａには、銅を含む第２の接合金属層２３が設けられている。基板３が、銅板もしくは銅を主成分とする銅合金であれば、接合金属層２３を省略しても良い。
続いて、図２（ｂ）に示すように、基板３の銅を含む表面と、枠体５に形成された接合金属層２１の表面と、を接触させる。そして、基板３と枠体５との間に荷重を加えて密着させた状態で加熱し、２５０〜３００℃の温度範囲に保持する。これにより、接合金属層２１に含まれる低融点金属が溶融し、液相状態の接合金属層２１から基板３の銅を含む表面に低融点金属が拡散する。すなわち、図２（ｂ）に示す例では、低融点金属を接合金属層２３に拡散させる。ここで言う銅を含む表面とは、接合金属層２３の表面、もしくは、銅を含む基板３の表面を意味する。
接合金属層２１は、例えば、真空蒸着、スパッタ法、もしくは、メッキ法を用いて形成することができる。一方、接合金属層２３は、例えば、基板３の表面に銅をスパッタし、堆積した銅層を所定の形状にパターニングすることにより形成することができる。また、接合金属層２１と枠体５との間、および、接合金属層２３と基板３との間に、それぞれの接着を強化するための、例えば、チタンまたはニッケルなどを含む接着層を設けても良い。
図３は、基板３と枠体５との間の接合構造を模式的に示す部分断面図である。図３（ａ）に示すように、接合金属層２１の表面と、接合金属層２３の表面と、を接触させ、荷重を加えて密着させる。
次に、基板３を加熱して接合金属層２１および接合金属層２３の温度を、例えば、２５０℃〜３００℃の範囲に保持する。これにより、図３（ｂ）に示すように、接合金属層２１に含まれる低融点金属が接合金属層２３に拡散し、拡散領域２３ａが形成される。
さらに、２５０℃〜３００℃の温度において、所定時間、密着状態を維持することにより、図３（ｃ）に示すように、接合金属層２１と接合金属層２３とが融合した接合部１３を形成する。これにより、基板３と枠体５とが、接合部１３を介して接合される。好ましくは、低融点金属の全てを接合金属層２３に拡散させ、その固相が残らないようにする。
接合部１３は、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの低融点金属と、銅（Ｃｕ）と、を含む。そして、基板３の側に向けて低融点金属が減少し、基板３の側において銅の割合が増加する。
例えば、接合金属層２１は、厚さ４μｍの錫からなり、接合金属層２３は、厚さ４μｍのＣｕ層である。そして、接合金属層２１と接合金属層２３とを接触させ、２５０℃の温度において約３０分間保持する。これにより、Ｃｕ層にＳｎが拡散した接合部１３を形成することができる。
図９に、銅−錫２元素平衡状態図を示す。縦軸は温度（℃）、横軸は錫の重量百分率（ｗｔ％）である。接合金属層２１および接合金属層２３の温度を錫の融点２３２℃よりも高い２５０℃にすると錫は液相状態となり、錫が固相の銅に拡散される。同時に、銅も錫の側に拡散する。この結果、銅と錫とは、錫が略１５ｗｔ％以下となるα固溶体を含む固溶体層を形成する。すなわち、接合金属層２１は、銅と錫のα固溶体を含む。
例えば、固溶体が、９０ｗｔ％の銅と、１０ｗｔ％の錫と、を含む組成（破線）であれば、略３３０〜８２０℃の温度範囲において、相変化を生じることなく、高い接合強度を得ることができる。また、上記の温度範囲で形成される固溶体は、Ｃｕ６Ｓｎ５の金属間化合物（η層）やＣｕ３Ｓｎの金属間化合物（ε層）を含まないので、衝撃等に耐性を有する接合が形成される。
接合金属層２１および２３の厚さは、接合時間および接合強度を勘案して設定する。例えば、接合金属層２１の厚さが薄いと、接合面の平坦性不足を補いきれずボイドが生じ接合強度が弱くなる場合がある。一方、厚すぎると接合に長時間を要し製造効率が低下する。例えば、接合金属層２１の厚さは、１０μｍ以下であることが好ましい。
〔第１の変形例〕
図４は、実施形態の第１の変形例に係る接合構造を模式的に示す部分断面図である。図４（ａ）に示すように、本変形例では、接合金属層２１と、枠体５と、の間に接合金属層２５が設けられている点で、図３に示す接合構造と相違する。接合金属層２５は、銅を含む金属である。また、接合金属層２５と枠体５との間に、例えば、チタンまたはニッケルなどを含む接着層を設けても良い。
図４（ｂ）に示すように、接合金属層２１の表面と、接合金属層２３の表面と、を接触させ、例えば、２５０℃〜３００℃の範囲に保持する。これにより、接合金属層２１の表面から基板３の側に低融点金属が拡散した領域２３ａと、接合金属層２１の裏面から枠体５の側に低融点金属が拡散した領域２５ａと、が形成される。
そして、図４（ｃ）に示すように、接合金属層２１と、接合金属層２３および２５と、が融合した接合部１３を形成することができる。接合部１３では、低融点金属が高い割合で含まれた領域が基板３と枠体５との間の中間位置に形成され、低融点金属は、基板３および枠体５の両方の側に向けて減少し、基板３および枠体５の両方の側に向けて銅の割合が増加する。
図４（ｃ）に模式的に示すように、接合金属層２１に含まれる低融点金属が完全に拡散して接合金属層２３および接合金属層２５が一体化することが好ましいが、基板３の側に設けられた銅を含む第１の層と、枠体５の側に設けられた銅を含む第２の層と、を有する接合構造であっても良い。
〔第２の変形例〕
図５は、実施形態の第２の変形例に係る接合構造を模式的に示す部分断面図である。図５（ａ）に示すように、本変形例では、基板３１の表面に接合金属層２３が設けられず、接合金属層２１と枠体５との間に接合金属層２５が設けられている点で、図３に示す接合構造と相違する。基板３１は、例えば、銅板、もしくは、銅を主成分とする合金からなる。
図５（ｂ）に示すように、接合金属層２１の表面と、基板３１の表面と、を接触させ、例えば、２５０℃〜３００℃の範囲に保持する。これにより、接合金属層２１の表面から基板３１に低融点金属が拡散した領域３１ａと、接合金属層２１の裏面から枠体５の側に低融点金属が拡散した領域２５ａと、が形成される。
そして、図５（ｃ）に示すように、接合金属層２１と、基板３１および接合金属層２５と、が融合した接合部１３を形成することができる。ここで言う接合部１３は、低融点金属が基板３１に拡散した領域３１ａを含む。そして、接合部１３には、基板３１と枠体５との間の中間位置に低融点金属が高い割合で含まれる領域が形成される。低融点金属は、基板３１および枠体５の両方の側に向けて減少し、基板３および枠体５の両方の側に向けて銅の割合が増加する。
本変形例において、枠体５の側に設けられる接合金属層２５を省略することも可能である。その場合、接合部１３は、基板３１の側に形成された拡散領域３１ａを含み、低融点金属が、枠体５から基板３１の方向に減少し、同じ方向に銅の割合が増加する。
〔第３の変形例〕
図６は、実施形態の第３の変形例に係る接合構造を模式的に示す部分断面図である。図６（ａ）に示すように、本変形例では、接合金属層２１と、枠体５と、の間に接合金属層２５が設けられる。さらに、基板３の銅を含む表面（接合金属層２３の表面）、および、接合金属層２１の表面に、保護金属層３３および３５が設けられた点で、図３に示す接合構造と相違する。
接合金属層２１に含まれる低融点金属、および、接合金属層２３に含まれる銅は、酸化され易い金属である。そして、接合金属層２１の表面、および、接合金属層２３の表面に酸化層が形成されると、接合金属層２１から接合金属層２３への低融点金属の拡散が阻害される。このため、接合金属層２１および接合金属層２３のそれぞれの表面に保護金属層を形成することが望ましい。
保護金属層３３および３５には、例えば、金（Ａｕ）または白金（Ｐｔ）を用いることができる。そして、接合金属層２１の表面に設けられた保護金属層３５と、接合金属層２３の表面に設けられた保護金属層３３と、を接触させ、例えば、２５０℃〜３００℃の範囲に保持する。
上記の温度範囲において、接合金属層２１に含まれる低融点金属が溶融すると、保護金属層３３および３５は、その液相中に取り込まれる。そして、図６（ｂ）に示すように、接合金属層２１の表面から基板３に低融点金属が拡散した領域３１ａと、接合金属層２１の裏面から枠体５の側に低融点金属が拡散した領域２５ａと、が形成される。
さらに、接合金属層２１を介して接合金属層２３と接合金属層２５とを密着させた状態を保持することにより、接合金属層２１と、接合金属層２３および接合金属層２５と、を融合させた接合部１３を形成することができる（図４（ｃ）参照）。
接合部１３は、基板３と枠体５との間の中間位置に低融点金属を高い割合で含み、低融点金属は、基板３および枠体５の両方の側に向けて減少し、基板３および枠体５の両方の側に向けて銅の割合が増加する。さらに、接合部１３は、保護金属層３３および３５が取り込まれた金（Ａｕ）および白金（Ｐｔ）の少なくともいずれかを含有する。
図７は、第１の実施形態に係るパッケージ１０の別の側面を示す模式図である。図７（ａ）は、パッケージ１０の平面図であり、図７（ｂ）は、図７（ａ）におけるＶＩＩｂ−ＶＩＩｂ線に沿った断面図である。すなわち、図７（ｂ）は、フィードスルー端子７を含む断面を示している。フィードスルー端子７は、部品載置部１２に固着された電子部品に信号を入力し、また、信号を出力させる。
図７（ａ）に示すように、フィードスルー端子７では、第１の絶縁材７ａの上にストリップライン７ｂが設けられ、そのストリップライン７ｂにリード９が接続される。第１の絶縁材７ａは、例えば、アルミナ（Ａｌ２Ｏ３）などのセラミックを用いて形成される。また、ストリップライン７ｂの特性インピーダンスを５０Ωとして外部回路に整合させる。これにより、電子部品と外部回路との間における高周波信号の伝送損失を低減することができる。
さらに、図７（ｂ）に示すように、フィードスルー端子７は、第１の絶縁材７ａの上に、ストリップライン７ｂを挟んで設けられた第２の絶縁材７ｃを有する。第２の絶縁材７ｃは、ストリップライン７ｂと枠体５との間を電気的に絶縁する。
そして、上記の構造のフィードスルー端子７を、基板３と枠体５との間に固定するため、基板３とフィードスルー端子７との間を接合部１３ａを介して接続し、枠体５とフィードスルー端子７との間を接合部１３ｂを介して接合する。すなわち、図７（ｂ）に示すように、フィードスルー端子７の第１の絶縁材７ａと、基板３と、の間は、接合部１３ａを介して接合され、第２の絶縁材７ｃと、枠体５と、の間は、接合部１３ｂを介して接合される。
さらに、フィードスルー端子７におけるストリップライン７ｂと、リード９と、の接続においても、同じ接続構造を用いることができる。
接合部１３ａおよび１３ｂは、それぞれ、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの低融点金属と、銅（Ｃｕ）と、を含む。そして、接合部１３ａでは、第１の絶縁材７ａおよび基板３の少なくともいずれかの側に向けて低融点金属が減少し、銅の割合が増加する。また、接合部１３ｂでは、第２の絶縁材７ｃおよび枠体５の少なくともいずれかの側に向けて低融点金属が減少し、銅の割合が増加する。
上記の通り、実施形態に示す部材の接合構造では、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの低融点金属を、銅を含む接合金属層に拡散させた接合部を用いる。これにより、反りもしくは歪みを抑制したパッケージを実現することができる。
低融点金属を拡散させる温度は、上記の２５０℃〜３００℃の範囲に限られる訳ではなく、低融点金属の種類により異なる。例えば、インジウムを拡散させる場合は、より低温の範囲で実施することが可能であり、亜鉛の場合は、より高温の範囲で拡散させることができる。
また、上記の実施形態では、電子部品を収容するパッケージを例に説明したが、これに限られる訳ではない。例えば、ストリップラインを有する部材等を基板の上に接合した構造の所謂キャリアなどにも適用することができる。
さらに、第１の部材および第２の部材の少なくともいずれかは、アルミナ（Ａｌ２Ｏ３）または窒化アルミ（ＡｌＮ）などのセラミック材を含む部材であっても良い。
〔第２の実施形態〕
図８は、第２の実施形態に係る半導体装置１００を示す模式図である。図８（ａ）は、半導体装置１００の平面図であり、図８（ｂ）は、図８（ａ）に示すＶＩＩＩｂ‐ＶＩＩＩｂ線に沿った断面図である。
半導体装置１００は、前述のパッケージ１０に、高周波信号を増幅するパワートランジスタ４１を収容した例である。このようなパワートランジスタには、例えば、ＧａＮまたはＳｉＣなどを材料とするＨＦＥＴ（Hetero Junction Field Effect Transistor）、シリコンを材料とするＬＤＭＯＳＦＥＴ（Lateral Double Diffuse MOS Transistor）などがある。いずれも電力増幅素子であり、大量の発熱を伴って動作する。したがって、これらを収容するパッケージ１０の基板３には、放熱性の良い銅板もしくは銅合金が用いられる。
図８（ａ）に示すように、パッケージ１０の部品載置部１２には、トランジスタ４１と、２つの回路基板４３と、が載置される。回路基板４３の表面には導電パターン４３ａが形成され、それぞれトランジスタ４１の複数のゲート電極、および、複数ドレイン電極（もしくはソース電極）と、ストリップライン７ｂと、の間を電気的に接続する。回路基板４３には、例えば、アルミナ（Ａｌ２Ｏ３）を用いる。
図８（ｂ）に示すように、トランジスタ４１と、回路基板４３とは、基板３の上にボンディングされる。これらのボンディングには、例えば、ＡｕＳｎ半田を用いる。これにより、トランジスタ４１と基板３との間を電気的に接続し放熱性を向上させる。例えば、トランジスタ４１は、基板３を介して接地される。
さらに、枠体５の上に蓋４９が固着され、トランジスタ４１を気密封止する。パッケージ１０の内部には、例えば、窒素ガスが封入されトランジスタ４１の動作を安定させ、信頼性を向上させる。蓋４９は、例えば、ＡｕＳｎを用いて枠体５に半田付けされる。
前述したように、パッケージ１０では、基板３と枠体５との間、および、フィードスルー端子７と、基板３および枠体５と、の間が、例えば、錫および銅の液相拡散より接合されている。これにより、銀ロウ付けよりも低温工程となるので、基板３および枠体５の反りもしくは歪みが抑制される。そして、基板３の裏面を実装基板もしくはヒートシンクに密着させ、トランジスタ４１の発熱を効率よく放散させることができる。これにより、トランジスタの動作を安定させ、信頼度を向上させることができる。
さらに、ＧａＮやＳｉＣなどのワイドギャップ半導体を材料とするトランジスタでは、その動作温度は６００℃に達する。このような場合でも、例えば、銅に錫を拡散させた接合部の融点は動作温度を上回り、半導体装置を安定して動作させることが可能である。
本実施形態に係るパッケージ１０は、上記のトランジスタに限らず、ＬＥＤやレーザなどの光半導体素子、および、ＳＡＷフィルターなどの圧電素子を収容、または、載置することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３、３１・・・基板、 ３ａ・・・表面、 ３ｂ・・・裏面、 ５・・・枠体、 ５ａ・・・接合面、 ７・・・フィードスルー端子、 ７ａ・・・第１の絶縁材、 ７ｂ・・・ストリップライン、 ７ｃ・・・第２の絶縁材、 ９・・・リード、 １０・・・パッケージ、 １２・・・部品載置部、 １３、１３ａ、１３ｂ・・・接合部、 １４・・・フランジ部、 ２１、２３、２５・・・接合金属層、 ２３ａ、２５ａ、３１ａ・・・拡散領域、 ３３、３５・・・保護金属層、 ４１・・・トランジスタ、 ４３・・・回路基板、 ４３ａ・・・導電パターン、 ４９・・・蓋、 １００ 半導体装置

Claims (5)

  1. 電子部品が固着される基板と、
    前記電子部品が固着される部分を囲む枠体であって、錫（Ｓｎ）、インジウム（Ｉｎ）および亜鉛（Ｚｎ）のうちの少なくとも１つの金属と、銅（Ｃｕ）と、を含む接合部を介して前記基板に接合された枠体と、
    前記基板と、前記枠体と、の間に設けられたフィードスルー端子であって、前記基板および前記枠体に前記接合部を介して接合されたフィードスルー端子と、
    を備え、
    前記接合部は、７５０℃以上の融点を有し、
    前記接合部において、前記金属の含有量は、前記基板および前記枠体の少なくともいずれか一方の側に向けて減少し、同じ方向に前記銅の含有量は、増加するパッケージ。
  2. 前記接合部は、前記基板側、および、前記枠体側の少なくともいずれか一方に設けられた銅を含む層を有する請求項１記載の部材のパッケージ。
  3. 前記接合部は、金（Ａｕ）および白金（Ｐｔ）の少なくともいずれかを含有する請求項１または２に記載のパッケージ。
  4. 前記基板は、銅または銅合金からなり、
    前記枠体は、鉄（Ｆｅ）を含む合金からなる請求項１〜３のいずれか１つに記載のパッケージ。
  5. 前記基板および前記枠体の少なくともいずれかは、セラミック材を含む請求項１〜３のいずれか１つに記載のパッケージ。
JP2011235385A 2011-10-26 2011-10-26 パッケージ Expired - Fee Related JP5588419B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011235385A JP5588419B2 (ja) 2011-10-26 2011-10-26 パッケージ
US13/558,765 US20130105205A1 (en) 2011-10-26 2012-07-26 Joined structural body of members, joining method of members, and package for containing an electronic component
EP12178910.1A EP2587532A3 (en) 2011-10-26 2012-08-01 Joined structural body of members, joining method of members, and package for containing an electronic component
TW101127981A TWI471986B (zh) 2011-10-26 2012-08-03 構件之接合構造體、構件之接合方法、以及封裝
KR1020120086056A KR101476504B1 (ko) 2011-10-26 2012-08-07 부재의 접합 구조체, 부재의 접합 방법, 및 패키지
CN201210279989.5A CN103077934B (zh) 2011-10-26 2012-08-08 部件的接合结构体、部件的接合方法以及封装体
US14/524,282 US9357644B2 (en) 2011-10-26 2014-10-27 Joined structural body of members, joining method of members, and package for containing an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011235385A JP5588419B2 (ja) 2011-10-26 2011-10-26 パッケージ

Publications (2)

Publication Number Publication Date
JP2013093472A JP2013093472A (ja) 2013-05-16
JP5588419B2 true JP5588419B2 (ja) 2014-09-10

Family

ID=47002542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235385A Expired - Fee Related JP5588419B2 (ja) 2011-10-26 2011-10-26 パッケージ

Country Status (6)

Country Link
US (2) US20130105205A1 (ja)
EP (1) EP2587532A3 (ja)
JP (1) JP5588419B2 (ja)
KR (1) KR101476504B1 (ja)
CN (1) CN103077934B (ja)
TW (1) TWI471986B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2014207388A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207389A (ja) 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US20160105984A1 (en) * 2014-10-09 2016-04-14 International Rectifier Corporation Power Unit with Conductive Slats
JP6365215B2 (ja) * 2014-10-15 2018-08-01 三菱電機株式会社 半導体装置の製造方法
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
CN105537756B (zh) * 2016-01-29 2018-06-26 山东大学 一种铜与锌基合金的低温真空扩散连接方法
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
CN106252422A (zh) * 2016-08-23 2016-12-21 太仓市威士达电子有限公司 一种用于光电器件封装的金属外壳
US20180159502A1 (en) * 2016-12-02 2018-06-07 Skyworks Solutions, Inc. Methods of manufacturing electronic devices to prevent water ingress during manufacture
EP3560304B1 (en) 2016-12-23 2021-02-03 ATOTECH Deutschland GmbH Method of forming a solderable solder deposit on a contact pad
US20190006254A1 (en) * 2017-06-30 2019-01-03 Kyocera International, Inc. Microelectronic package construction enabled through ceramic insulator strengthening and design
CN108366500A (zh) * 2018-01-03 2018-08-03 佛山杰致信息科技有限公司 一种电子元器件保护结构
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
US6271579B1 (en) * 1993-10-08 2001-08-07 Stratedge Corporation High-frequency passband microelectronics package
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
KR19990069950A (ko) * 1998-02-16 1999-09-06 윤종용 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
JP2000307228A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US6755958B2 (en) * 2000-12-11 2004-06-29 Handy & Harman Barrier layer for electrical connectors and methods of applying the layer
US6793829B2 (en) * 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
JP2005032834A (ja) * 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
JP2005274560A (ja) * 2004-02-27 2005-10-06 Fuji Electric Holdings Co Ltd 放射線検出器用フィルタの実装方法
JP2005288458A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 接合体、半導体装置、接合方法、及び半導体装置の製造方法
US7091601B2 (en) * 2004-04-30 2006-08-15 Philliber Joel A Method of fabricating an apparatus including a sealed cavity
JP2006013241A (ja) * 2004-06-28 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US20100247955A1 (en) * 2006-09-29 2010-09-30 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same
US20080176096A1 (en) * 2007-01-22 2008-07-24 Yen-Hang Cheng Solderable layer and a method for manufacturing the same
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5376356B2 (ja) * 2008-08-19 2013-12-25 国立大学法人大阪大学 電子素子の実装方法および該実装方法によって実装された電子部品
WO2010021268A1 (ja) * 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
WO2010031845A1 (en) * 2008-09-18 2010-03-25 Imec Methods and systems for material bonding
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
TW201029059A (en) * 2009-01-22 2010-08-01 Univ Nat Central Tin/silver bonding structure and its method
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
CN101555557B (zh) * 2009-04-29 2011-04-13 金龙精密铜管集团股份有限公司 铜合金、铜合金的制备方法、铜管
EP2259307B1 (en) * 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
JP5269864B2 (ja) * 2010-12-07 2013-08-21 株式会社東芝 半導体装置
JP2013038330A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014049700A (ja) * 2012-09-03 2014-03-17 Toshiba Corp 部材の接合構造およびその接合方法、パッケージ
JP2014207389A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ
JP2014207388A (ja) * 2013-04-15 2014-10-30 株式会社東芝 半導体パッケージ

Also Published As

Publication number Publication date
EP2587532A2 (en) 2013-05-01
US9357644B2 (en) 2016-05-31
KR101476504B1 (ko) 2014-12-24
EP2587532A3 (en) 2014-02-19
US20150043186A1 (en) 2015-02-12
US20130105205A1 (en) 2013-05-02
CN103077934A (zh) 2013-05-01
CN103077934B (zh) 2016-05-18
JP2013093472A (ja) 2013-05-16
TW201330192A (zh) 2013-07-16
TWI471986B (zh) 2015-02-01
KR20130045797A (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
JP5588419B2 (ja) パッケージ
US20140063757A1 (en) Joint structure of package members, method for joining same, and package
JP5858637B2 (ja) 半導体パッケージ
JPWO2012073572A1 (ja) 半導体装置、および、半導体装置の製造方法
KR102242617B1 (ko) 반도체 장치
JP2007243145A (ja) 高放熱型電子部品収納用パッケージ及びその製造方法
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2013187303A (ja) 半導体装置およびその製造方法、並びに実装部材
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP5479667B2 (ja) 半導体パワーモジュール
JP2013187418A (ja) 半導体装置およびその製造方法、並びに実装部材
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2013077741A (ja) 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP2018164047A (ja) 電子装置およびその製造方法
JP2019110280A (ja) 半導体装置の製造方法
US20240341026A1 (en) Silicon carbide thermal bridge integrated on a low thermal conductivity substrate and processes implementing the same
JP2010098144A (ja) リードフレーム及び半導体装置
JP2017126648A (ja) 電子モジュール
CN116913885A (zh) 半导体器件组件
JP5151837B2 (ja) 半導体装置の製造方法
JP2014086581A (ja) 半導体素子収納用パッケージ
JP2013207226A (ja) 半導体チップ実装基板
JP2009170758A (ja) 高放熱型電子部品収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R151 Written notification of patent or utility model registration

Ref document number: 5588419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees